DE3333574C2 - Datenextraktionsschaltung zur Wiedergewinnung von Daten von einem Aufzeichnungsmedium - Google Patents
Datenextraktionsschaltung zur Wiedergewinnung von Daten von einem AufzeichnungsmediumInfo
- Publication number
- DE3333574C2 DE3333574C2 DE3333574A DE3333574A DE3333574C2 DE 3333574 C2 DE3333574 C2 DE 3333574C2 DE 3333574 A DE3333574 A DE 3333574A DE 3333574 A DE3333574 A DE 3333574A DE 3333574 C2 DE3333574 C2 DE 3333574C2
- Authority
- DE
- Germany
- Prior art keywords
- signal
- data
- amplifier
- output
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10527—Audio or video recording; Data buffering arrangements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
Ein Komparator (37) vergleicht ein Signal (S'I), von dem Daten zu extrahieren sind, mit einem Bezugspegelsignal (VTH) zur Identifizierung hoher und niedriger Binärpegel. Das Ausgangssignal des Komparators wird mittels eines UND-Glieds (38) und eines NAND-Glieds (39) negativ und positiv invertiert. Diese invertierten Ausgangssignale werden gesondert einer Pegelkorrektur durch einen Amplitudenbegrenzer (41) unterzogen, so daß die maximalen Amplitudenpegel im wesentlichen gleich werden, und dann gesondert mittels Tiefpaßfiltern (42, 43) integriert. Aus diesen Integrationswerten wird mittels eines Fehlerverstärkers (44) ein Differenzsignal gebildet und als Bezugspegel an den Komparator (37) geliefert. Umwegleitung angeordnet, während ein zweites Rückschlagventil zwischen der Umwe
Description
Die Erfindung betrifft eine Datenextraktionsschaltung nach dem Oberbegriff des Patentanspruchs 1. Diese
Schaltung dient dazu, ein Digitalsignal dadurch von einer auf einem Aufzeichnungsmedium aufgezeichneten
und derart digital modulierten Rechteckwelle, daß die Gleichstromkomponente im wesentlichen Null ist, zu
extrahieren, daß das Digitalsignal mittels eines Signalaufnehmers als ein analoges Signal wiedergewonnen
wird und die hohen und die niedrigen Pegel im wiedergewonnenen Signal identifiziert werden.
In letzter Zeit wurde ein Digitalmodulationssystem vorgeschlagen, bei dem ein Analogsigna! so digital moduliert
wird, daß die Gleichstromkomponente im wesentlichen Null wird, und als PCM Aufnahme- und Wiedergabetechnik
entwickelt. Es wurde auch eine Entwicklung zur Unterdrückung der Gleichstromkomponente
im Ausgangssignal einer Datenextraktionsschaltung ausgeführt, bei der ein aufgezeichnetes Signal als
analoges Signal vom Aufzeichnungsmedium wiedergewonnen wird, bei dem es sich etwa um ein Magnetband,
eine optische Platte oder ähnliches handelt und auf dem in der genannten Modulationsart digital modulierte Daten
aufgezeichnet sind. Von dem wiedergewonnenen analogen Signal werden die digitalen Daten hoher und
niedriger Pegel identifiziert
F i g. 1 zeigt eine Datenextraktionsschaltung für ein Modulationssignal, bei dem die Gleichstromkomponente
auf Null oder einen sehr kleinen Wert unterdrückt ist Ein Signal Shf, das mittels eines Magnetkopfes oder
eines optischen Aufnehmers (nicht gezeigt) von einem
ίο Aufzeichnungsmedium gelesen wird, wird einem Eingang
IN zugeführt und von einem Vorverstärker 11 verstärkt, um dann als ein Signal Sa einem Wellenformentzerrer
12 zugeführt zu werden. Da das Signal S„ hinsichtlich seiner Wellenform durch Rauschen, Interferenz
zwischen den Codes, Schwankungen und dergleichen verzerrt ist wird es mittels des Entzerrers 12 in die
Wiedergabewellenform korrigiert Das so in betug auf die Wellenform korrigierte Signal Seq wird mittels eines
AGC-Verstärkers 13-4 (automatisch verstärkungsgere-
2ö gelier Verstärker) zu einem Signa! Sagc konstanten Pegels
geformt Der AGC-Verstärker 13Λ enthält einen Verstärker 13 mit spannungsgesteuerter Verstärkung,
einen Pegeldetektor 14, der den Pegel des Ausgangssignals des Verstärkers 13 erfaßt, und einen Fehlerverstärker
15, der das Ausgangssignal des Detektors 14 mit einer Bezugsspannung zur Pegeleinstellung und Erzeugung
einer Steuerspannung zur Steuerung der Verstärkung des Verstärkers 13 vergleicht so daß immer der
eingestellte Pegel erbalten wird. Das Signal Sagc wird von einem Begrenzerverstärker 16 amplitudenkomprimiert,
der so aufgebaut ist daß der Vorspannungspunkt für das Signal Sagc durch Veränderung der Gleichspannung
V, am Punkt a variiert wird. Der Begrenzerverstärker 16 enthält einen Kondensator Ci, Widerstände
R; bis Ra, Dioden D·, D2 und einen Rechenverstärker
A\. Der Spitze-Spitze-Wert des komprimierten Pegels wird 2 Vf, wenn die Durchlaßspannung der Dioden D\,
Di, Vf ist Die Wellenform des Ausgizgssignals Sci.mp
des Begrenzerverstärkers 16 wird mittels eines Komparators 17 geformt und als extrahierte binäre Daten So,
die an den hohen und niedrigen Pegeln identifiziert sind, zu einem Ausgang OUT geführt. Ferner wird aus diesem
Ausgangssignal Sclmp mittels eines Tiefpaßfilters 18, das einen Widerstand Rs, einen Kondensator Cj,
einen Widerstand Rt und einen Kondensator Cj enthält
eine Gleichspannung Vj, erzeugt. Die Gleichspannung Vb stellt die Gleichspannungskomponente des reproduzierten
modulierten Signals der extrahierten Daten dar. Die extrahierten binären Daten So werden erhalten,
wenn die Gleichspannung Vj, Null ist. Wenn die Gleichspannung
Vb positiv ist, wird die Vorspannung des Ausgangssignals
So des Verstärkers A \ vom vorhandenen Zustand ausgehend in negative Richtung dadurch verschoben,
daß die Vorspannung V3 des Begrenzerverstärkers 16 in positiver Richtung erhöht wird.
Wenn dagegen die Gleichspannung Vi, negativ ist, wird die Vorspannung des Ausgangssignals So des Verstärkers
A\ vom vorhandenen Zustand ausgehend in positive Richtung dadurch verschoben, daß die Vorspannung
V1, des Begrenzerverstärkers 16 vom vorhandenen
Zustand in negative Richtung abgesenkt wird. Das Integrationsergebnis des auf ± VVamplitudenkomprimierten
Signals Sci.mp ist bei dieser Operation immer Null, und die binären Daten So, deren Wellenform durch
den Komparator 17 geformt wurde, stimmen mit der Modulationsregel überein und werden über den Ausgang
OUT einem nicht gezeigten Demodulator zugeführt. Eine Schaltung zur Erzeugung der optimalen Vor-
spannung durch Änderung der Vorspannung V3 des Begrenzerverstärkers
16 nach Maßgabe der Änderung der Gleichspannung Vt in oben beschriebener Weise enthält
einen Fehler-(GIeichstrom)-Verstärker 19 mit Widerständen Rj, Rg und einem Rechenverstärker Ai und
eine Bezugsspannungsstellschaltung 20 mit Widerständen R9, R10 und einem veränderbaren Widerstand VRi.
Die Vorspannung V3 wird in einem den Begrenzerverstärker
16, das Tiefpaßfilter 18 und den Fehlerverstärker 20 enthaltenen geschlossenen Regelkreis nach Maßgäbe
der Auslenkung der Modulatioasregel variiert.
Die F i g. 2(a) bis 2(d) zeigen ein grafisches Diagramm der Signale 5/, So, Sclmp, Sd der verschiedenen Baueinheiten
in Fig. 1. Vo in Fig.2(b) stellt den Vorspannungspegel
des Signals am Ausgang des Verstärkers A\ dar.
Die extrahierten Daten So, die mit der Modulationsregel übereinstimmen, können dadurch gewonnen werden,
daß der Pegel zur Identifizierung der Amplituden hohen und niedrigen Pegels im Augenmuster des Eingangssignals
S/, also etwa des aufgezeichneten und wiedergegebenen Signals oder eines Empfangssignais mit
digitaler Modulation, bei der die Gleichstromkomponente Null wird, wie in Fig.3(a) gezeigt ist, auf die
Mitte der Amplitude der Wellenkomponente (dies wird als »Augenmitte« bezeichnet) eingestellt wird, die eine
Zeitscheibe entsprechend dem minimalen Umkehrintervall Tmin aufweist Dabei stimmt die Augenmitte nicht
immer mit der Mitte der gesamten Amplitude des Eingangssignals überein, wie in Fig.3(a) gezeigt, die sich
auf den Aufzeichnungszustand auf das Aufzeichnungsmedium bezieht, sondern wird zu einem hohen Pegel,
wie in Fig. 3{b) gezeigt, oder zu einem niedrigen Pegel,
wie in Fig.3(c) gezeigt. Selbst in diesem Fall ist es natürlich
notwendig, den Identifikationspege! für die hohen und niedrigen Pegel zum Mittelpegel des Auges zu
bewegen.
Bei der beschriebenen Datenextraktionsschaltung stimmt der integrierte Wert V4 des Ausgangssignals
Sclmp des Begrenzerverstärkers 16 nicht immer mit der Modulationsregel im Zustand Vf1 = O überein, was an
einer Unsymmetrie der Amplitudenkompressionscharakteristik infolge der ungleichmäßigen Ausgangsoffsetspannung
des Verstärkers Ax und der Durchlaßspannungskennwerte
der Amplitudenkonipressionsdioden Di, D2 im Begrenzerverstärker 16 liegt. Die Bezugsspannung für den Verstärker 19 kann daher nichi auf
Null festgesetzt werden, sondern man muß die Bezugsspannungsstellschaltung 20 mit einem veränderbaren
Widerstand VRi vorsehen. Große Abweichungen vom
eingestellten Wert der Bezugsspannung führen zu einer Erhöhung der Fehlerrate infolge einer mangelnden Angleichung
der extrahierten oinären Daten So an die Modulationsregel.
Es ist daher notwendig, die Bezugsspannungsstellschaltung 20 als eine Schaltung auszubilden,
die nur wenig von Temperaturänderungen und Feuchtigkeitsänderungen,
von Änderungen der Spannung einer Bezugsspannungsquelle oder von einer Vibration
beeinflußt wird. Dies bedeutet einen komplizierten Schaltungsaufbau und entsprechend hohe Kosten.
Die US-PS 40 29 904 beschreibt eine Schaltungsanordnung im Empfänger eines Datenübertragungssystems,
die dazu dient, eine durch die Übertragung ungewollt erfolgte Ändcung des Gleichstromanteils des
übertragenen Signals zu korrigieren. F i g. 6 dieser Druckschrift zeigt hierzu einen in den Signalfluß im
Empfänger geschalteten Schaltungsteil mit zwei parallelen Signalwegen, von denen der eine Signalweg lediglich
einen Kondensator in Reihenschaltung enthält und der ausschließlich die Übertragung der Wechselstromanteile
des empfangenen Signals dient. Der zweite Signalweg umfaßt in Reihenschaltung einen Trennverstärker,
einen Vergleicher und einen Widerstand. Der Bezugspegel für den Vergleicher wird mit Hilfe eines
Schaltungsteils erzeugt, der zwischen den Signaleingang des Vergleichers und Masse geschaltet ist. Dieser Schaltungsteil
bildet den Mittelwert aus positivem und negativem Spitzenwert des Signals.
Aufgabe der Erfindung ist es, eine äußerst effiziente Datenextraktionsschaltung zu schaffen, die bei einer
Vorrichtung zur Wiedergabe digitaler Daten eingesetzt werden kann, welche auf einem Aufzeichnungsmedium,
etwa einem Magnetband, einer optischen Platte oder ähnlichem durch eine digitale Modulation aufgezeichnet
wurden, bei der die Gleichstromkomponente im wesentlichen Null wird, oder bei einem Basisbanddatenübertragungssystem,
wobei die Schal' y.ng zu einem vereinfachien Schaitungsaufbau und einer Kostenverminderung
beitragen soll.
Diese Aufgabe wird erfindungsgemäß durch die Merkmale im Patentanspruch 1 gelöst.
Gem?.3 einer Ausführungsform der Erfindung wird
eine Datenextraktionsschaltung geschaffen, die mittels einer ersten Einrichtung das Signal, von dem Daten
durch Identifizierung der hohen und niedrigen binären Pegel extrahiert werden sollen, mit eine.-n Bezugspegelsignal
vergleicht Mittels einer zweiten Einrichtung wird das bei dem Vergleich erzielte Ausgangssignal der ersten
Einrichtung negativ und positiv umgesetzt. Das negativ umgesetzte Ausgangssignal und das positiv umgesetzte
Ausgangssignal der zweiten Einrichtung werden gesondert mittels einer dritten bzw. einer vierten Einrichtung
integriert. Das Differenzsigna! zwischen den Ausgangssignalen der dritten und der vierten Einrichtung
wird mittels einer fünften Einrichtung extrahiert und als Bezugspegelsignal der ersten Einrichtung geliefert.
Djrch diese erfindungsgemäße Lösung können die Bezugsspannungsstellschaltung eliminiert und dadurch
der Schaltungsaufbau vereinfacht und die Kosten der Datenextraktionsschaltung verringert v/erden.
Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.
Die Erfindung wird nachfolgend anhand von Ausführungsbeispielen unter bezug auf die Zeichnungen näher
erläutert. Es zeigt
F i g. I den Aufbau einer Datenextraktionsschaltung,
F i g. 2(a) bis 2(d) Zeitdiagramme zur Beschreibung der Arbeitsweise der Schaltung von F i g. 1,
F i ε 3(a) bis 3(c) grafische Darstellungen zur Beschreibung
des Zusammenhangs zwischen den Eingangssignalen und dem Augenmittenpegel der Datetiextraktionsschaltung,
F i g. 4 den Aufbau eines Ausführungsbeispiels der erfindungsgemäßen
Datenextraktionsschaltung,
F i g. 5(a) bis 5(g; Zeitdiagramme zur Beschreibung der Arbeitsweise der Schaltung von F i g, 4,
F i g. 4 zeigt ein Ausführurigsbeispiel einer von einer
strichpunktierten Linie umgebenen Datenextraktionsschaltung 36 gemäß der Erfindung.
Bei einem Eingangssignal S'hf handelt es sich um ein
Signal, das mittels eines »Tonabnehmers« eines Plattenspielers zum Abspielen digitaler Schallplatten, auf denen
beispielsweise ein PCM-Signai aufgezeichnet ist, gelesen wird, oder um ein Empfangssignal in einem Basisbanddatenübertragungssystem.
Dieses Eingangssi-
gnal S'hf liegt an einem Eingang INo an und gelangt
nach Durchlauf durch einen Vorverstärker 31 als ein Signal S'A an einen Wellenform-Entzerrer 32. Das Ausgangssignal
des Entzerrers 32 liegt am Eingang eines Verstärkers 33 mit spannungsgesteuerter Verstärkung
an. Das Ausgangssignal SV dieses Verstärkers 33 ist über
einen Pegeldetektor 34 und einen Fehlerverstärker 35 auf dem Steuereingang des Verstärkers 33 zurückgeführt.
Dieses Ausgangssignal S'i wird außerdem dem nicht-invertierten Eingang ( + ) eines (Comparators 37
geliefert, der Teil der Datenextraktionsschaltung 36 ist. Der Vorverstärker 31, der Wellenform-Entzerrer 32,
der Verstärker 33, der Pegeldetektor 34 und der Fehlerverstärker 35 arbeiten in gleicher Weise wie bei der
Anordnung von Fi g. I.
Das Ausgangssignal 5p des !Comparators 37 wird jeweils
einem Eingang eines UND-Glieds 38 und eines NAND-Glieds 39 zugeufhrt und durch diese negativ
bzw. positiv invertiert. Das UND-Glied 38 und das NAND-Glied 39 arbeiten in einer bestimmten Torfunktion,
wobei das Ausgangssignal 5r,v7-von einem HF-Detektor 40 den jeweils anderen Eingängen des UND-Glieds
38 und des NAND-Glieds 39 zugeführt wird. Der HF-Detektor 40 stellt fest, ob das Ausgangssignal S'A
des Vorverstärkers 31 oberhalb eines vorgegebenen Pegels liegt oder nicht. Wenn das zu extrahierende Signal
unterhalb dieses vorgegebenen Pegels liegt und das Ausgangssignal Scst nicht vorhanaen ist, dann wird die
Abgabe von Ausgangssignalen vom UND-Glied 38 und vom NAN D-Glied 39 gesperrt, damit den nach den Tiefpaßfiltern
42,43 folgenden Schaltungen während dieser signalfreien Zeit kein Rauschsignal zugeführt wird.
Die Ausgangssignale S'q und S'q vom UND-Glied 38 bzw. NAND-Glied 39 werden zwei Eingängen eines
Amplitudenbegrenzers 41 geliefert, so daß die Amplituder.pcge!
dieser Signa! gesondert begrenzt (korrigiert) werden, so daß sie einander gleich werden. Sie werden
dann als Ausgangssignale S'qcl und S'qcl des Amplitudenbegrenzers
41 an die Eingänge der schon erv/ähnten Tiefpaßfilter 42 bzw. 43 angelegt. Der Begrenzer 41
enthäli eine Spannungsquelle mit einer Konstantspannungsdiode Du. einem Widerstand Ru und einem Rechenverstärker
Au. Eine an sich bekannte Begrenzerschaltung umfaßt Widerstände Ä12, Rn sowie Dioden
D\2. Du mit im wesentlichen gleichen Eigenschaften.
Die Filter 42 und 43 stellen Integrationseinrichtungen dar und enthalten einen Widerstand Rn und einen Kondensator
Q1 bzw. einen Widerstand R\5 und einen Kondensator
C; 2-
Die Ausgangssignale Vq und Vq der Filter 42 und 43 liegen an dem nicht invertierten Eingang ( + ) bzw. dem
invertierten Eingang (—) eines später beschriebenen Fehlerverstärkers 44 an. Dieser Verstärker 44 umfaßt
Rechenverstärker Au. An, Am und Widerstände R\t bis
Rii und besitzt eine hohe Eingangsimpedanz. Er liefert
sein Ausgangssignal (das Ausgangssignal des Verstärkers A;s) VTH an den invertierten Eingang (—) des Komparators
37.
Das Ausgangssignal S'q des UND-Glieds 38 wird das Ausgangssignal Sd der Datenextraktionsschaltung 36
und wird an den Eingang eines Digitalsignalprozessors 45 angelegt.
Die Arbeitsweise des beschriebenen Ausführungsbeispiels
der Erfindung so!! nun unter bezug auf die F i g. 5(a) bis 5(g) beschrieben werden.
Das Signal S'HF. von dem Daten extrahiert werden
sollen und das am Eingang //V0 anliegt, durchläuft nacheinander
den Vorverstärker 31, den Wellenform-Entzerrer 32 und den spannungsgesteuerten Verstärker 33,
um als Signal 5'/(F ig. 5(a)) mit einer beispielsweise positiven Gleichstromkomponente an den nicht invertierten
Eingang ( + ) des Komparator 37 zu gelangen. Der HF-Detektor 40 stellt dabei fest, daß das Signal S'A
oberhalb eines vorgegebenen Pegels liegt und liefert ein entsprechendes Freigabesignal an die an ihn angeschlossenen
Eingänge von UND-Glied 38 und NAND-Glied 39. Wie aus der folgenden Beschreibung hervorgehen
wird, kann eine Gleichspannungskomponente dem Eingangssignal S'i, das dem Komparator 37 geliefert
wird, überlagert sein. Wenn das Eingangssignal 5'/, wie es beispielsweise in Fig. 5 gezeigt ist, mittels des
normalen Schwellenwerts Vtho als vom hohen Pegel
oder von niedrigem Pegel indentifiziert wird, wird der Integrationswert des vom Komparator 37 zu einer
Rechteckwelle umgesetzten Signals Sq positiv.
Bei der Schaltung von Fig. 1 wird ein Integrations·
wert mit einer Bezugsspannung verglichen, während bei der erfindungsgemäßen Schaltung gemäß Fig.4 das
Ausgangssignal Sq des Komparators 37 beispielsweise mittels des UND-Glieds 38 und des NAND-Glieds 39 zu
den beiden negativ bzw. positiv invertierten Signalen S'q bzw. S'o mit TTL-Pege! (TTL = Transistor-Transistor-Logik)
umgesetzt wird. Die Ausgangsspannung des TTL-Pegels ist äußerst ungleichmäßig, wenn der Ausgang
Voh r.oher als die Ausgangsspannung mit niedrigem
Pegel V0L ist, und wenn S'q und S'q integriert werden,
beeinflussen die Fehler der Ausgangssignale nachteilig den Identifikationspegel. Es hl daher notwendig,
die Integration auszuführen, nachdem die Amplitudenpegel der Signale S'q und S'o einander angepaßt wurden.
Insbesondere wird die Amplitude des hohen Pegels mittels des Begrenzers 41 komprimiert, so daß sie genauso
groß wie die des niedrigen Pegels wird und man die Signale S'qcl- S'qcl erhält (F i g. 5(e)). Wenn die Z-Spannung
der Konstantspannungsdiode D\ \ im Begrenzer 41 V^und die Durchlaßspannungen der Dioden D12,
Di 3 VV sind, dann wird die Amplitude Va. des hohen
Pegels auf Vz+ Vf begrenzt. Unregelmäßigkeiten von
VF können dadurch reduziert werden, daß man den pn-Übergang
zwischen Basis und Emitter eines 1-Chip Doppeltransistors für Differenzverstärkung auf demselben
Substrat als Dioden Du, Dn benutzt, so daß die
Durchlaßspannungen V>die gleiche Temperaturabhängigkeit aufweisen. Daher kann die Unausgeglichenheit
der extrahierten Daten mit einem kleinen Fehler (Gleichspannungskomponente ist Null, positiv oder negativ)
für die extrahierten Daten mit einem kleinen temperaturabhängigen Fehler festgestellt werden. Die filter
42 und 43 erzeugen aus den Signalen S'q und S'q die Integrationswerte Vq bzw. Vq. Da der Integrationswert
Vq des Signals S'o positiv ist, ergibt sich V0- Vq>Q
(Fig.5(d).5(0).
Auf der anderen Seite ist die Ausgangsspannung Vn,
des Fehlerverstärkers 44 durch nachstehende Gleichunggegeben:
worin R3 den Widerstandswert der Widerstände R\b bis
R20, Rb den Widerstandswert der Widerstände R21, R22
und Rc den Widerstandswert der Widerstände Ra, R24
bezeichnen.
Da in diesem Fall die Beziehung Vq- Vq>0 gilt, wird
Vn, nach Maßgabe des Werts von (V0- Vq) gesetzt, so
daß der Schwellenwert des Komparators 37 höher als
Vnii ist und (Vq- Vq) Null erreicht. Das heißt, die den
Fehlerverstärker 44 enthaltende Schleife erreicht den Gleichgewichtszustand, bei dem VTu keine Justierung
erfordert und mit dem Mittelpegel des Auges des Eingangssignals S'/zusammenfällt.
Wenn auf der anderen Seite die Daten in einem Zustand extrahiert werden, bei dem der Schwellenwert des
!Comparators 37 höher als Vtho ist, dann wird die Differenz
Vq- Vq<0, der Schwellenwert des !Comparators
37 nimmt ab, so daß er mit der Mitte des Augenpegels in des Eingangspegels S';übereinstimmt.
Da die binären Daten, die mit der Modulationsregel der digitalen Modulation übereinstimmen (das heißt die
Gleichstromkomponente ist im wesentlichen Null) nach Maßgabe des Eingangssignals automatisch erhalten
werden, ohne daß irgendeine besondere Justierung nötig wäre, wie dies oben beschrieben wurde, kann die
Datenextraktionsschaltung nicht nur vereinfacht werden, sondern wird auch nur am Kande von Temperaturänderungen
und von der Speisespannung beeinflußt.
Da der Fehlerverstärker 44 gemäß F i g. 4 so aufgebaut ist, daß er eine große Eingangsimpedanz aufweist,
können Fehler der Ausgangsspannungen Vy und V1J der
Filter 42 und 43 infolge des Einflusses der jeweiligen Verstärker Au, An, A\a, die den Differenzverstärker 44
bilden, vernachlässigt werden. Der Verstärker 44 kann ohne Probleme auch mit einem einzigen Rechenverstärker
aufgebaut werden um Kosten zu sparen.
Streuungen der Z-Spannung der Diode D\ \ im Amplitudenbegrenzer
41 und temperaturbedingte Schwankungen dieser Z-Spannung wirken sich bei Vp und Vq
gleichphasig aus, und der Fehlerverstärker ist so aufgebaut, daß er eine große Gleichtaktunterdrückung besitzt,
so daß der Einfluß solcher Schwankungen vernachlässigt werden kann. Rauschen bzw. Störsignale
und Fehler, die aufgrund anderer Ursachen gleichphasig
bei Vq und Vq auftreten, können gleichfalls vernachlässigt
werden.
Hierzu 4 Blatt Zeichnungen
40
45
50
60
65
Claims (2)
1. Datenextraktionsschaltung zur Wiedergewinnung von Daten von einem Aufzeichnungsmedium,
auf das die Daten als gleichstromkomponentenfrei moduliertes Digitalsignal aufgezeichnet wurden,
durch Formung des vom Aufzeichnungsträger wiedergewonnenen Analogsignals in ein gleichstromkomponentenfreies
Digitalsignal, umfassend
eine Vergleichseinrichtung (37) zum Vergleich des Analogsignais (S'i) mit einem Bezugssignal (VTh), eine
Begrenzungseinrichtung (41), eine Integrationseinrichtung (42,43) zur Integration des Ausgangssignals
der Begrenzungseinrichtung (4t) und
eine an die Integrationseinrichtung (42, 43) angeschlossene Einrichtung (44) zur Erzeugung eines Bezugssignals,
eine an die Integrationseinrichtung (42, 43) angeschlossene Einrichtung (44) zur Erzeugung eines Bezugssignals,
dadurch gekennzeichnet,
daß der Vergleichseinrichiung (37) eine Puasenunikehreinrichtung (38, 39) nachgeschaltet ist, die aus dem Ausgangssignai der Vergleichseinrichtung (Sq) eine erste, zu diesem Ausgangssignal gleichphasige und eine zweite, zu diesem Ausgangssignai gegenphasige Signalkomponente (S'q,S'q) abgibt,
daß die Begrenzungseinrichtung (41) den jeweiligen im Zustand hohen Pegels vorhandenen Amplitudenwert dieser beiden Signalkomponenten (S'q, S'q) auf den gleichen vorgegebenen Wert (VCl) begrenzt,
daß die Integntionseinrichtung (42,43) so ausgebildet ist, daß sie die beiden begrenzten Signalkomponenten (S'oci, S'qcl) gesondert integriert und zwei entsprechende Ausgangssignale (K^ Vq) abgibt,
und daß die Einrichtung zur Erzeugung eines Bezugssägnals ein der Differenz zwischen den beiden Ausgangssignalen (Vq, Vq) der Integrationseinrichtung (42, 43) entsprechendes Signal erzeugt und als Bezugssignal (Vth)<m die Vergleichseinrichtung (37) anlegt.
daß der Vergleichseinrichiung (37) eine Puasenunikehreinrichtung (38, 39) nachgeschaltet ist, die aus dem Ausgangssignai der Vergleichseinrichtung (Sq) eine erste, zu diesem Ausgangssignal gleichphasige und eine zweite, zu diesem Ausgangssignai gegenphasige Signalkomponente (S'q,S'q) abgibt,
daß die Begrenzungseinrichtung (41) den jeweiligen im Zustand hohen Pegels vorhandenen Amplitudenwert dieser beiden Signalkomponenten (S'q, S'q) auf den gleichen vorgegebenen Wert (VCl) begrenzt,
daß die Integntionseinrichtung (42,43) so ausgebildet ist, daß sie die beiden begrenzten Signalkomponenten (S'oci, S'qcl) gesondert integriert und zwei entsprechende Ausgangssignale (K^ Vq) abgibt,
und daß die Einrichtung zur Erzeugung eines Bezugssägnals ein der Differenz zwischen den beiden Ausgangssignalen (Vq, Vq) der Integrationseinrichtung (42, 43) entsprechendes Signal erzeugt und als Bezugssignal (Vth)<m die Vergleichseinrichtung (37) anlegt.
2. Datenextraktionsschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Begrenzungseinrichtung
(41) einen diodengeschalteten Doppeltransistor enthält.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57161215A JPS5952417A (ja) | 1982-09-16 | 1982-09-16 | デ−タ抜取回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3333574A1 DE3333574A1 (de) | 1984-03-22 |
DE3333574C2 true DE3333574C2 (de) | 1986-04-03 |
Family
ID=15730796
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3333574A Expired DE3333574C2 (de) | 1982-09-16 | 1983-09-16 | Datenextraktionsschaltung zur Wiedergewinnung von Daten von einem Aufzeichnungsmedium |
Country Status (4)
Country | Link |
---|---|
US (1) | US4577155A (de) |
JP (1) | JPS5952417A (de) |
DE (1) | DE3333574C2 (de) |
GB (1) | GB2128852B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4041717A1 (de) * | 1990-12-24 | 1992-06-25 | Thomson Brandt Gmbh | Verfahren und schaltung zur regenerierung des binaeren bitstroms aus einem ternaeren signal |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60176324A (ja) * | 1984-02-22 | 1985-09-10 | Pioneer Electronic Corp | 波形整形回路 |
US4652775A (en) * | 1985-01-31 | 1987-03-24 | American Telephone And Telegraph Company | Adaptive threshold detector |
US4688113A (en) * | 1985-10-01 | 1987-08-18 | Telex Computer Products, Inc. | Apparatus for calibrating tape drive read system |
NL8601514A (nl) * | 1986-06-11 | 1988-01-04 | Philips Nv | Inrichting voor het regenereren van een bi-fase gekodeerd signaal. |
JPH083945B2 (ja) * | 1987-01-17 | 1996-01-17 | 日本ビクター株式会社 | 高速エラー検査システム用の波形変換回路 |
US4929849A (en) * | 1988-12-09 | 1990-05-29 | Coherent Communications Systems Corp. | Noise suppression in recovery of clock from NRZ data |
US5150069A (en) * | 1990-04-06 | 1992-09-22 | Hughes Aircraft Company | Waveform tracking clipper circuit |
US5608756A (en) * | 1991-11-06 | 1997-03-04 | Televerket | Device for identifying traffic on a paired cable |
JP2503837B2 (ja) * | 1992-07-16 | 1996-06-05 | 日本電気株式会社 | ディジタル光受信回路とディジタル光受信回路におけるプリアンプ回路 |
US5737140A (en) * | 1996-06-07 | 1998-04-07 | Eastman Kodak Company | Simple pulse position modulation channel/decoder |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB836196A (en) * | 1955-06-29 | 1960-06-01 | Telefunken Gmbh | Improvements relating to receiving apparatus for pulse code signals |
US3398373A (en) * | 1964-12-21 | 1968-08-20 | Aerojet General Co | Pulse train median error detector and compensator |
BE788895A (fr) * | 1971-09-17 | 1973-03-15 | Siemens Ag | Montage pour identifier sans defaut les passages par le zero des signaux de lecture de memoires a couches magnetiques |
US3877027A (en) * | 1974-01-23 | 1975-04-08 | Ibm | Data demodulation employing integration techniques |
US3912943A (en) * | 1974-08-09 | 1975-10-14 | Ibm | Video thresholder |
US3947769A (en) * | 1974-10-23 | 1976-03-30 | Hoffman Electronics Corporation | Threshold correction system in FSK transmissions |
IT1026581B (it) * | 1974-11-27 | 1978-10-20 | Philips Spa | Ricevitore per sistema di trasmissione di segnali ad impulsi binari comprendente un circuito per la correzione automatica dei disturbi nellivello di corrente continua |
WO1980002347A1 (en) * | 1979-04-25 | 1980-10-30 | Fujitsu Ltd | Offset compensating circuit |
US4326169A (en) * | 1980-03-07 | 1982-04-20 | Bell Telephone Laboratories, Incorporated | Adaptive decision level circuit |
JPS6051295B2 (ja) * | 1980-05-02 | 1985-11-13 | 富士通テン株式会社 | 波形整形回路 |
JPS5757025A (en) * | 1980-09-24 | 1982-04-06 | Sony Corp | Waveform converting circuit |
GB2071448B (en) * | 1981-02-17 | 1984-05-16 | Licentia Gmbh | Circuit for processing an information signal |
JPS57171868A (en) * | 1981-04-16 | 1982-10-22 | Toshiba Corp | Waveform shaping circuit |
-
1982
- 1982-09-16 JP JP57161215A patent/JPS5952417A/ja active Granted
-
1983
- 1983-09-15 US US06/532,514 patent/US4577155A/en not_active Expired - Fee Related
- 1983-09-16 GB GB08324826A patent/GB2128852B/en not_active Expired
- 1983-09-16 DE DE3333574A patent/DE3333574C2/de not_active Expired
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4041717A1 (de) * | 1990-12-24 | 1992-06-25 | Thomson Brandt Gmbh | Verfahren und schaltung zur regenerierung des binaeren bitstroms aus einem ternaeren signal |
Also Published As
Publication number | Publication date |
---|---|
GB2128852B (en) | 1985-10-09 |
JPS5952417A (ja) | 1984-03-27 |
US4577155A (en) | 1986-03-18 |
DE3333574A1 (de) | 1984-03-22 |
GB8324826D0 (en) | 1983-10-19 |
JPH0378705B2 (de) | 1991-12-16 |
GB2128852A (en) | 1984-05-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE68916053T2 (de) | Binärdaten-Regenerator mit adaptivem Schwellwertpegel. | |
DE19511587B4 (de) | Verfahren zum Optimieren des Lesekanals einer Plattenlaufwerk-Aufzeichnungsvorrichtung durch Verwendung einer Fehlerrate | |
DE69108270T2 (de) | Schaltung zur Unterdrückung von additiven Fehlern in Datenkanälen. | |
DE60016374T2 (de) | Schaltkreis zur reduzierung und optimierung von schreib-leseübergangszeiten in magnetischen aufzeichnungsgeräten | |
DE3333574C2 (de) | Datenextraktionsschaltung zur Wiedergewinnung von Daten von einem Aufzeichnungsmedium | |
DE69631959T2 (de) | Schaltung zur vorbehandlung von lesesignalen eines mr-kopfes | |
DE69819607T2 (de) | Spitzenwertermittlung durch Gebrauch von automatischer Schwellensteuerung und Verfahren dafür | |
DE3108617C2 (de) | ||
DE2610159A1 (de) | Datenlesegeraet | |
DE3134737A1 (de) | Tonsignal-sperrschaltung fuer eine magnetaufzeichnungs- und -wiedergabevorrichtung | |
DE3586676T2 (de) | Kombiniertes magnetisches kanalsignalsensor- und servoregelungsspurnachlaufsystem und verfahren. | |
DE3446604A1 (de) | Hochfrequenz-signaldetektorvorrichtung | |
EP1545029B1 (de) | Optische Empfängerschaltung | |
DE19961440A1 (de) | Gerät zum Lesen und/oder Schreiben optischer Aufzeichnungsträger | |
DE3941182A1 (de) | Signalerfassungsschaltkreis und verfahren zu dessen betreibung | |
DE10350628B4 (de) | Integrierte Signalverlust-Erkennung mit großem Schwellwertbereich und präziser Hysterese | |
EP2283594B1 (de) | Infrarot-empfängerschaltung | |
EP0211912B1 (de) | Fokus-regelung für ein gerät für plattenförmige, rotierende informationsträger | |
DE3346745A1 (de) | Geraet zum wiedergeben eines aufgezeichneten digitalen unipolaren signals | |
DE2736591A1 (de) | Vorrichtung zur rueckgewinnung wiedergegebener signale | |
DE3201318A1 (de) | Verfahren und schaltungsanordnung zum bewerten von lesesignalen eines magnetschichtspeichers | |
DE3136629C2 (de) | ||
DE69021265T2 (de) | Schaltung zur Kompensation eines Aussetzfehlers. | |
DE2312086B2 (de) | Signalübertragungsvorrichtung mit einer amplituden- und frequenzabhängigen Übertragungsfunktion | |
EP0392050B1 (de) | Verfahren und Einrichtung zum Aufzeichnen von Dateninformation auf einem magnetischen Aufzeichnungsträger |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP |
|
8339 | Ceased/non-payment of the annual fee |