DE3330429A1 - Einrichtung zur aufbereitung und uebertragung von fernsehsignalen - Google Patents

Description

Patentanwälte .--.—: .·-..-·- «"."·:

Dipl.-Ing. Hans-Jürgen Müller .- . . : :."...". \

DipL-Chem. Dr.Gerhard Schupfner - -^: - -' " "*"" ""**

Dipl.-Ing. Hans-Peter Gauger

Lucile-Grahn-Str. 38 - D 8000 München 80 Ü291-002

VVS Energy Patent Fund, Inc., P,O, ßox 392, 89 Kings Avenue, Atlantic Beach, New York 11509, U.S.A. . .-:. · ^! -

Einrichtung zur Aufbereitung und Übertragung von Fernsehsignalen

Einrichtung zur Aufbereitung und Übertragung von

Fernsehsignalen

Die Erfindung bezieht sich auf die elektronische Signalübertragung, insbesondere eine Einrichtung zur Aufbereitung und Übertragung von Fernsehsignalen unter Anwendung digitaler Verfahren, mit der die Frequenzbandbreite für die Übertragung solcher Signale verringert werden kann. Da ein Halbbilc eines Fernsehsignals im wesentlichen einer einzelnen Faksimileseite entspricht, ist die Erfindung auch für die Faksimileübertragung oder irgendeine andere Abtasteinrichtung verwendbar.

Die für das Fernsehen und andere Abtastsysteme erforderlich« Bandbreite ergibt sich aus der Änderungsgeschwindigkeit der Intensität bzw. Helligkeit entlang Horizontalstreifen der abgetasteten Konfiguration. Beim Fernsehen ist die Abtastgeschwindigkeit gleichbleibend, und die erforderliche Bandbreite ist diejenige, die zum Übertragen der schnellsten Intensitäts-Änderungsgeschwindigkeit bei zufriedenstellende: Bildqualität notwendig ist. Da die erforderliche Bandbreite auf die höchste Intensitäts-Änderungsgeschwindigkeit eingestellt ist, wird die Bandbreite praktisch für die gesamte Übertragungszeit mit Ausnahme eines sehr kleinen Inkrements nicht.genutzt bzw. verschwendet.

Aufgabe der vorliegenden Erfindung ist die Bereitstellung einer Einrichtung zur Fernsehsignal-Übertragung, mit der di erforderliche Übertragungsbandbreite mit nur geringfügiger oder ohne Verschlechterung der Qualität verringert wird. Ferner soll es möglich sein, die resultierenden Signale aufgrund ihres Digitalformats ohne Einschränkung und ohne

INSPECTED COPY

merklichen Verlust hinsichtlich des Störabstands wieder zu verstärken und wieder aufzubereiten. Dabei soll außerdem die Geheimhaltung der Übertragung durch geeignete binäre Substitutionscodierung stark verbessert werden. Weiterhin ist vorgesehen, eine Codier- und Decodiermethodik bereitzustellen, mit der die Dauer jeder Abtastzeile und jedes Halbbilds so variierbar ist, daß die zugeordnete Übertragungs-Bandbreite jederzeit optimal genutzt wird. Wenn die Ä'nderungsgeschwindigkeit niedrig ist, ist die Übertragungszeit sehr kurz; wenn die Ä'nderungsgeschwindigkeit hoch ist, ist die Übertragungszeit lang. Ferner soll eine Einrichtung geschaffen werden, mit der konventionelle Fernseheinpfangssysteme daran gehindert werden, die übertragenen Signale für den Fernsehempfang zu nutzen, wenn nicht die Empfangs- und Aufbereitungseinrichtung gemäß der Erfindung vorhanden ist. Dabei soll die Geheimhaltung weiter durch binäre Substitutionscodierung auf Tages-, Wochen- oder Monatsbasis oder anwender-spezifischer Basis verbessert werden.

Die Einrichtung nach der Erfindung zur Aufbereitung und Übertragung eines Fernsehsignals ist gekennzeichnet durch einen Analog-Digital-Umsetzer, der digitale Abtastwerte eines Fernsehsignals erzeugt, durch einen Schreibzeilenspeicher und einen Vorzeilenspeicher zur Speicherung der Digitalwerte einer momentanen bzw. einer vorhergehenden Fernsehsignalzeile, durch einen Vorhalbbild-Codegruppenspeicher, der die während entsprechender Zeilen eines vorhergehenden Halbbilds übertragene Codegruppe speichert, durch einen Mikroprozessor, der mit dem Analog-Digital-Umsetzer, dem Schreibzeilen- und dem Vorzeilenspeicher und dem Vorhalbbild-Codegruppenspeicher verbunden ist und der aufweist: einen Codeerzeuger, der vorbestimmte Codegruppen erzeugt, die eine Übereinstimmung zwischen der gerade aufbereiteten

abgetasteten Fernsehzeile, einer im Vorzeilenspeicher gespeicherten vorhergehenden Zeile oder der entsprechenden Zeile des im Vorhalbbild-Codegruppenspeicher gespeicherten vorhergehenden Halbbilds bezeichnen, eine Zwischen-Zeilen-Codeerzeugungseinheit, die Änderungen innerhalb einer Zeile bezeichnende Codierungen erzeugt, und eine Codeausgangs-Zuführeinheit, die die abgehende Codegruppe von den Ausgängen des Codeerzeugers bzw. der Zwischen-Zeilen-Codeerzeugungseinheit auswählt.

Anhand der Zeichnung wird die Erfindung beispielsweise näher erläutert. Es zeigen:

Fig. 1 das Blockschaltbild einer Sendeeinheit nach der Erfindung;

Fig. 2 das Blockschaltbild einer Empfangseinheit nach der Erfindung;

Fig. 3 ein detailliertes schematisches Blockschaltbild des in der Sendeeinheit von Fig. 1 vorgesehenen Mikroprozessors; und

Fig. 4 ein detailliertes schematisches Blockschaltbild des in der Empfangseinheit von Fig. 2 vorgesehenen Mikroprozessors. '

Bei der amerikanischen Standard-Fernsehübertragung ist die Intensität der Videoinformation auf eine Bandbreite von 4 MHz begrenzt, wobei der Rest eines 6 MHz-Kanals für das untere Restseitenband, den Farbträger und die Tonübertragungen genutzt wird. Die hier erläuterte Intensitätsaufbereitung kann analog auf die Farbinformation angewandt werden, da im Prinzip beide das Ergebnis deselben Abtastvorgangs sind.

copy

Bei einer Abtasteinrichtung, in der Zeilen mit gleichbleibender Geschwindigkeit abgetastet werden, hat die Komplexität des aufgearbeiteten Bilds keine Auswirkung auf die Bandbreite. Somit brauchen zwei Bilder, deren eines aus einem Schwärz-Weiß-Wechsel mit einer Frequenz von 4 HHz besteht und deren zweites nur eine einzige Änderung im Gesamtbild aufweist, die gleiche Bandbreite und benötigen in konventioneilen Fernsehsystemen die gleiche (unveränderliche) Abtastzeit. Ferner nehmen die komplexen Synchronsignale, die den Beginn jedes Halbbilds und jeder Zeile signalisieren, einen Hauptanteil der Bandbreite und ca. 20 % der Sendezeit ein.

Zweck der vorliegenden Erfindung ist die Optimierung der Übertragungszeit, indem nur Änderungen des Informationsgehalts mit einer Geschwindigkeit gesendet werden, die gleich der Höchstgeschwindigkeit ist, die der zugeordneten Bandbreite entspricht.

Man kann von einem 4 MHz-Signal sagen, daß es aus. 8 Millionen Zellen besteht, d. h., einer dem Minimalwertbereich entsprechenden und einer dem Maximalwertbereich entsprechenden. Aufgrund des menschlichen Sehvermögens würde man eine Abtastzeile mit Änderungen bei einer Frequenz von 4 MHz als Graupegel zwischen dem Minimal- und dem Maximalwert sehen, und ein einzelner Zyklus einer 4 MHz-Intensitätswelle würde im amerikanischen Fernsehen überhaupt nicht sichtbar sein. . Somit können Änderungen bei dieser Frequenz als Grauzwischenpegel übertragen werden, die zwei oder mehr Zellen umfassen, oder sie können überhaupt nicht gesendet werden. Im Fall einer Serie von Änderungen mit einer Frequenz von 4 MHz, wobei jeder Spitzenwert höher oder niedriger als der vorhergehende Spitzenwert ist, kann der kombinierte Signal-

•^{* verlauf als- Planke, .von, Grauzwischenpegeln übertragen werden. '" -■'■''^"Somit kann eine Abtastzeile, von. 4 .MHz-Änderungen, bei der

• ^cdie Spitzenwerte :von:.einem,niedrigen .Anfangswert auf einen ^::ι-·^:ύ höheren Endwert /linear.^ansteigen, als Signal mit einer ''^lV'einzigen Flanke übertragen werden, um die gesamte Abtastzei- ^:ϊ- le zu beschreiben.,-_:<~ ■·<■< - -_-?-, ... .

:'der vorliegenden Einrichtung wird jede Abtastzeile mit ^;'^;;:einer-Geschwindigkeit .übertragen, die dem Informationsgehalt "-■ der abgetasteten -Zeile.,umgekehrt proportional ist.' Diese -;--Übertragung. ,d.er:.A^tastinformation mit variabler Geschwindigkeit wird empfängerseitig wieder zu Abtastinformaton mit gleichbleibender Geschwindigkeit (d. h. unveränderlicher ^c Periode) ,"■' so .-.daß .^s ie auf konventionellen Fernsehempfängern

^::'^; beträchtet-, werden .kann...,...:

f.·¹-*-c t-'-a£.-i--3w ^:ibooa-äD i^'X^iunivd-i^-;·. --.--.,,... "~ -"Ferner wird durch ..dievorliegende Einrichtung die Übertragungszeit dadurch verkürzt, daß nicht der gesamte Signalverlauf der Halbbild- und Zeilen-Synchronisierinformation ^: -übertragen: wird.,. Es .wird „ein codiertes Signal übertragen, '^:~" das die .Inzidenz solcher Synchronsignalverläufe anzeigt, die -dann empfängerseitig in .der ..richtigen Wellenform und zum ^; richtigen._Zeitpunkt,als Teil der Ausgangs information erzeugt ^ werden.·:.· ϊϊ·

• -'Nachstehend wird die, Funktionsweise der Sendeeinheit der

-Einrichtung entsprechend Fig. 1 erläutert. Eine Eingabesi- - ■■ 'gnalquelle-10 irgendeiner Form (z. B. eine Kamera, ein ■ ^;:" '· Aufzeichnungsgerät, ein .Standard-TV-Sende-Empfangs-Verstär-'"■ ^Ί ker od. dgl.) liefert ein Standard-Basisbandvideosignal. Da: • 'Videosignal wird einem konventionellen Analog-Digital-Umsetzer bzw. ADU 11·zugeführt _t der den ankommenden Signalzug mi einer Frequenz von 8 MHz unter Steuerung durch einen System

COPY

takt eines Mikroprozessors 15 abtastet. Der Mikroprozessor 15 von Fig. 1 (und auch der empfangsseitige Mikroprozessor 23 von Fig. 2) werden später unter Bezugnahme auf die Fig. und 4 noch näher erläutert. Der Mikroprozessor 15 erkennt die Halbbild- und Zeileninformation, die ihm von einem Sync-Detektor 18 zugeführt wird, und aktiviert einen 600-Byte-Schreibzeilenspeicher 12, so daß in diesem eine Zeile der abgetasteten 8 MHz-Fernsehbildinformation gespeichert wird. Wenn es sich um die erste Zeile des Halbbilds handelt, berechnet der Mikroprozessor 15 Unterschiede erster, zweiter und dritter Ordnung und codiert Information in Übereinstimmung mit nachstehend noch erläuterten Algorithmen.

Der resultierende Code, der die Videointensität bezeichnet, wird mit der ersten Zeile des vorhergehenden Halbbilds verglichen, das in einem 64K-Byte-Vorhalbbildspeicher 14 gespeichert ist, der entweder einen vorbestimmten "Wie-letztes-Halbbild"-Code oder eine neue Codefolge (wenn die verglichenen Zeilen voneinander abweichen) an einen 16-Pegel-Modulator 16 liefert, während gleichzeitig die Codefolge als erste Zeile im Vor-Halbbild-Speicher 14 gespeichert wird. Der 16-Pegel-Modulator 16 ist ein konventioneller Modulator, der bei der Datenübertragung eingesetzt wird, wobei 4 Bits digitaler Information pro Hz der Bandbreite übertragen werden. Der Ausgang des Modulators 16 moduliert einen konventionellen Sender 17, so daß dieser ein Ausgangssignal (am Punkt C von Fig. 1) für Kabel-, Mikrowellen-, Satelliten- oder andere Übertragungsmedien entsprechend den Vorschriften der Federal Communications Commission (FCC) erzeugt. Gleichzeitig wird die im 600-Byte-Schreibzeilenspeicher 12 gespeicherte Information in den 600-Byte-Vor-Zeilenspeicher 13 übertragen.

ORIGINAL INSPECTED COPV

/is. *.^: ·:. j jx,x_e -:

- yi -

Bei der zweiten und den folgenden Abtastzeilen des Halbbilds vergleicht der Mikroprozessor byteweise die Inhalte des Schreibzeilenspeichers 12 und des Vor-Zeilenspeichers 13. Wenn die beiden Aufzeichnungen mit Ausnahme einzelner isolierter Bytes nicht voneinander abweichen, übermittelt der Mikroprozessor 15 den "Wie-letzte-Zeile"-Code bzw. den "Wie-letztes-Halbbild^lt-Code zum Modulator 15. Einzelne ,isolierte Byte-Unterschiede werden aus dem vorher angegebenen Grund ignoriert.

Gemäß der in Fig. 2 gezeigten Empfangseinheit wird das empfangene Signal (am Schaltungspunkt B) in einem an den Sender 17 angepaßten konventionellen Empfänger 21 verstärkt und erfaßt und in einem konventionellen Demodulator 22 demoduliert unter Erzeugung eines digitalen Impulszugs, der eine Wiederholung des in den-Modulator 16 eingegebenen Impulszugs ist. Der Impulszug wird dem Mikroprozessor 23 zugeführt, der die empfangene Information decodiert, sie in einen Impulszug umsetzt,.der demjenigen gleicht, der ursprünglich im senderseitigen Schreibzeilenspeicher 12 gespeichert wurde, und diesen Impulszug in einem 600-Byte-Schreibzeilenspeicher 25 speichert. Wenn der empfangene Code der "Wie-letztes-Halbbild"-Code ist, dann wird vom Mikroprozessor 23 Information aus einem 6 4K-Byte-Vor-VHalbildspeicher 24 ausgelesen. Bei. allen anderen Codeimpulszügen wird der Codeimpulszug im 64K-Byte-Speicher 24 sequentiell gespeichert, so daß er verfügbar ist, wenn wiederum Halbbildinformation empfangen wird.

Zu jedem geeigneten Zeitpunkt, der durch eine empfangene Sync-Impuls-Signalisiercodegruppe erfaßt wird, veranlaßt der Mikroprozessor 23 die Erzeugung eines Halbbild- oder Zeilen-Sync-Signals durch den Sync-Generator 26, woraufhin der

/H. J c) ö υ k ι a

Konstantgeschwindigkeits-Impulszug aus dem Speicher 25 folgt. Die kombinierten Digitalsignale aus den Einheiten und 26 werden einem Digital-Analog-Umsetzer bzw. DAU 27 zugeführt, der an einem Schaltungspunkt D ein Standard-Videoausgangssignal zur direkten Betrachtung oder lokalen Kontrolle erzeugt. Das Video-Ausgangssignal kann ferner einem Amplitudenmodulator 28 zugeführt werden, so daß am Schaltungspunkt E ein amplitudenmoduliertes Fernseh-HF-Signal durch Modulation des Ausgangs eines Fernsehträger-Oszillators 29 erzeugt wird. Ein Fernsehsignal (Schaltungspunkt E) kann anschließend über Kabel oder konventionelle Mittel ausgesendet werden.

In der Sendeeinheit wird ein Mikroprozessor 15 anstelle einzelner integrierter Schaltungen eingesetzt, um die Signalaufbereitung zu steuern, da dadurch die Gesamtgröße und die Gesamtkosten verringert werden. Die nachstehende Beschreibung gilt auch, wenn einzelne integrierte Schaltkreise verwendet werden oder wenn die Schaltung in dem Mikroprozessor vorgesehen ist.

Das Videosignal (vom Schaltungspunkt A in Fig. 1) wird an den Sync-Detektor 18 angelegt, der konventionelle Fernsehschaltstufen verwendet zur Erkennung der Vertikal- und Horizontal-Sync-Impülse (Halbbild- und Zeilen-Sync-Impulse). Die Erfassung eines vertikalen bzw. Halbbild-Sync-Impulses resultiert in der Erzeugung des 8-Bit-Codes für Null', gefolgt durch den 8-Bit-Code für 255. Die Erfassung eines horizontalen Sync-Impulses resultiert in der Erzeugung des 8-Bit-Codes für 255. Diese Codes werden vom Mikroprozessor 15 als nächstes Byte bzw. nächste Bytes im Vor-Halbbild-Speicher 14 gespeichert. Bei Beendigung des Sync-Impulses wird der ADU 11 vom Mikroprozessor 15 für die Dauer einer

ORIGINAL INSPECTED

Abtastzeile aktiviert. Der ADU 11 erzeugt 8-Bit-Bytes, deren Wert gleich der momentanen Amplitude des Videosignals ist. Diese Bytes werden gleichzeitig zum Schreibzeilenspeicher 12 überführt, und das entsprechende Byte der vorhergehenden Zeile wird dem Vor-Zeilen-Speicher 13 zugeführt. Das entsprechende Byte des Vor-Zeilen-Speichers 13 wird der Recheneinheit des Mikroprozessors 15 zugeführt ebenso wie das Byte, das in den Schreibzeilenspeicher 12 geht, wo die Differenz zwischen diesen Bytes errechnet wird. Wenn weniger als zwei aneinandergrenzende Bytes um mehr als das unbedeutendste Bit voneinander abweichen, wird der Vorgang fortgesetzt bis zum Ende der Abtastzeile; wenn nicht, wird der Vorgang abgebrochen. Am Ende der Abtastzeile wird ein Löschsignal erzeugt, das noch erläutert wird.

Gleichzeitig mit dem Auftreten der vorstehend erläuterten Vorgänge führt der Mikroprozessor folgende Rechenfunktionen aus. Die erste, zweite und dritte Differenz werden für die Bytefolge vom ADU 11 berechnet. Benachbarte Bytes von Differenzen werden summiert und um ein Bit nach rechts verschoben (dies entspricht einer Mittelung). Somit hat ein einzelnes Byte, das sich von den benachbarten Bytes unterscheidet, eine positive erste Differenz, gefolgt durch eine gleiche negative erste Differenz, was in keiner Änderung der Information resultiert.

Die zweite und dritte Differenz werden in gleicher Weise behandelt. Wenn die erste Differenz Null ist, wird am Ausgang des Mikroprozessors keine Digitalinformation erzeugt, und der Byte-Zählstand wird jedesmal dann fortgeschrieben, wenn der ADU 11 die Videospannung abtastet. Wenn sich die erste Differenz gegenüber Null ändert, überträgt der Mikroprozessor 15 den Byte-Zählstand zum Halbbildspei-

- "yfi -

eher 14 und setzt den Byte-Zählstand auf Null zurück. Der Byte-Zählstand ist die "Geschwindigkeits"-Information für die Datenübertragungsgeschwindigkeit. Er erscheint im Halbbildspeicher als ein 8-Bit-Byte entsprechend den Ziffern 96 -105, gefolgt von einem 8-Bit-Byte entsprechend den Ziffern 64-95. Wenn das erste Byte entfällt, ist die Geschwindigkeit 2-33 Zellen je Befehl. Wenn das zweite Byte mit eingeschlossen ist, ergibt sich die Geschwindigkeit aus der folgenden Beziehung:

ν = (Byte 1-95) χ 32 + (Byte 2-64) +1.

Dieser Wert wird dadurch erhalten, daß die Zählung bei der Binärziffer 010000000 beginnt und der Zählwert um jeweils 1 bei jeder Abtastung des ADU 11 aufwärtsgezählt wird. Wenn der binäre Zählwert 96 entsprechend 01100000 erreicht, wird das zweite Byte in Form von 01000000 erzeugt und entsprechend aufwärtsgezählt. Jedesmal, wenn das zweite Byte 96 erreicht, wird das vorhergehende Byte um 1 aufwärtsgezählt.

Wenn die erste Differenz nicht Null ist, jedoch die zweite Differenz Null ist, wenn die Bestimmung in der vorher erläuterten Weise erfolgt, dann wird zum Vor-Halbbildspeicher 14 Erhöhungsinformation übertragen in Form von Binärziffern von 128-191 entsprechend den Änderungsgeschwindigkeiten von -32 Binäreinheiten je Zelle zu +32 Binäreinheiten je Zelle. Wenn die Änderungsgeschwindigkeit 32 Binäreinheir ten je Zelle übersteigt, dann wird das Änderungsgeschwindigkeits-Byte durch ein Amplitudenänderungs-Byte in Form einer Binärziffer von 1-63 ersetzt, gefolgt von dem Anstiegsanderungs-Byte, so daß die Summe der beiden Bytes gleich der erforderlichen Änderung ist.

ORIGINAL INSPECTED

ft ■■*--

Wenn nur die dritte Differenz Null ist, dann wird die Binarziffer 224 zum Halbbildspeicher 1.4 überführt, gefolgt von dem Wert der zweiten Differenz in Form von Binärziffern 128-191.

Wenn die dritte Differenz nicht Null ist, dann werden dem Halbbildspeicher 14 Amplitudenänderungen in Form von Binärziffern von 1-63 zugeführt.

Wenn am Ende der Abtastzeile das vorher erwähnte Löschsignal vorliegt, wird die im Halbbildspeicher 14 für diese Zeile gespeicherte Information gelöscht, und ein neuer Horizontal-Sync-Code wird eingeschrieben.

So bezeichnen zwei benachbarte Sync-Codes, daß die Abtastzeile die gleiche wie die vorhergehende Abtastzeile ist.

In Zeilensprung-Einrichtungen werden abwechselnd nacheinander zwei vertikale Sync-Codes ausgesendet. Der erste bei Beginn des Halbbilds ist eine binäre 8-Bit-"Null", gefolgt von einer binären 255 mit 8 Bits je Byte. Beim Zeilensprung ist der vertikale Sync-Impuls eine binäre Null, gefolgt von einer Binärziffer 254 mit 8 Bits je Byte. Der vorstehend erläuterte Vorgang für die Eingabe-Aufbereitung wird abtastzeilenweise bis zum Ende des Halbbilds fortgesetzt.

Gleichzeitig subtrahiert der Mikroprozessor 15 die binäre Schreibzeile von der entsprechenden vorhergehenden Halbbild-Binärzeile, die im Vor-Halbbildspeicher 14 gespeichert ist. Wenn die Differenz Null ist, wird die Schreibzeile mit der 8-Bit-je-Byte-Binärziffer 240 überschrieben, was "Wie letztes Halbbild" bedeutet. Bei jedem 30. Halbbild wird der Vor-Zeilenspeicher 14 unterdrückt, so daß die binären Schreibzeilen für das gesamte Halbbild gespeichert werden.

J6

Mit der Taktfrequenz des 16-Pegel-Modulators 16 wird die Binärinforraation im Vor-Halbbildspeicher 14 in den Modulator eingelesen, der sie zur Modulation des Senders 17 auf 16 Spannungspegel umsetzt. Der Modulator 16 und der Sender 17 können jede konventionelle amplituden- oder frequenzmodulierte Übertragungseinrichtung sein, die in Boden-Mikrowellen-Zwischengliedern, Satellitennetzen oder Kabelsystemen verwendet wird. Sie kann Teil eines Mehrkanal-Zeitmultiplex- oder Frequenzmultiplexsystems sein.

Der Empfänger 21 und der Demodulator 22 der Empfangseinheit sind konventionelle Einheiten, die an den Modulator 22 und den Sender 17 der Sendeeinheit angepaßt sind, so daß der Ausgang des Demodulators 22 der identische Impulszug ist, der vom Vor-Halbbildspeicher 14 in den Modulator 16 eingelesen wurde. Dieser Impulszug wird vom Mikroprozessor 23 in dem 64K-Byte-Speicher 24 gespeichert. Die Anwesenheit des "Wie-letzte-Zeile"-Codes resultiert darin, daß die·vorhergehende Zeile in ihrer Gesamtheit und nicht als das Codewort gespeichert wird. Wenn der Code für "Wie-letztes-Halbbild" empfangen wird, wird die entsprechende Abtastzeile aus dem letzten Halbbild in ihrer richtigen Sequenz gespeichert, indem die vollständige Zeile"im Halbbildspeicher 24 dupliziert wird. Mit derselben Taktfrequenz, die für den ADU 11 verwendet wird, füllt der Mikroprozessor 23 den Schreibzeilenspeicher mit 8-Bit-Binärbytes entsprechend den Codebefehlen, die im Halbbildspeicher 24 gespeichert sind. Der Halbbild/Zeilen-Sync-Generator 26 wird jede.Sechzigstelsekunde, wenn die Halbbild- oder Zeilensprung-Codes empfangen werden, sowie alle 63,5 με entsprechend jedem Zeilen-Sync-Code angestoßen. Anschließend an jeden Halbbild- oder Zeilen-Sync-Impuls wird aus dem 600-Byte-Schreibzelenspeicher jeweils ein Byte bei jedem Taktimpuls in den DAU 27

abgezogen. Der Halbbild/Zeilen-Sync-Generator 26 kann ein konventioneller Analog-Sync-Generator sein, und in diesem Fall geht sein Ausgang direkt zum Amplitudenmodulator 28 (Strichlinie); oder es kann sich um einen Digitalgenerator handeln, so daß sein Ausgang zum DAU 27 geht. Der Ausgang des Generators 26 umfaßt die Horizontal- und Vertikal-Austastimpulse sowie die Synchronimpulse.

Durch den vorliegenden 8-Bit-Binärzählungscode, der den Binärziffern 96-105, gefolgt von den Binärziffern 64-95, entspricht, wird der vorhergehende Binärwert wiederholt und im Schreibzeilenspeicher 25 so oft gespeichert, wie dies durch den Wert des Zählercodeworts bezeichnet ist. Die Anwesenheit von Codewörtern entsprechend den Binärziffern 1-63 erhöht die vorher gespeicherte Binärziffer um diesen Wert und speichert sie im Schreibzeilenspeicher 25. Die Anwesenheit von Codewörtern entsprechend den Binärziffern 128-191 resultiert darin, daß die Vorher gespeicherte Binärziffer von -32 auf +32 Binäreinheiten erhöht wird. Wenn ein Zählercode folgt, erfolgt so oft eine Erhöhung, wie das durch den Zählcode bezeichnet ist, sowie eine Speicherung im Speicher 25.

Wenn eine binäre 224 empfangen wird, dann wird der vorher gespeicherte Wert wiederum um den vorherigen Erhöhungswert erhöht. Alle anderen Codewörter werden decodiert und resultieren in der Speicherung von Binärwerten im Schreibzeilenspeicher 25.

Im Schreibzeilenspeicher 25 vorhandene Werte werden dem DAU 27 mit der Taktfrequenz zugeführt und werden dort in entsprechende Spannungen umgesetzt, die an den Eingang des Amplitudenmodulators 28 angelegt werden. Ferner werden sie

ΊΟ.

verstärkt und als Videospannungen am Ausgangspunkt D zur Verfugung gestellt. Die Spannungen vom Umsetzer 27 modulieren die Amplitude des Trägers vom Träger-Oszillator 29 über den Modulator 28 unter Erzeugung von amplitudenmodulierten HP-Signalen am Schaltungspunkt E.

Der Mikroprozessor 15 der Sendeeinheit von Fig. 1 ist im einzelnen in Fig. 3 dargestellt. Das Analog-Sync-Signal vom Sync-Detektor 18 wird in einem Detektor 101 empfangen, wo es in Halbbild-, Zeilensprung-Halbbild- und Zeilen-Sync-Signale getrennt wird. Diese Signale werden entweder einem Codeerzeuger 102 oder 103 zugeführt, der aufgrund dieser Eingangssignale jeweils einen 16-Bit-Impulszug entsprechend einem Binärwert von 255 bzw. 254 für das Halbbild- und Zeilensprung-Halbbildsignal erzeugt. Ein Zeilen-Sync-Signal wird einem Codeerzeuger 104 zugeführt, der daraufhin einen 8-Bit-Impulszug entsprechend einem Binärwert von 255 erzeugt. Diese Ausgänge an den Codeerzeugern 102 und 103 werden direkt dem 64K-Byte-Vor-Halbbildspeicher 14 zugeführt. Der Sync-Impuls vom Sync-Detektor 18 wird ferner dem ADU 11 zugeführt, und die Anwesenheit eines Sync-Impulses inhibiert den ADU 11. Der ADU 11 kann eine konventionelle IS, z. B. ähnlich dem TRW LSI Products Modell TDC 1027 sein.

Die übrigen in dem Blockschaltbild von Fig. 3 gezeigten Komponenten sind Teil des Mikroprozessors 15, der z. B. ein Modell MC 68000 der Firma TSD Display Products, Inc. (mit 256K-Byte-Zentraleinheit-RAM, peripherem 32K-Byte-PROM und 32K-Byte-Video-RAM) sein kann. Das Blockschaltbild von Fig. 3 zeigt die Signalaufbereitung, die in den Mikroprozessor zu programmieren ist.

Der Ausgang des ADU 11 zwischen Sync-Impulsen wird einem 600-Byte-Zeilenspeicherbereich 106 zugeführt, in dem eine

Xh.

Zeile Digitalinformation entsprechend der Videoinformation gespeichert wird. Gleichzeitig wird jedes Informationsbyte mit der Information, die in einem Vor-Zeilenspeicherbereich 107 gespeichert ist, byteweise in der Recheneinheit 109 verglichen, indem die beiden Signale voneinander subtrahiert werden. Ein Schalter 108 am Eingang der Recheneinheit, der von dem Signal des Codeerzeugers 104 angesteuert wird, macht den Zeilenspeicherbereich 107 abwechselnd nacheinander zum Schreibzeilenspeicher, während der Zeilenspeicherbereich der Vor-Zeilenspeicherbereich wird. Die Ausgangsdifferenzen werden einem Logikglied 110 zugeführt. Wenn das Signal zum Logikglied 110 niemals 1 Einheit überschreitet, dann ist die neue Zeile gleich der vorhergehenden Zeile, und das Glied 111 wird angestoßen zum Rücksetzen eines Ausgangs-Zeilenspeicherbereichs 112, der rückgesetzt wird, ohne daß irgendwelche anderen Signale zum 64K-Byte-Speicher 14 übertragen werden als das neue Zeilen-Sync-Signal vom Codeerzeuger 104. Wenn das Signal zum Logikglied 110 1 Einheit übersteigt, dann wird die im Ausgangs-Zeilenspeicher 112 gespeicherte digitale Information zum 64K-Byte-Speicher 14 und zum Modulator 16 mit der Ausgangstaktfrequenz überführt.

Gleichzeitig wird das Digitalsignal vom Umsetzer 11 einem 1-Byte-Verzögerungsglied 113 und einem Rechenglied 114 zugeführt, die die erste Differenz errechnen und den Ausgangswert einem 1-Byte-Verzögerungsglied 115 und einem Rechenglied 116 über ein 1-Byte-Verzögerungsglied 117 zuführen. Der Ausgangswert des Rechenglieds 116 bildet die zweite Differenz. Die erste Differenz am Ausgang des Rechenglieds 114 wird an ein Rechenglied 118 angelegt, das ferner die vorhergehende erste Differenz von dem 1-Byte-Verzögerungsglied 115 empfängt. Das Rechenglied 118 summiert die beiden Signale, dividiert sie durch zwei (entsprechend einer

1-Bit-Verschiebung) und legt seinen Ausgang an ein Logikglied 119 an, das die Ausgänge der Rechenglieder 116 und miteinander vergleicht. Wenn der Absolutwert des Ausgangs des Rechenglieds 116 den Absolutwert des Ausgangs des Rechenglieds 118 übersteigt, wird der erstere an ein Logikglied 120 angelegt. Wenn der Ausgang des Rechenglieds 118 größer als derjenige des Rechenglieds 116 ist, wird er dem Logikglied 120 zugeführt. Wenn die zweite Differenz kleiner oder gleich 1 Einheit (unbedeutendstes Bit) ist, dann wird das Signal vom Logikglied durch ein 1-Byte-Verzögerungsglied 121 an ein Rechenglied 122 und ferner direkt an das Rechenglied 122 angelegt. Wenn die zweite Differenz größer als 1 Einheit ist, geht das erste Differenzsignal vom Logikglied 119 zu einem 2-Byte-Verzögerungsglied 123 und dann zu einem Negativ-Byte-Erzeuger 124, der aktiviert wird, wenn die erste Differenz negativ ist. Der Negativ-Byte-Erzeuger 124 etzeugt eine binäre Impulsgruppe entsprechend der Dezimalza"hl 244, die durch ein 1-Byte-Verzögerungsglied 125 an einen Eingang eines Logikglieds 126 angelegt wird. Das direkte Signal von 123 wird einem weiteren Eingang des Logikglieds 126 zugeführt.

Der Ausgang des Rechenglieds 122, der die modifizierte zweite Differenz ist, wird ferner an ein Logikglied 127 angelegt. Wenn der die zweite Differenz bezeichnende Ausgang des Logikglieds 127 nicht größer als 1 Einheit ist, dann wird das Logikglied 126 durch das Sperrsignal vom Logikglied

127 inhibiert und kann keine Information zu einem Logikglied

128 übertragen. Wenn die zweite Differenz weniger als 1 Einheit ist, dann wird der Ausgang des Logikglieds 127 an ein Rechenglied 128 über ein 1-Byte-Verzögerungsglied 130 und ferner direkt an das Rechenglied 129 angelegt. Der Ausgang des Rechenglieds 129 ist die dritte Differenz und

wird an ein Logikglied 131 angelegt. Wenn die dritte Differenz größer als 1 Einheit ist, sperrt das Signal von dem Logikglied 131 zu einem Glied 132 den Ausgang eines Zählers

133 und setzt den Zähler auf Null zurück. Der Ausgang des Zählers 133 durch ein Gatter 132 steuert ein Dividierglied

134 an, das für jeweils 32 Zählwerte des Zählers 132 eine Einheit zählt. Dieser Ausgang wird durch ein 1-Byte-Verzöge rungsglied 135 verzögert und mit dem Ausgang des Gatters in einem Kombinierglied 136 kombiniert, und dessen Ausgang geht zu einem weiteren Eingang des Logikglieds 128.

Wenn das Logikglied 137 nicht durch ein Signal vom Logikglied 131 gesperrt ist, wird die zweite Differenz dem Logikglied 128 zugeführt. Das Logikglied 128 überträgt die erste Differenz zu einem 600-Byte-Ausgangsspeicher 112, wenn sie größer als Null und das Byte gleich der Dezimalzahl ist, wenn ein Vorzeichenwechsel vorliegt. Sonst überträgt das Logikglied 128 die zweite Differenz, wenn sie größer als Null ist, oder die Zählersignale, wenn sie größer als 63 sind. Der Zähler 133 zählt von 64 bis 95 und setzt auf die Binärziffer 63 (OQ111111) zurück, und das Dividierglied zählt von 96 bis 105 und setzt auf 0 zurück. Zwischen Sync-Signalen geht der codierte digitale Ausgang des Ausgangszeilenspeichers 112 zu einem 64K-Byte-Ausgangsspeicher 138. Jedes Byte vom Ausgangszeilenspeicher 112 wird mit dem entsprechenden Byte vom letzten Halbbild, das vorher im Ausgangsspeicher 138 gespeichert wurde, in einem Logikglied 139 verglichen, das einen Codeerzeuger 140 aktiviert, wenn sämtliche Bytes den vorher gespeicherten entsprechen. Der Codeerzeuger 140 überträgt das Byte, das gleich der Dezimalzahl 240 ist, zu einem Puffer 141, wenn der nächste Sync-Code vom Code-Erzeuger 102 oder 103 oder vom Gatter 111 ankommt. Wenn irgendein Byte des Signals vom Ausgangs-Zei-

333U42Ü

IM.

lenspeicher 112 sich von dem vorher gespeicherten Code für Zeilen unterscheidet, dann 'werden die im Ausgangsspeicher 138" gespeicherten Daten zum Puffer 141 überführt. Die Information im Puffer 141 wird dem Modulator 16 mit der Modulator-Taktfrequenz zugeführt.

Gemäß Fig. 4, die das logische Ablaufdiagramm des empfangsseitigen Mikroprozessors 23 darstellt, wird das Demodulatorsignal vom Demodulator 22 an ein Logikglied 142 angelegt. Wenn der Zahlenwert des empfangenen Bytes größer als eine binäre 0 und kleiner als 193 ist, dann werden Daten vom Logikglied 142 zu einem Logikglied 143 übertragen; wenn der Zahlenwert des empfangenen Bytes nicht größer als eine binäre 0 ist, dann wird das Byte einem Logikglied 144 zugeführt. Wenn der Wert des Bytes im Logikglied 144 Null ist, dann wird es einem 1-Byte-Verzögerungsglied 145 zugeführt. Wenn der Wert des Bytes größer als 244 ist, dann wird es einem Rechenglied 146 zugeführt, wo der Umkehrwert der binären 0 (d. h. 11111111) zu dem Signal vom Logikglied hinzuaddiert wird. Wenn der Ausgang des Rechenglieds 146 Null ist, dann wird ein Festwertspeicher 147 angesteuert und erzeugt ein Halbbildsignal, so daß der DAU 17 in der Empfangseinheit (Fig. 2) das Spannungssignal erzeugt, das für einen Standard-Halbbild-Sync-Impuls gemäß NTSC (National Television System Committee) vorgeschrieben ist. Wenn der Ausgang des Rechenglieds 1 ist, dann wird ein Zeilensprungsignal erzeugt. Wenn der Ausgang 255 ist (d. h., wenn das vorhergehende Byte nicht Null war), dann wird ein Zeilen-Sync-Signal erzeugt. Wenn der Wert des dem Logikglied 144 zugeführten Bytes 224, 240 oder 244 ist, dann wird das Signal vom Logi-kglied 144 zu einem Logikglied 148 überführt. Wenn der Ausgang des Rechenglieds 146 der Binärwert von ist, dann wird an ein 1-Byte-Verzögerungsglied 149 ein

Signal angelegt. Die gleichzeitige Ausgabe des gleichen Signals vom Rechenglied 146 und vom 1-Byte-Verzögerungsglied 149 verhindert die Erzeugung eines zweiten Zeilen-Sync-Signals durch den Festwertspeicher 148, bis die vorhergehende Zeile aus dem Speicher ausgelesen ist. Ein Signal vom Festwertspeicher 149 zum 64-Byte-Halbbildspeicher 24 führt zu einem erneuten Einschreiben der vorhergehenden Zeile in den Speicher zusammen mit dem Binärwort für Zeilensynchroni- ·? sierung.

Der Ausgang des Festwertspeichers 147 wird einem Kernspeicher 150 im Mikroprozessor als geeignete Sync-Signal-Binärnachricht zugeführt. Wenn der Eingang zum Logikglied 138 das binäre Äquivalent der Dezimalzahl 240 ist, dann kopiert das an den 64-Byte-Speicher 24 angelegte Signal die gleiche Zeile des vorhergehenden Halbbilds in eine neue Position in diesem Speicher. Wenn der Eingang zum Logikglied 147 der Dezimalzahl 244 entspricht, dann erfolgt ein Vorzeichenwechsel für sämtliche Werte von 1 bis 63; wenn der'Eingang der Dezimalzahl 224 entspricht, dann sind die Signale zweite Differenzen.

Der Ausgang des Logikglieds 143 ist in drei Gruppen unterteilt: ' '

a) Dezinialwerte 1-63

'* b) Dezimalwerte 128-191 . ^_. c) Dezimalwerte 64-105.

Wenn die Dezimalwerte 64-105 entsprechen, dann wird das Signal vom Logikglied 143 zu einem Logikglied 151 überführt,

das einen Abwärtszähler 152 auf einen Wert setzt, der durch die folgende Beziehung bestimmt ist:

ν - (Byte 1-95) χ 32 + (Byte 2-64) + 1.

Wenn die Dezimalwerte 1-63 oder 128-191 sind, dann geht der Ausgang des Logikglieds 142 zu einem Logikglied 153, das Werte von 1-63 zu einem 1-Byte-Speicher 154 und Werte 128-191 zu einem Rechenglied 155 überführt. Jeder folgende Wet 1-63 oder 128-191 bewirkt die Übertragung des im Speicher 154 und im Rechenglied 155 gespeicherten Werts und ersetzt diese durch einen neuen Wert oder durch Null. Wenn die Werte zwischen 1 und 63 liegen, dann wird der Wert zu einem Logikglied 156 überführt, das bewirkt, daß der Wert aus dem 1-Byte-Speicher 154 im Rechenglied 157 zu dem im 1-Byte-Verzögerungsglied 158 gespeicherten vorherigen Wert addiert oder davon subtrahiert wird, so daß der resultierende Wert, der zu einem 1-Byte-Verzögerungsglied 159 übertragen wird, gleich dem Absolutwert der erwünschten Ausgangsspannung ist. Wenn der Zählerstand am Zähler 152 größer als Null ist, beginnt der Zähler mit der Abwärtszählung und überträgt den im 1-Byte-Verzögerungsglied 159 gespeicherten Wert zum Kernspeicher 150 des Mikroprozessors 25. Wenn das Signal am Logikglied 153 zwischen 128 und 191 (dezimal) liegt, dann wird dieser Wert zum Rechenglied 155 geleitet und vom 1-Byte-Verzögerungsglied 159 subtrahiert. Das Resultat wird zum 1-Byte-Speicher 154 so oft übertragen, wie das durch den Abwärtszähler 152 bestimmt wird. Bei einer Zeile, die vom maximalen Weiß linear zum maximalen Schwarz übergeht, würde z. B. der Signalcode ein zweiter Differenzwert sein, gefolgt von einem Zähler-Setzwert. Dadurch würde das 1-Byte-Verzögerungsglied 159 sich bei jeder Abwärtszählung des Zählers um den im Rechenglied 155 gespeicherten Betrag erhöhen. - ·

Alternativ kann der Halbbild/Zeilen-Sync-Generator 26 dazu dienen, die Sync-Signale zu erzeugen, die vom Festwertspeicher 147 erzeugt werden, und in diesem Fall₍ enthalten die Daten im Kernspeicher keine Sync-Signale. Jede Zeile Digitalinformation wird aus dem Kernspeicher in den 600-Byte-Schreibzeilenspeicher 25 gelesen und dann dem DAU 27 zugeführt, der z. B. ein Modell DAC-8308 von Datel-Intersil od. dgl. ist.

Wie aus der vorstehenden Erläuterung einer bevorzugten
Ausführungsform ersichtlich ist, können Farbfernsehsignale in gleicher Weise aufbereitet werden, daß die Farbinformation ebenfalls eine zeilenweise abgetastete Wellenform
zwischen Sync-Impulsen ist. Dabei gibt es verschiedene
Alternativen:

1) Senden des codierten Signalgemischs aus Intensität und ^: Farbabtastinformation als sequentielle Folgen von Digitaldaten auf zeilenweisei; Basis unter unabhängiger Verwendung von Signalverläufen zur Codeerzeugung.

2) Senden codierter Intensität aus dem Intensitätssignalverlauf und codierter Beschreibungen der drei Farbkomponenten auf farbenweiser Basis, wobei jede Farbe gesondert
codiert und sequentiell übertragen wird.

3) Senden codierter Intensität aus dem Intensitätssignalverlauf auf einem Träger und von codiertem Farbsignalverlauf auf gesondertem Träger oder auf Hilfsträgern.

Das letztgenannte Verfahren wird derzeit bevorzugt, da öia erforderlichen Komponenten verfügbar und wirtschaftlich
sind.

■1
BAD ORIGIN

It·

Der Fernsehübertragung zugeordnete Toninformation kann auf verschiedene Weise übertragen werden:

1) Der Tonsignalverlauf wird kompandiert und digitalisiert und als Informationspaket am Ende jedes Halbbilds eingefügt. Nach dem Empfang erfolgt Expansion sowie Digital-Analog-Umsetzung, gefolgt von Signalexpansion.

2) Der Träger der Digitalinformation wird frequenzmoduliert, wenn die digitale Modulation eine Amplitudenmodulation ist.

3) Der Träger der Digitalinformation wird amplitudenmoduliert, wenn die digitale Modulation eine Frequenzmodulation ist.

4) Ein Hilfsträger oder unabhängiger Träger wird frequenzmoduliert, wie das beim NTSC-Fernsehen der Fall ist.

Bei Verwendung von derzeit verfügbaren Komponenten wird das erste Verfahren bevorzugt.

Zwischen-Halbbild-Steuersignale werden als digitales Paket übertragen.

Die vorstehend erläuterte, mit variabler Geschwindigkeit arbeitende Abtasteinrichtung ist für verschiedene Codierpegel zur Aufrechterhaltung des privaten Charakters der Übertragung geeignet:

1) Jeder Anwender eines Programms erhält eine Karte mit einem codierten Magnetstreifen auf Tages-, Wochen- oder Monatsbasis, so daß die Kombination der binären Laufnummer

333U4Zy

des decodierenden Mikroprozessors und der Codierstreifen eine sich wiederholende codierte Folge bilden, die, wenn sie in digitaler Form der ankommenden codierten Übertragung zugefügt wird, die Erzeugung der richtigen Serie von Binärwörtern zum Schreibzeilenspeicher 25 und die Erzeugung der Halbbild- und Zeilen-Sync-Impulse durch den Generator 26 erlaubt. Ein typisches Codiermuster ist wie folgt:

a) Am Sender wird jedem Byte nach dem Halbbildcode 01010101 zugefügt.

b) Am Empfänger wird (unter der Annahme, daß eine laufnummer 11100001 00011111 sein soll) die Laufnummer der Codierstreifennummer 11001010 10001100 zugefügt, so daß die resultierende Summe 00000000 00000000 ist und die codierte Information nunmehr im Klartext vorliegt.

2) Es wird nur die Intensitätsinformation am zentralen Platz am Umsetzer 27 umgesetzt. Die codierte Halbbild- und Zeilen-Sync-Information wird direkt vom Generator 26 zum Modulator 28 übertragen. Somit enthält die beim Endbenutzer empfangene Information weder Austast- noch Synchronisierimpulse. Durch die Decodierung beim Endbenutzer werden die Halbbild- und Zeilensynchronisations- sowie die Austastimpulse wieder hergestellt. . "

3) Die codierte digitale Toninformation wird wie unter Abschnitt 1) erläutert übertragen und beim Endbenutzer decodiert.

Es können auch andere Kombinationen der vorgenannten Möglichkeiten angewandt werden. Aus Gründen der Wirtschaftlichkeit und der Verfügbarkeit der Komponenten werden die vorgenannten Möglichkeiten 2) und 3) kombiniert bevorzugte Jedes andere Codierschema kann ungeachtet seiner KcHsjx'ex ϊ cat ebenfalls eingesetzt werden, wenn die Komplexität der Anlagen und die Kosten durch die Vertraulichkeit dsr übertragenen Information gerechtfertigt sind.

• BAD ORIGINAL CÖ# _

ORIGINAL INSPECTED

Claims (13)

Patentansprüche

1. Einrichtung zur Aufbereitung und übertragung von Fernsehsignalen,

gekennzeichnet durch'

- einen Analog-Digital-Umsetzer (11), der digitale Abtastwerte eines Fernsehsignals erzeugt;

- einen Schreibzeilenspeicher (12) und einen Vorzeilenspeicher (13) zur Speicherung der Digitalwerte einer momentanen bzw. einer vorhergehenden Fernsehsignalzeile;

- einen Vorhalbbild-Codegruppenspeicher (14), der die während entsprechender Zeilen eines vorhergehenden Halbbilds übertragene Codegruppe speichert;

- einen Mikroprozessor (15), der mit dem Analog-Digital-Umsetzer (11), dem Schreibzeilen- und dem Vorzeilenspeicher (12, 13) und dem Vorhalbbild-Codegruppenspeicher (14) verbunden ist und der aufweist:

- einen Codeerzeuger, der vorbestimmte Codegruppen erzeugt, die eine Übereinstimmung zwischen der gerade aufbereiteten abgetasteten Fernsehzeile, einer im Vorzeilenspeicher (13) gespeicherten vorhergehenden Zeile oder der entsprechenden Zeile des im Vorhalbbild-Codegruppenspeicher (14) gespeicherten vorhergehenden Halbbilds bezeichnen,

- eine Zwischen-Zeilen-Codeerzeugungseinheit, die Änderungen innerhalb einer Zeile bezeichnende Codierungen erzeugt, und

- eine Codeausgangs-Zuführeinheit, die die abgehende Codegruppe von den Ausgängen des Codeerzeugers bzw. der Zwischen-Zeilen-Codeerzeugungseinheit auswählt.

2. Einrichtung nach Anspruch 1, .
gekennzeichnet durch

einen Sync-Signal-Detektor (18), der das aufbereitete Fernsehsignal empfängt und dessen Ausgang mit dem Mikroprozessor (15) verbunden ist, wobei der Mikroprozessor (15) eine Sync-Code-Zuführeinheit aufweist, die einen die Inzidenz der Sync-Impulse mit der Codeausgangs-Zuführeinheit bezeichnenden Code liefert.

3. Einrichtung nach Anspruch 1 oder 2, gekennzeichnet durch

einen Sender (17) sowie einen Mehrpegel-Modulator (16), der den Mikroprozessor (15) mit dem Sender (17) verbindet.

4. Einrichtung nach einem der Ansprüche 1, 2 oder 3, gekennzeichnet durch

wenigstens eine Empfangseinheit mit einem Empfänger (21), der das Ausgangssignal der Fernsehsignal-Auifbereitungs- und übertragungseinrichtung empfängt, und eine Rückführstufe, die das empfangene Signal in ein konventionelles Fernsehsignalformat in digitaler Abtastform zurückführt.

5. Einrichtung nach Anspruch 4,
dadurch gekennzeichnet,

daß die Empfangseinheit aufweist:

einen Vorhalbbild-Codegruppenspeicher .(24) und.einen Schreibzeilenspeicher (25) sowie einen mit diesen beiden Speichern (24, 25) verbundenen Mikroprozessor (23), der eine auf das empfangene Signal und die Inhalte des Vorhalbbild-Codegruppenspeichers (24) ansprechende Einheit aufweist, die digitale Abtastwerte momentaner Zeilen-Videoinformation zum Einschreiben in den Schreibzeilenspeicher (25) erzeugt.

ORIGINAL INSPECTED

6. Einrichtung nach Anspruch 5,
dadurch gekennzeichnet,

daß die Empfangseinheit ferner einen Träger-Oszillator (29) und einen Modulator (28) sowie einen das rückgeführte Signal mit dem Modulator (28) koppelnden Digital-Analog-Umsetzer (27) aufweist.

7. Einrichtung nach Anspruch 6,
dadurch gekennzeichnet,

daß die Empfangseinheit ferner einen Sync-Generator (26) aufweist, der dadurch ansteuerbar ist, daß der Mikroprozessor (23) einen Sync-Signal-Inzidenzcode zur Zuführung von Sync-Signalverläufen empfängt.

8. Einrichtung zur Aufbereitung von Fernsehsignalen, gekennzeichnet durch

- eine Sendeeinheit mit einer Codierstufe, die für jede Zeile eines Videosignals eine digitale Codierung erzeugt, die in Abhängigkeit vom Informationsgehalt des Zeilensignals eine veränderliche Periode einnimmt, wobei die Codierstufe einen Umsetzer (11), der ein ankommendes Videosignal in digitale Form umsetzt, sowie einen Codeerzeuger aufweist, der mit dem Umsetzer verbunden ist und eine abgehende digitale Codierung erzeugt, die die Zeile der gerade aufbereiteten Videoinformation charakterisiert; und

- wenigstens eine Empfangseinheit, die mit der Sendeeinheit gekoppelt ist und die abgehende digitale Codierung wieder in ein Standard-Videoformat umsetzt.

9. Einrichtung nach Anspruch 8,
dadurch gekennzeichnet,

daß sowohl die Sendeeinheit als auch die Empfangseinheit jeweils einen Mikroprozessor (15 und 23) aufweisen.

10. Einrichtung nach Anspruch 9,
dadurch gekennzeichnet,

daß sowohl die Sende- als auch die Empfangseinheit jeweils einen Schreibzeilenspeicher (12 bzw. 25) und einen Vorhalbbild-Speicher (14 bzw. 24) zur Speicherung codierter Zeileninformation für das vorhergehende Videohalbbild aufweisen.

11. Einrichtung nach Anspruch 10,
dadurch gekennzeichnet,

daß ein Sync-Signal-Detektor (18) mit dem Mikroprozessor (15) der Sendeeinheit gekoppelt ist und diesem die Inzidenz von Sync-Intervallen signalisiert, wobei der Mikroprozessor (15) eine Einheit zur Erzeugung eines Sync-Intervall-Abgangscodes für solche Intervalle aufweist, und daß die Sendeeinheit einen Sync-Signal-Generator (26) aufweist, der mit einem Ausgang des Mikroprozessors (23) der Sendeeinheit gekoppelt ist.

12. Einrichtung nach Anspruch 10 oder 11, dadurch gekennzeichnet,

daß der Codeerzeuger ein erstes Glied zur Signalisierung einer Übereinstimmung zwischen einer aufbereiteten Videozeile und einer früheren gespeicherten Zeile, ein zweites Glied zur Erzeugung einer Serie von Zeilenänderungs-Codiersignalen variabler Signaldauer, die eine gerade aufbereitete Zeile charakterisieren, sowie eine Ausgangseinheit zur betriebsmäßigen Auswahl des vom ersten Glied erzeugten Ausgangs im Fall der Feststellung einer Übereinstimmung und zur betriebsmäßigen Auswahl des vom zweiten Glied erzeugten Ausgangs bei Abwesenheit einer solchen Übereinstimmung umfaßt.

ORIGINAL INSPECTED

13. Einrichtung nach Anspruch 12,

dadurch gekennzeichnet,

daß die Sendeeinheit ferner einen Sender (17) sowie einen Mehrpegel-Modulator (16) aufweist, der den Mikroprozessor

(15) der Sendeeinheit mit dem Sender (17) koppelt.