DE3241996A1 - Integrierte halbleiterschaltung - Google Patents
Integrierte halbleiterschaltungInfo
- Publication number
- DE3241996A1 DE3241996A1 DE19823241996 DE3241996A DE3241996A1 DE 3241996 A1 DE3241996 A1 DE 3241996A1 DE 19823241996 DE19823241996 DE 19823241996 DE 3241996 A DE3241996 A DE 3241996A DE 3241996 A1 DE3241996 A1 DE 3241996A1
- Authority
- DE
- Germany
- Prior art keywords
- circuit
- transistor
- emitter
- input
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
- H03K19/01806—Interface arrangements
- H03K19/01812—Interface arrangements with at least one differential stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/013—Modifications for accelerating switching in bipolar transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
- H03K19/086—Emitter coupled logic
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
Description
Integrierte Halbleiterschaltung
Die Erfindung betrifft eine integrierte Halbleiterschaltung mit Emitter gekoppelter Logik oder Current-Mode Logik,
Aus der japanischen Patentoffenlegungsschrift Nr. 134780/
1975 ist es bekannt, dafür zu sorgen, dass bei einer integrierten Halbleiterschaltung mit Emitter gekoppelter
Logik oder Current-Mode Logik die innere logische Amplitude kleiner als die äussere logische Amplitude ist,
um bei dieser integrierten Halbleiterschaltung die interne Arbeit zu beschleunigen und den Energieverbrauch herabzusetzen.
Die Ausgangsschaltung einer derartigen integrierten Halbleiterschaltung
ist wie eine bekannte logische Schaltung aufgebaut und arbeitet mit einer normalen logischen
Amplitude. Das hat zur Folge, dass das Ausgangssignal
der Ausgangsschaltung einen grösseren Arbeitsspielraum hat, wenn es an die äusseren Verdrahtungen ausserhalb
der integrierten Schaltung abgegeben wird, die eine hohe
20. Rauschinduktion oder ähnliches zeigen. Im Gegensatz dazu ist die innere Schaltung mit Emitter gekoppelter Logik
oder Current-Mode Logik im Inneren der integrierten Schaltung als Schaltung Emitter gekoppelter Logik mit kleinerer
Amplitude aufgebaut, um die genannte Beschleunigung und Abnahme in dem Energieverbrauch sicherzustellen, da sie
kaum durch Rauschen oder ähnliches beeinflusst'wird.
Bei einer integrierten Halbleiterschaltung, wie sie oben
beschrieben wurde, ist die innere Schaltung in Emitter gekoppelter Logik so ausgebildet, dass der niedrige Signalpegel
auf einem relativ hohen Wert liegt. Dementsprechend ist die integrierte Schaltung mit einer Eingangsschaltung
ausgerüstet, die ein äusseres Eingangssignal mit normalem Pegel aufnimmt.
Die Eingangsschaltung ist so ausgebildet, dass sie einen
Aufbau hat, der ähnlich dem Aufbau einer üblichen Schaltung in Emitter gekoppelter Logik ist, d.h., dass sie dann,
wenn sie mit einer geeigneten Bezugsspannung versorgt wird, eine Schwellenspännung hat, die für das äussere Eingangssignal
geeignet ist. Die Eingangsschaltung beseitigt darüberhinaus die folgenden Schwierigkeiten, die dann auftreten,
wenn das äussere Eingangssignal direkt an der inneren Schaltung mit Emitter gekoppelte Logik liegt.
Die logische Schwellenspannung der inneren Schaltung mit Emitter gekoppelter Logik liegt insbesondere auf einem relativ
höhen Pegel. Dementsprechend ist der Unterschied zwischen dem hohen Pegel des äusseren Eingangssignals und der logischen
Schwellenspannung der inneren Schaltung mit Emitter gekoppelter Logik relativ klein, wohingegen der Unterschied
zwischen dem niedrigen Pegel des äusseren Eingangssignals und der logischen Schwellenspannung gross ist. Das hat zur
Folge, dass beide Ansprechzeiten der inneren Schaltung mit Emitter gekoppelter Logik beim Herabsetzen des äusseren Eingangssignales
vom hohen Pegel auf den niedrigen Pegel und beim Heraufsetzen des äusseren Eingangssignales vom niedrigen
Pegel auf den hohen Pegel geändert sind. Darüberhinaus ist der Unterschied zwischen dem hohen Pegel des äusseren Eingangssignal
es und der Schwellenspannung der inneren Schaltung
mit Emitter gekoppelter Logik so klein, dass sich ein ver-
minderter Rauschspielraum der Schaltung ergibt. Diese Schwierigkeit bezüglich des RauschSpielraumes ist als
schwerwiegend anzusehen, da den äusseren Verdrahtungen zum Hindurchführen des äusseren Eingangssignales im
allgemeinen ein relativ hohes Rauschen gegeben ist.
Die Eingangsschaltung kann diese Schwierigkeit dadurch beseitigen/ dass ihre Schwellenspannung auf einen geeigneten
Pegel gesetzt wird. Diese Eingangsschaltung selbst liefert jedoch eine relativ grosse Signalverzögerung. Es wird daher
schwierig, die Ansprechzeit der integrierten Schaltung insgesamt zu verkürzen.
Um diese neue Schwierigkeit zu überwinden, die dadurch hervorgerufen
wird, dass die Eingangsschaltung vorgesehen wird, wurde geprüft, eine innere Schaltung mit Emitter gekoppelter
Logik vorzusehen, die eine derart relativ niedrige logische Schwellenspannung hat, dass das äussere Eingangssignal
der inneren Schaltung in Emitter gekoppelter Logik mit niedriger Amplitude zugeführt werden kann.
In diesem Fall nimmt jedoch die Anzahl der Schaltungsbauelemente in jeder inneren Schaltung in Emitter gekoppelter
Logik mit niedrigerer Amplitude zu, was im folgenden beschrieben wird, so dass die Ausbildung in integrierter Form
der integrierten Schaltung beeinträchtigt wird.
Insbesondere bei einer Vorrichtung mit hohem Integrationsgrad und einigen tausend logischen Schaltungsgliedern in
Emitter gekoppelter Logik auf einem Schaltungsplättchen führt die Verschlechterung der Möglichkeit der Ausbildung
in integrierter Form zu einer merklichen Zunahme im auf dem Plättchen eingenommenen Flächenbereich, was einen
deutlichen Nachteil darstellt.
Fig. 1 zeigt in einem Blockschaltbild in strichpunktierten Linien eine integrierte Schaltung mit Emitter gekoppelter
Logik (d.h. eine ECL LSI-Schaltung), die so aufgebaut
ist, dass sie keine spezielle Eingangsschaltung enthält. Zusätzlich zu den Schaltungen ECL1 bis ECL in Emitter
gekoppelter Logik mit kleiner Amplitude sind Ausgangsschaltungen OB- bis OB, vorgesehen, um die logische Amplitude
der inneren Schaltungen in Emitter gekoppelter Logik
auf die normale logische Amplitude zu vergrössern. Unter den inneren Schaltungen in Emitter gekoppelter Logik mit
kleinerer Amplitude werden Schaltungen verstanden, von denen eine in Fig. 2A dargestellt ist. In dieser Schaltung sind
die Verhältnisse RCN/R^ und Rco/R^ von zwei Lastwiderständen,
die mit den jeweiligen Kollektoren eines Differentialtransistorpaares
Qg und Q. verbunden sind, die die Schaltung mit Emitter gekoppelter Logik bilden, und eines Konstantstromwiderstandes
Rp1, der mit dem gemeinsamen Emitter des
Differentialtransistorpaares verbunden ist, auf einen
niedrigeren Wert als im Falle einer normalen Schaltung mit Emitter gekoppelter Logik gesetzt.
Durch eine derartige Festlegung der Widerstandsverhältnisse wird der konstante Strom, der durch den oben erwähnten
Kollektorwiderstand R_N oder Rc fliesst, auf einen relativ
niedrigen Wert gesetzt. Das hat zur Folge, dass der Spannungsabfall
am Lastwiderstand R„N oder Rc_ aufgrund des oben
erwähnten konstanten Stromes relativ vermindert ist, so dass der niedrige Pegel eines Ausgangssignales V auf einen
hohen Pegel verschoben ist. Das hat zur Folge, dass das Ausgangssignal
V . oder Vout eine Amplitude haben kann, die kleiner als die eines Eingangssignales V. ist.
Die betrachtete Schaltung ist darüberhinaus insbesondere mit
einem Pegelverschiebungswiderstand R, versehen. Wie es später 35
"3 2 Λ1 9 9 6
y~ Jo-
beschrieben wird, ist dieser Pegelverschiebungswiderstand R. dazu erforderlich, den mittleren Pegel des Ausgangssignales
V . mit kleinerer Amplitude im wesentlichen gleich dem des Eingangssignales V. mit normaler Amplitude
zu machen.
Fig. 2B zeigt in einem Diagramm die Eingangs/Ausgangsübertragungskennlinien
der in Fig. 2A dargestellten Schaltung mit Emitter gekoppelter Logik.
10
10
Die Eingangs/Ausgangsübertragungskennlinie V zeigt die
OO
Beziehung zwischen dem Eingangssignal V. mit normaler Amplitude und der Kollektorspannung V des Transistors
Die Eingangs/Ausgangsübertragungskennlinie V ' zeigt,dass
ohne den Pegelverschiebungswiderstand R, die Kollektorspannung V des Transistors Q. auf die Seite des hohen Pegels
OO - *±
verschoben wird, bis sie den Wert V ' einnimmt.
co
Die Eingangs/Ausgangsübertragungskennlinie V , zeigt die
Beziehung zwischen dem Eingangssignal V. mit normaler Amplitude und dem Ausgangssignal V . mit kleinerer Amplitude.
Die Eingangs/Ausgangsübertragungskennlinie V ' zeigt,dass
ohne den Pegelverschiebungswiderstand R, das Ausgangssignal V , mit kleiner Amplitude auf die Seite des hohen Pegels
bis zum Wert V ' verschoben ist.
Dadurch, dass in dieser Weise der Pegelverschiebungswiderstand R, vorgesehen ist, kann das Ausgangssignal der
Schaltung mit Emitter gekoppelter Logik auf die Seite des niedrigeren Pegels durch den Spannungsabfall (z.B. 0,1 Volt)
an diesem Widerstand R, verschoben werden.
Der hohe Ausgangspegel des Ausgangssignales V . mit kleinerer
Amplitude wird beispielsweise von V .(H)' (-0,9 Volt) auf V .(H) (-1,0 Volt) verschoben,während sein niedriger Ausgangspegel
Vout(L)« (-1,5 Volt) auf Vout(L) (-1,6 Volt)
verschoben wird.
Das hat zur Folge, dass der mittlere Pegel V , des Ausgangssignales
V. aus der.folgenden Gleichung (1) abgeleitet werden kann:
10
10
Vtho= (VouttH>
+Vout(L))/2;
= {(- 1.0) * (- 1.6)J/2
Das Ausgangssignal V- mit kleiner Amplitude kann somit
mit seinem mittleren Pegel V., (1/3 Volt) im wesentlichen
auf dem mittleren Pegel V.. . (d.h. einer logischen Schwellenspannung: z.B. -1,32 Volt) des Eingangssignales V. mit
normaler Amplitude liegen.
In diesem Fall ergibt sich jedoch der Nachteil einer geringeren
Integration der integrierten Schaltung, da jede innere Schaltung in Emitter gekoppelter Logik mit kleinerer Amplitude
einen Pegelverschiebungswiderstand R, benötigt, wie es oben beschrieben wurde.
In Hinblick auf einen niedrigen Energieverbrauch ergibt sich darüberhinaus ein Nachteil, da unnötige Energie durch den
oben erwähnten PegelVerschiebungswiderstand R, verbraucht
wird.
Bei einer integrierten Schaltung mit Emitter gekoppelter Logik, d.h. einer ECL LSI-Schaltung mit einer internen
logischen Amplitude, die kleiner als die externe logische Amplitude ist, wie es oben beschrieben wurde, ist eine
'5 spezielle Eingangsschaltung zur Aufnahme des Eingangssignales
der zuerst genannten Schaltung erforderlich, die separat- von der inneren Schaltung in Emitter gekoppelter
Logik mit kleinerer Amplitude vorgesehen ist.
Untersuchungen haben ergeben, dass die Übertragungsverzögerungszeit
dieser Eingangsschaltung im Vergleich mit der Zeit nicht vernachlässigbar gross ist, die für die logischen
Operationen in der ECL LSI-Schaltung erforderlich ist, so dass die Arbeitsgeschwindigkeit dieser ECL LSI-Schaltung
insgesamt erheblich begrenzt ist.
Wenn beispielsweise die Eingangsschaltung aus einer normalen
Schaltung mit Emitter gekoppelter Logik besteht, wie es in der bereits genannten japanischen Patentoffenlegungsschrift
Nr. 134780/1975 beschrieben ist, beträgt die Übertragungsverzögerungszeit
etwa 0,3 ns.
Andererseits beträgt die Übertragungsverzögerungszeit einer
inneren Schaltung in Emitter gekoppelter Logik, mit kleinerer Amplitude für ein logisches Verknüpfungsglied etwa 0,35 bis
0,8 ns. Um eine logische Operation durchzuführen, sind • etwa vier Verknüpfungsglieder in Kaskade geschaltet. Die
Zeit, die für eine logische Operation im Inneren der LSI-Schaltung erforderlich ist, beträgt daher wenigstens etwa
1,4 ns (d.h. 0,35 χ 4 = 1,4 ns).
Im schlimmsten Fall erreicht daher die Zeit (z.B. 0,3 ns), die die Eingangsschaltung benötigt, einen Wert, der 21 %
(0,3/1,4 « 0,21) der Zeit (z.B. 1,4 ns) ausmacht, die für die tatsächliche logische Operation notwendig ist.
43-
Um eine Verbesserung der Arbeitsgeschwindigkeit der ECL
LSI-Schaltung insgesamt zu erreichen, ist daher eine
Verringerung der übertragungsverzögerungszeit dieser
Eingangsschaltung unabdingbar. . 5
Durch die Erfindung soll daher eine integrierte Halbleiterschaltung mit Emitter gekoppelter Logik geschaffen werden,
deren Arbeitsgeschwindigkeit erhöht ist.
Gemäss der Erfindung soll weiterhin eine Eingangsschaltung
geliefert werden, die eine hohe Geschwindigkeit hat.
Die erfindungsgemässe integrierte Halbleiterschaltung
mit Emitter gekoppelter Logik hat eine Eingangsschaltung,
die einen ersten Transistor, an dessen Basis ein Eingangssignal liegt, einen zweiten Transistor, der mit dem ersten
Transistor verbunden ist, um damit Stromschaltvorgänge auszuführen, ein Lastelement, das mit dem Kollektor des zweiten
Transistors verbunden ist,und eine Vorspannschaltung aufweist,
die eine Vorspannung erzeugt, die auf das Kollektorausgangssignal
des zweiten Transistors ansprechend an der Basis des zweiten Transistors liegt. Bei einer derartigen
Aufbau kann die Kapazität zwischen dem Kollektor und der
Basis des zweiten Transistors im wesentlichen vernachlässigt werden. Das hat zur Folge, dass sich eine höhere Arbeitsgeschwindigkeit (d.h. eine verbesserte übertragungsverzögerungszeit)
ergibt.
Im folgenden werden anhand der zugehörigen Zeichnung besonders
bevorzugte Ausführungsbeispiele der Erfindung näher beschrieben.
Fig. 1 zeigt in einem Blockschaltbild ein Beispiel einer bereits früher entwickelten integrierten Schaltung
mit Emitter gekoppelter Logik. 35
Fig. 2Α zeigt das Schaltbild eines Beispiels der
inneren Schaltung mit Emitter gekoppelter Logik der in Fig. 1 dargestellten Schaltung.
• 5 Fig. 2B zeigt in einem Diagramm die Eingangs/Ausgangsübertragungskennlinien
der inneren Schaltung mit Emitter gekoppelter Logik.
zeigt in einem Blockschaltbild ein Ausführungsbeispiel der erfindungsgemässen integrierten
Halbleiterschaltung.
zeigt das Schaltbild eines speziellen Ausführungsbeispiels der erfindungsgemässen
Schaltung.
zeigt in einem Diagramm die Eingangs/Ausgangsübertragungskennlinien
der in Fig. 4A dargestellten Eingangsschaltung.
zeigt in einem Diagramm die Eingangs/Ausgangsübertragungskennlinien
der in Fig. 4A dargestellten Ausgangsschaltung.
zeigt in einem Schaltbild ein Weiteres Ausführungsbeispiel der Ausgangsschaltung.
zeigt in einem Diagramm die Eingangs/Ausgangsübertragungskennlinien
der in Fig. 5A dargestellten Schaltung, und
zeigen die Schaltbilder weiterer Ausführungsbeispiel der Eingangsschaltung.
| Fig. | 3 | |
| 10. | ||
| Fig. | 4A | |
| 15 | • ■ | |
| Fig. | 4B | |
| 20 | ||
| Fig. | 4C |
| 25 | Fig. | 5A |
| Fig. | 5B | |
| 30 | ||
| Fig. bis |
6 9 |
Fig. 3 zeigt in einem Blockschaltbild ein Ausführungsbeispiel der erfindungsgemässen integrierten Halbleiterschaltung
mit Emitter gekoppelter Logik.
Der Schaltungsteil ECL LSI in Fig. 3, der von strichpunktierten Linien eingeschlossen ist, ist auf einem Halbleitersubstrat
nach der bekannten Technik der integrierten Halbleiterschaltungen ausgebildet.
Die Anschlüsse T. Λ bis T.., und die Anschlügge T . „ bis
ml. mJc J outi
T ., dienen als äussere Anschlüsse des Schaltungsteils
ECL LSJ. Es sind gleichfalls Energieversorgungsanschlüsse Vcc (auf 0 Volt), VEE (auf -4,5 Volt) und VTT (auf -2,0 Volt)
vorgesehen, um die integrierte Halbleiterschaltung ECL LSI mit den Versorgungsspannungen zu versorgen, obwohl diese
nicht dargestellt sind.
Die oben erwähnten Anschlüsse Τ·η1 bis T. , dienen als
äussere Eingangsanschlüsse, an denen die Eingangssignale mit normalem logischen Pegel liegen. Die Eingangssignale,
die von diesen Anschlüssen T. 1 bis T. , kommen, liegen
gemäss der Erfindung an den Eingängen .der Eingangsschaltungen
IB- bis IB, jeweils. Diese Eingangsschaltungen IB-bis
IB, erzeugen Ausgangssignale, deren logische Amplituden
durch ein Verschiebendes niedrigen Pegels des oben erwähnten normalen Signales in Emitter gekoppelter Logik auf die
Seite des hohen Pegels· bei Beibehaltung des hohen Pegels
desselben Signales vermindert sind, wobei diese Ausgangssignale bestimmten Eingängen der inneren Schaltungen ECLi'
bis ECLn' in Emitter gekoppelter Logik mit kleinerer Amplitude
übertragen werden.
'-Diese inneren Schaltungen ECL-' bis ECL ' in Emitter gekoppelter
Logik mit kleinerer Amplitude arbeiten mit einer logischen Schwellenspannung V., ', die dem mittleren Wert
des internen Signales in Emitter gekoppelter Logik entspricht, dessen Pegel durch die genannten Eingangsschaltungen
IB1 bis IB, in die kleinere Amplitude umgewandelt wurde.
5
5
Die Schaltung, die das Signal erzeugt, das von der Schaltung
ECL LSI ausgegeben wird, ist darüberhinaus aus Ausgangsschaltungen OB1 bis OB1 aufgebaut. Diese Ausgangsschaltungen
OB- bis OB, führen bestimmte logische Operationen
auf das oben erwähnte interne Signal in Emitter gekoppelter Logik mit kleinerer Amplitude ansprechend aus und verstärken
und umwandeln das Signal in ein Signal in Emitter gekoppelter Logik mit normalem Pegel, bis sie schliesslich das umgewandelte
Signal von den äusseren Anschlüssen T ... bis T outl ausgeben.
Fig. 4A zeigt das Schaltbild eines Ausführungsbeispiels der oben erwähnten Eingangsschaltung IB1, der inneren Schaltung
ECL1J in Emitter gekoppelter Logik mit kleinerer Amplitude
und der Ausgangsschaltung OB1.
Die Eingangsschaltung IB1 gemäss der Erfindung ist aus
einer Differentialtransistorschaltung mit Gegenkopplung aufgebaut, um die Arbeit dieser Schaltung besonders zu
beschleunigen.
Der Konstantstromwiderstand R„ ist zwischen den gemeinsamen
Emitter der Differentialtransistoren Q10 und Q11 und den
Energieversorgungsanschluss V^11, geschaltet. Die Kollektorwiderstände
Re„ und R _ sind zwischen die Kollektoren
dieser Transistoren Q10 und Q11 und den Energieversorgungsanschluss
Vcc jeweils geschaltet.
"3 241 99 &
Der Transistor Q10 dient als Eingangstransistor und liegt
mit seiner Basis am äusseren Anschluss T. ...
Der Transistor Q11 dient andererseits als Gegeneingangstransistor,dessen
Kollektorausgangsspannung Vcc an der
Basis eines Emitterfolgertransistors Q12 liegt. Teilerwiderstände
R1 und R0 sind zwischen den Emitter des
Transistors Q12 und den Energieversorgungsanschluss V T
geschaltet. Die Ausgangsspannung V .-, die vom Emitter
des Transistors Q12 erhalten wird, wird durch die Teilerwiderstände
R1 und R2 geteilt und die geteilten Spannungen
werden zur Basis des Gegeneingangstransistors Q1., rückgekoppelt
.
Die Beziehung zwischen der Kollektorausgangsspannung V"cc
des Gegeneingangstransistors Q' -j und einer Spannung
Vp1, die der Basis desselben Transistors Q1- rückgekoppelt
wird, lässt sich durch die folgenden Gleichungen (2) und
(3) ausdrücken:
■- .-■- , Ri
■- .-■- , Ri
vfi=7oütj- (Votjtl--V )
Ri + H a TT
JRi Ri
= Vouti ( 1 )H :
· VTT
Rl +Ra Ri-FR2
Rz Ri
= §7ooii+' v
.tt Re- Ri+ R2
R1
VTT
== (vco-VßE)+ VTT ... (2)
Ri + Rz R2
Δ7,,, =
' . Rl+
Aus Gleichung (3) ist ersichtlich, dass das Verhältnis (d.h. das Rückkopplungsverhältnis) AVp1/AV Q der Änderung
Λ Vp1 der Basisrückkopplungsspannung V1 zur Änderung
AVp0 der Kollektorsausgangsspannung VCQ des Transistors
Q1- durch das Spannungsteilerverhältnis R2Z(R1 + R2)
des Emitterfolgertransistors Q12 über die Emitterteilerwiderstände
R1 .und R2 gesteuert werden kann.
Das hat zur Folge, dass es möglich ist, die Schwierigkeit zu vermeiden, die sich daraus ergibt, dass das Rückkopplungsverhältnis übermässig hoch ist. Es ist insbesondere möglich,
die Schwierigkeit zu vermeiden, dass dann, wenn die Eingangsspannung V. .., die an der Basis des Eingangs transistors
Q10 liegt, auf einem hohen oder niedrigen Pegel liegt,
der SpannungsunterschiedjV. 1 - V , j zwischen dieser Eingangsspannung
V. 1 und der Basisrückkopplungsspannung V^1
des Gegeneingangstransistors Q11 nicht ausreichend ist,
damit die Schaltvorgänge des Differentialtransistorpaares Q10 und Q11 vollständig bewirkt werden, so dass die Ausgangsspannung
V Q instabil wird oder den gewünschten Pegel nicht
erreichen kann.
Die Eingangsschaltungen IB1 bis IB, gemäss der Erfindung
verwenden Differentialtransistorschaltungen mit Gegenkopplung,
wie es oben beschrieben wurde. An der Basis des Gegeneingangstransistors
Q11 liegt insbesondere keine feste Bezugsspannung, sondern die Spannung, die der Kollektorausgangsspannung
Vco des Gegeneingangstransistors Q11 entspricht.
Das hat zur Folge, dass in der im Diagramm der Eingangs/ Ausgangsübertragungskennlinien in Fig. 4B dargestellten
Weise der Spannungsunterschied/V-,.» - Vn,., / zwischen der
, L.U J? I
Basis und dem Kollektor des Gegeneingangstransistors Q11
auf einem im wesentlichen konstanten Wert gehalten wird. 35
-yt-
. /9-
Die parasitäre Kapazität Cp zwischen der Basis und dem
Kollektor des Transistors Q1.. kann äquivalent vernachlässigt
werden. Das hat zur Folge, dass es nicht notwendig ist/ diese parasitäre Kapazität aufzuladen
oder zu entladen, wenn die Kollektorspannung Vn ansteigt
oder zusammenbricht. ·
Es ist daher möglich/ die übertragungsverzögerungszeit/
d.h. die Zeit vom Anstieg (oder Abfall) des Eingangssignales V. .. bis zum entsprechenden Anstieg (oder Abfall)
des Ausgangssignales V ' zu verkürzen.
Eine starke Auswirkung hat insbesondere die Tatsache, dass
die Kapazität mit einem relativ hohen Wert zwischen der Basis und.idem. Kollektor als parasitäre Kapazität des Bipolartransistors äquivalent vernachlässigt werden kann.
Untersuchungen haben ergeben, dass die Eingangsschaltung
IB- gemäss der Erfindung eine Obertragungsverzögerungszeit
von etwa 0,1 ns hat. Wenn eine normale Schaltung mit
Emitter gekoppelter Logik (deren Bezugsspannung festliegt) als eine "derartige Eingangsschaltung verwandt'wird, beträgt
die übertragungsverzögerungszeit etwa 0,3 ns, wie.es
im Vorhergehenden beschrieben wurde. Durch die Anwendung der Schaltung gemäss der Erfindung wird daher die in der
Eingangsschaltung benötigte Zeit gegenüber der bekannten Schaltung auf 1/3 verkürzt.
Aufgrund der Gegenkopplungsschleife ergibt sich darüberhinaus der weitere Vorteil, dass die Eingangsschaltung
gegenüber Störungen, beispielsweise Schwankungen in der
Energiequelle oder Streuungen in'den Kennlinien der
''Bauelemente beständig ist, d.h. mit anderen Worten, diesen
Einflüssen kaum ausgesetzt ist.
35
35
• 30-
Wenn darüberhinaus die Eingangsspannung V. .., die an der
Basis des Exngangstransistors Q11 liegt, den mittleren
Wert V , zwischen dem hohen Pegel V. .. (H) und dem niedrigen
Pegel V. - (L) einnimmt, kann die Ausgangsspannung V t
auf den mittleren Wert V., ' zwischen dem hohen Pegel V ^(H) und dem niedrigen Pegel V . (L) gesetzt werden.
Dadurch dass diese Beziehung erfüllt wird, ergibt sich folgendes:
Wenn die Eingangsspannung V._- auf der Seite des niedrigen
(oder hohen) Pegels vom mittleren Wert V^, zwischen dem
hohen Pegel V. 1 (H) und dem niedrigen Pegel V. <. (L) liegt,
wird die Ausgangsspannung V fc1 in ähnlicher Weise zur
Seite des niedrigen (oder hohen) Pegels vom mittleren Wert vth' zwiscnen seinem hohen Pegel V .. (H) und niedrigen
Pegel V ... (L) verschoben. Das hat zur Folge, dass das
Signal, das vom Standpunkt der Eingangsseite als auf der Seite des niedrigen (oder hohen) Pegels liegend zu beurteilen
ist, vor der Fehlbeurteilung vom Standpunkt der Ausgangsseite bewahrt wird, dass es auf der Seite des
hohen (oder niedrigen) Pegels liegt. D.h., dass ein geeigneter Rauschspielraum vorgesehen werden kann, so dass
Fehlfunktionen aufgrund eines Rauschens vermindert werden können.
Vorzugsweise ist die Signalpegelumwandlung (d.h. die Umwandlung auf die kleinere Amplitude) an der oben beschriebenen Eingangsschaltung
IB- so festgelegt, wie es im Diagramm der Eingangs/ Ausgangsübertragungskennlinien von Fig. 4B dargestellt ist.
Das äussere Signal V. * in Emitter gekoppelter Logik hat
einen hohen Pegel von V. 1(H). von -0,9 Volt, einen niedrigen
Pegel V^1(L) von -1,75 Volt und einen mittleren Wert von
etwa -1,32 Volt. Auf dieses Signal V. 1 ansprechend, wird
in der durch eine starke ausgezogene Linie in Fig. 4B
dargestellten Weise ein Ausgangssignal V ... erzeugt, das
eine derart kleinere Amplitude hat, dass der mittlere Wert (d.h. die interne logische Schwellenspannung V^. ')
bei -1,2 Volt liegt, so dass der hohe Pegel V ... (H)
. 5 -0,9 Volt beträgt und der niedrige Pegel v out1(L) -Tr5 Volt
beträgt.
In derselben Fig. 4B ist der Unterschied in<den Gradienten
zwischen den Kennlinien der Basisrückkopplungsspannung
Vp- des Gegeneingangstransistors, die durch eine dünne
ausgezogene Linie dargestellt ist, und der oben erwähnten
Ausgangsspannung V .-, die durch eine starke ausgezogene Linie dargestellt ist, durch das oben erwähnte Widerstandsteilerverhältnis
R2Z(R1 + R2) bestimmt.
Das Signal V , 1, dessen Pegel durch die .oben erwähnte
Eingangsschaltung IB1 umgewandelt ist, wird dem Eingang
T1 der inneren Schaltung ECL1 mit Emitter gekoppelter
Logik übertragen.
Der Aufbau dieser.inneren Schaltung ECL- mit Emitter gekoppelter Logik ist ähnlich der bekannten Schaltung mit
Emitter gekoppelter Logik mit den folgenden Ausnahmen, so dass von einer weiteren Erläuterung abgesehen wird.
An dieser inneren Schaltung ECL- mit Emitter gekoppelter
Logik liegt ein Signal, dessen Amplitude durch die oben
erwähnte Eingangsschaltung kleiner gemacht wurde. Bei dem betrachteten Ausführungsbeispiel der Schaltung fallen die
Ausgangssignalamplitude und der Signalpegel mit der Ausgangssignalamplitude
und dem Signalpegel des oben erwähnten Signales V.- mit kleinerer Amplitude dadurch zusammen,
!dass die Verhältnisse Rom/^e un<ä Rco/R„ des Lastwiderstandspaares
R^ und RpQ/ die mit den jeweiligen-Kollektoren
des Differentialtransistorspaares Q15 und Q16 verbunden
sind, die den logischen Block mit Emitter gekoppelter Logik
- Λ3Τ-
bilden/ und des Konstantstromwiderstandes R„, der mit dem
gemeinsamen Emitter des Differentialtransistorpaares Q1_
und Q1 c verbunden ist, wesentlich kleiner als bei einer
normalen Schaltung mit Emitter gekoppelter Logik sind. ' '.
Dementsprechend liegt die logische Schwellenspannung V+, ' auf dem mittleren Wert (d.h. -1,2 Volt) des oben erwähnten
Signals V . .. kleinerer Amplitude im Unterschied
zu der logischen Schwellenspannung V+. (z.B. etwa -1,32 Volt)
des oben erwähnten äusseren Signales mit Emitter gekoppelter Logik. Die Amplitude der Ausgangssignale der
inneren Schaltungen ECL., bis ECL mit Emitter gekoppelter
Logik werden dadurch herabgesetzt / dass der niedrige Pegel des äusseren Signales V. .. mit Emitter gekoppelter
Logik oder eines ähnlichen Signals zur Seite des hohen Pegels verschoben wird, während der hohe Pegel (d.h. **0,-9 Volt)
des Signales beibehalten wird. Die inneren Schaltungen ECL1
bis ECL mit. Emitter gekoppelter Logik müssen daher nicht
mit einem Pegelverschiebungswiderstand R, versehen sein, wie er in Fig. 2A dargestellt ist.
Die Ausgangsschaltung OB1, die das normale Signal- mit
Emitter gekoppelter Logik erzeugt, das von der LSI-Schaltung
auszugeben ist, besteht darüberhinaus aus einer Schaltung mit Emitter gekoppelter Logik, die die zusätzliche Funktion
hat, dass sie die Amplitude des internen Signales V. 2 mit Emitter gekoppelter Logik auf die des externen Signales
V _ mit Emitter gekoppelter Logik anhebt.
Diese Ausgangsschaltung OB1 arbeitet mit der internen logischen
Schwellenspannung V+, ', da sie das oben erwähnte interne
Signal mit Emitter gekoppelter Logik und kleinerer Amplitude empfängt.
Damit der mittlere Wert und der niedrige Pegel dieses
Ausgangssignales VQut2 auf die Seite des niedrigen Pegels
verschoben (oder vergrössert) werden kann, sind darüberhinaus in der in Fig. 4C dargestellten Weise die Verhältnisse
(RQm + R012)/Hj5 1 und "(.r^ + R^)/^,' der
Kollektorlastwiderstände (RCN1+ RCN2) und ^Rc01 + RC02^
des Differentialtransistorpaares Q22 und Q23 und des
Konstantstromwiderstandes R^', der mit dem gemeinsamen
Emitter dieser Transistoren verbunden ist, auf relativ
hohe Werte verglichen mit den Verhältnissen bei einer normalen Schaltung mit Emitter gekoppelter Logik gesetzt.
Im übrigen besteht der Grund dafür, dass die Kollektorlastwiderstände
jeweils in Widerstände RCN1 und RGN2 sowie
RCO1 un(^ RCO2 unterteilt sind, darin, dass die geteilten
Spannungen, die durch diese Teilerwiderstände erzeugt werden, als Signale für die inneren Schaltungen mit Emitter
gekoppelter Logik benutzt werden sollen. Die geteilten Spannungen, die in dieser Weise erzeugt werden, liegen an
den Basen von Emitterfolgertransistoren Q24 und Q25 jeweils,
von denen Signale V 2, und V t2' für die.inneren Schaltungen
mit Emitter gekoppelter Logik von den Emitterausgangsklemmen Tg und T10 dieser Transistoren Q2^ und Q25 ausgehen. Das
Signal V .5' -*-st ^·η F^9- 4C durch eine gestrichelte Linie
dargestellt.
Die integrierte Halbleiterschaltung ECL LSI, die oben beschrieben
wurde, verwendet Differentialtransistorschaltungen mit Gegenkopplung als Eingangsschaltungen IB1 bis IB,, so
dass ihre Herstellungsgeschwindigkeit und Arbeitsgeschwindigkeit merklich verbessert werden kann.
1 ·
insbesondere beträgt die Zeit vom Anliegen des Eingangssignales
an der Eingangsschaltung der Schaltung ECL LSI bis zum An-35
liegen eines dem Eingangssignal entsprechenden Signals an der Ausgangsschaltung der Schaltung ECL LSI etwa
1/5 (0/1 + 1/4 = 1/5) ns, wie es im Vorhergehenden beschrieben wurde.
, 5
, 5
Bei einer bekannten Schaltung beträgt andererseits die entsprechende Zeit etwa 1,7 (0,3 + 1,4 = 1,7) ns, wie
es gleichfalls beschrieben wurde.
Das hat zur Folge, dass die Arbeitsgeschwindigkeit der Schaltung ECL LSI um wenigstens etwa 12 %
(1,7 - 1,5)/1,7 » 0/12) verbessert werden kann.
Dank der Eingangsschaltungen IB1 bis IB, wird weiterhin
die Signalamplitude dadurch herabgesetzt, dass der mittlere Wert V., und der niedrige Pegel V. .(L) des externen
Signals mit Emitter gekoppelter Logik zur Seite des hohen Pegels verschoben werden , während der hohe Pegel V. ^(H)
beibehalten wird. Das hat zur Folge, dass die internen Schaltungen ICL. bis ECL in Emitter gekoppelter Logik
mit kleinerer Amplitude die Ausgangssignale erzeugen können, die mit den oben beschriebenen internen Signalen
in Emitter gekoppelter Logik mit kleinerer Amplitude zusammenfallen, ohne dass ein Pegelverschiebungswiderstand
R-, vorgesehen werden muss. Es ist daher möglich, eine merkliche Verbesserung in der.Schaltungsintegration zu verwirklichen,
da der Pegelverschiebungswiderstand R-, für jede der zahlreichen Verknüpfungsschaltungen in Emitter
gekoppelter Logik fehlen kann.
Weiterhin kann gleichfalls der Energieverbrauch dadurch herabgesetzt werden, dass der unnötige Energieverbrauch
durch den Pegelverschiebungswiderstand R, vermieden wird.
Es versteht sich dabei, dass die inneren Schaltungen mit Emitter gekoppelter Logik die Beschleunigung der Arbeitsvorgänge
durch eine Verminderung ihrer Signalamplituden verwirklichen können.
■ . Ä5.
In den inneren Schaltungen mit Emitter gekoppelter Logik kann bei dem vorliegenden Ausführungsbeispiel der Energieverbrauch
dadurch herabgesetzt werden, dass die oben erwähnten Pegelverschiebungswiderstände R, fehlen. Wenn
der Energieverbrauch jedoch ähnlich dem Energieverbrauch in dem Fall gemacht wird, in dem die Widerstände R,
vorgesehen sind, kann der Ärbeitsstrom jeder inneren
Schaltung mit Emitter gekoppelter Logik erhöht werden. Das hat zur Folge, dass bei einem Energieverbrauch gleich
dem im Falle der Pegelverschiebungswiderstände R-, die
Arbeitsgeschwindigkeit der inneren Schaltung mit Emitter
gekoppelter Logik noch weiter vergrössert werden kann.
Fig. 5A zeigt das Schaltbild eines weiteren Ausführungsbeispiels
der Ausgangsschaltung.
Bei diesem Ausführungsbeispiel soll die Arbeit der Ausgangsschaltung
dadurch beschleunigt werden, dass ähnlich wie bei der Eingangsschaltung IB1 eine Differentialtransistorschaltung
mit Gegenkopplung^verwandt wird.
Bei dem vorliegenden Ausführungsbeispiel liegt insbesondere eine Rückkopplungsspannung V"F2 an der Basis des Gegeneingangstransistors
Q23 im Unterschied zur Ausgangsschaltung
OB- in Fig. 4A, die mit einer festen Bezugsspannung V., ·
arbeitet. Die Teilerwiderstände Rco1 und RCO2 sin<^ mit
dem Kollektor des Gegeneingangstransistors Q2-, verbunden.
Insbesondere liegt die geteilte Spannung V_,o1 , die von
diesen Teilerwiderständen geliefert wird, an der Basis eines Emitterfolgertransistors Q25.'· °ie Teilerwiderstände
R1' und R2 1 sind zwischen den Emitter dieses Transistors
Q2C1 und den Energieversorgungsanschluss V™ geschaltet.
Öie Emitterausgangsspannung VCQ1' dieses Emitterfolgertransistors
Q25 1 wird durch die Teilerwiderstände R-' und R · geteilt und
als Rückkopplungsspannung V513 an die Basis des Gegeneingangstransistors
Q2O gelegt. · -
Das Ausgangssignal V , ~ mit normaler Amplitude für die
äussere Schaltung mit Emitter gekoppelter Logik, das vom äusseren Anschluss Tj* auszugeben ist, wird dabei
über einen Emitterfolgertransistor Q26 erzeugt, an dem
die Kollektorspannung V_o? des oben erwähnten Gegeneingangstransistors
Q22 liegt.
Bei diesem Ausführungsbeispiel der Schaltung kann das Ausgangssignal V ,- in ein normales Signal mit Emitter
gekoppelter Logik durch eine geeignete Festlegung der oben erwähnten jeweiligen Widerstandsteilerverhältnisse
umgewandelt werden.
Damit insbesondere das Ausgangssignal V . -, ein normales
Signal mit Emitter gekoppelter Logik werden kann, wie es
im Diagramm der Eingangs/Ausgangsübertragungskennlinien in Fig. 5B dargestellt ist, werden der mittlere Werte,
und der niedrige Pegel zur Seite des niedrigen Pegels verschoben, während der hohe Pegel beibehalten wird. Diese Abnahme
im Pegel kann in der im folgenden beschriebenen Weise über die Widerstandsverhältnisse der Kollektorlastwiderstände
Rco1 und RpQ2 des Gegeneingangstransistors Q2- zu
den Widerständen R.,1 und R3 1 gesteuert werden.
Die Beziehung zwischen der Kollektor spannung ν_,η~ des
Gegeneingangstransistors Q23 und der Rückkopplungsspannung
Vp2T die an der Basis des Transistors Q23 liegt, wird
durch die folgenden Gleichungen (4) bis (7) ausgedrückt.
C 0 '
C02 _ _ (4)
coa
7CO.' =
» "7BE
C O 1
RC0l +RC02
VF2 = 7co', _
Ri' + R2'
= 7coi' (1-
'+«ι' Ri'
TT
R2'
VC0 J
Ri' + R2'
TT
R2'
co
lC02
Ri'
Ri'+R2'
T T
<■ t*
- ar-
as
• *J Ä ·
R 2 ' fic'oi ^2
. »v · V
BE
' + Ri' RC0i+RC02
R1' +R2' ·
K 2 K COl
R1'+R27 ^coi~^cO
(7)
Aus Gleichung (7) ergibt sich, dass das Verhältnis Δ V„o/ AV0^0, d.h. das Rückkopplungsverhältnis der
Änderung A V„o der Basisrückkopplungsspannung V„o
Σ Z. se.
zur Änderung Δ vco2 ^"n der Kolle^torausgan9ssPannun9
V_,n„. des Gegeneingangstransistors Q„-j sowohl durch das
Spannungsteilungsverhältnis R7V(R1 1 +R^') der Emitterwiderstände
R.' und R2' des Emitterfolgertransistors
Q25 als auch das Spannungsteilungsverhältnis
^OI^^COI + R^'-''1^ der Kollektorlastwiderstände
und Rco2 gesteuert werden kann. Das hat zur Folge, dass
es möglich ist, die oben erwähnte Schwierigkeit zu vermeiden, dass das Rückkopplungsverhältnis übermässig
• gross wird.
at ■
Wie es darüberhinaus in Fig. 5B dargestellt ist, kann
dann, wenn die Spannung des inneren Signales mit Emittergekoppelter
Logik und kleinerer Amplitude, das an die Basis eines Eingangstransistors Q20 oder eines ähnlichen
Bauelementes zu legen ist, auf dem mittleren Wert, d.h. auf dem logischen Schwellenwert zwischen dem hohen
Pegel V. 3(H) und dem niedrigen Pegel V. 3(L) liegt, die
Ausgangsspannung V . 3 auf den mittleren Wert V,, zwischen
dem hohen Pegel V t3(H) und dem niedrigen Pegel V „,3(L)
gesetzt werden. Die Wirkung, die sich aus der Erfüllung der obigen Beziehung ergibt, ist ähnlich wie im Fall der
oben beschriebenen Eingangsschaltung IB.,.
Bei der Ausgangsschaltung OB-V des vorliegenden Ausführungsbeispiels
liegt andererseits an der Basis des Gegeneingangstransistors Q23 die Rückkopplungsspannung V2, die in Fig.
5B dargestellt ist, was sich von dem Fall unterscheidet r
in dem an der Basis des Gegeneingangstransistors Q33 eine
feste Bezugsspannung V.,' liegt, wie es bei der Ausgangsschaltung OB,, in Fig. 4A der Fall ist. Das hat zur Folge,
' dass der Variationsbereich des Spannungsunterschiedes I VCO2 ~ VF2 I zwischen der Basis und dem Kollektor des
Gegeneingangstransistors Q33 verkleinert werden kann. Da
der Wert der parasitären Kapazität C_- zwischen der Basis
und dem Kollektor des oben "erwähnten. Transistors Q33 ersichtlich
vermindert werden kann, können demzufolge die Anstiegs- und Abfallgeschwindigkeiten des Kollektorausgangssignales
V Q~ un^ dementsprechend des Ausgangssignales
V t3 erhöht werden, so dass die Signalübertragungsverzögerungszeit
an der Ausgangsschaltung OB1' verkürzt werden
kann.
Wenn die Ausgangsschaltung OB-' des vorliegenden Ausführungsbeispiels anstelle der Ausgangsschaltung OB., in Fig* 4 verwandt
wird, können folglich diese Geschwindigkeiten weiter
- as- -•30·
erhöht werden. Ähnlich wie bei der oben erwähnten Eingangsschaltung
kann darüberhinaus der weitere Vorteil erzielt werden, dass die Schaltung des vorliegenden Ausführungsbeispiels weniger von Störungen, wie beispielsweise
von Schwankungen in der Energieversorgungsguelle und von Streuungen in den Kennlinien der Bauelemente beeinflusst
wird.
Die Schaltungsbauelemente für die Ausgangsschaltung können, wie bei der Ausgangsschaltung OB- in Fig. 4A, ausgebildet
werden, wobei die Verbindungen dazwischen nach Massgabe der Anwendungen über ein Master Slice System geändert werden
können. D.h.m.a.W., dass dann, wenn ein internes Signal Emitter gekoppelter Logik mit kleinerer Amplitude durch
die Ausgangsschaltung zu erzeugen ist, die Schaltungsbauelemente so geschaltet werden, dass sie die Ausgangsschaltung
OB- in Fig. 4A bilden. Wenn es andererseits nicht notwendig
ist, das oben erwähnte interne Signal Emitter gekoppelter Logik mit kleinerer Amplitude zu erzeugen, kann die Hochgeschwindigkeitsausgangsschaltung
OB^' in Fig. 5A dadurch gebildet werden, dass die Verbindungen des Master Slice
Systems geändert werden.
Die in Fig. 5A dargestellte Ausgangsschaltung OB-' kann
weiterhin zusätzlich mit einer Emitterfolgerschaltung versehen sein, um ein internes Signal Emitter gekoppelter
Logik mit kleinerer Amplitude zu erzeugen.
Die vorliegende Erfindung ist nicht auf die bisher beschriebenen
Ausführungsbeispiele beschränkt.
Bei der in Fig. 4A dargestellten Eingangsschaltung kann beispielsweise der Kollektorwiderstand Rpw des Eingangstransistors
Q1f) fehlen, wenn es notwendig ist, die
Anzahl der Schaltungsbauelemente herabzusetzen. Es ist
jedoch aus den folgenden Gründen wünschenswert, den Widerstand Rc vorzusehen.
Der Widerstand R™, legt insbesondere eine Signalspannung
auf einem geeigneten Pegel an den Kollektor des Transistors Q_, um für eine geeignete Spiegelkapazität im Transistor
Q0 zu sorgen. Dank der Tatsache/ dass der Transistor CL0
eine Eingangskapazität hat, die der Spiegelkapazität entspricht, kann in einem ausgezeichneten Mass das hochfrequente
Rauschen gedämpft werden, das sonst am Eingangsanschluss auftritt. Das hat zur Folge, dass die Schaltung
im wesentlichen rauschunempfindlich ausgebildet werden
kann, ohne die Arbeitsgeschwindigkeit wesentlich zu verlangsamen.
Wenn der Widerstand R„ vorgesehen ist, reicht es aus,
das innere Signal Emitter gekoppelter Logik zu erzeugen, das über die Emitterfolgerschaltung umgekehrt wurde,
die das KoIlektorausgangssignal dieses Transistors Q10
empfängt.
Die innere Schaltung Emitter gekoppelter Logik kann weiterhin
so abgewandelt werden, dass ein Konstantstromtransistor mit dem gemeinsamen Emitter des Differentialtransistorpaares
verbunden ist, das die Schaltung Emitter gekoppelter Logik bildet.
Weiterhin können der mittlere Wert und·· der niedrige Pegel
des inneren Signales Emitter gekoppelter Logik mit kleinerer Amplitude zur Seite des höheren Pegels entsprechend dem
'.ArbeitsSpielraum der inneren Schaltung Emitter gekoppelter
Logik verschoben werden, um die Amplitude weiter zu verringern.
.
.
- irr -
Andererseits kann die Ausgangsschaltung OB ·, die in
Fig. 5Ä dargestellt ist, in der Ausgangsschaltung der integrierten Schaltung Emitter gekoppelter Logik verwandt
werden, die in Fig. 1 dargestellt ist, so dass eine Hochgeschwindigkeitsarbeit dieser Schaltung verwirklicht
werden kann.
In den Fig. 6 bis 9 sind weitere Ausführungsbeispiele der Eingangsschaltung gemäss des Grundgedankens der Erfindung
dargestellt.
Die in Fig. 6 dargestellte Schaltung ist gegenüber der Eingangsschaltung
von Fig. 4A insofern abgewandelt, als die Teilerwiderstände R- und R2 durch einen Widerstand R10
und eine Konstantstromquelle I- ersetzt sind. Diese Konstantstromquelle ist an sich bekannt. Die Konstantstromquelle
I« in der Eingangsschaltung ist ähnlich aufgebaut wie in
der bekannten Schaltung Emitter gekoppelter Logik. Insbesondere ist die Konstantstromquelle IQ aus einem Konstant-Stromtransistor
aufgebaut, dessen Kollektor mit dem gemeinsamen Emitter der Transistoren Q1n und Q11 verbunden
ist und dessen Emitter über einen Widerstand mit einem geeigneten Widerstandswert an einem Energieversorgungsanschluss
liegt. Die Basis des Konstantstromteransistors wird mit einer Bezugsspannung versorgt, die von einer geeigneten
eine Bezugsspannung erzeugenden Schaltung erzeugt wird. Eine Konstantstromquelle I1 hat einen ähnlichen Aufbau
wie die im Vorhergehenden beschriebene Konstantstromquelle.
Da bei dieser Schaltung der Strom I-,der durch den Widerstand
R1n fliesst, konstant ist, wird auch der Spannungsabfall
am Widerstand R1n immer konstant gehalten.
Das hat zur Folge, dass die Spannung zwischen der Basis und dem Kollektor des Gegeneingangstransistors Q-- einen
im wesentlichen vollständig konstanten Wert einnimmt,
der sowohl durch den konstanten Spannungsabfall IRn am
oben erwähnten Widerstand R1n als auch die konstante
Emitterbasisspannung des Emitterfolgertransistors Q1 "
bestimmt ist.
5
5
Bei dieser Schaltung ergibt sich folglich eine weiter verbesserte
Arbeitsgeschwindigkeit (d.h. Übertragungsverzögerung
szeit), da die parasitäre Kapazität zwischen der
Basis und dem Kollektor des Gegeneingangstransistors Q11
im wesentlichen vollständig vernachlässigt wird.
Bei dieser Schaltung können weiterhin die Schaltvorgänge
des Differentialtransistorpaares Q10 und Qv- vollständig
auf das Eingangssignal V. ansprechend ausgeführt werden, indem der oben erwähnte Spannungsabfall I1R1n und die
jeweiligen Konstanten der Bauelemente der Schaltung in geeigneter Weise festgelegt werden. Wenn weiterhin das
Eingangssignal V. seinen mittleren Pegel hat, kann das Ausgangssignal V . auf diesen mittleren Pegel gesetzt
werden.
Die in Fig. 7 dargestellte Schaltung ist insofern abgewandelt, als die Konstantstromquelle I1 der in Fig. 6 dargestellten
Eingangsschaltung durch eine spezielle Schaltung ersetzt ist.
In dieser Schaltung besteht die oben erwähnte Konstantstromquelle I,* insbesondere aus einem Konstantstromtransistor
Q27 und dem Emitterwiderstand des letzteren. Eine geeignete
Bezugsspannung V_ liegt an der Basis des oben erwähnten
XV
Konstantstromtransistors Q97·
Die Eingangsschaltung, die*in Fig. 8 dargestellt ist, ist
insofern abgewandelt, als ein Widerstand R17 parallel zu
den Spannungsteilerwiderständen R1 und R3 der Eingangsschaltung
in Fig. 4A geschaltet werden kann. ·
Der Widerstand R17 wird beispielsweise erforderlichenfalls
durch das Master Slice System parallel zu den Teilerwiderständen R. und R2 geschaltet.
Aufgrund des oben erwähnten Anschlusses des Widerstandes R17 kann der zusammengesetzte Emitterwiderstand des
Emitterfolgertransistors Q12 so herabgesetzt werden, dass
seine Steuerkapazität verbessert ist.
Diese Eingangsschaltung kann folglich selbst in dem Fall vor einem Abfall ihrer Arbeitsgeschwindigkeit bewahrt werden,
in* dem sie eine relativ hohe Last steuert.
Die in Fig. 9 dargestellte Eingangsschaltung ist insofern abgewandelt,
als in der in Fig. 4A dargestellten Eingangsschaltung ein Emitterfolgertransistor Q^g angeordnet ist, an dem
das Kollektorausgangssignal des Eingangstransistors Q10
liegt.
Diese Schaltung kann die Signale V , und V mit kleinerer
Amplitude und entgegengesetzten Phasen auf das Eingangssignal V. ansprechend erzeugen.
Im übrigen können zwei Eingangstransistoren in der Eingangsschaltung
vorgesehen sein, wie es in Fig. 9 dargestellt ist.
Diese Mehrzahl an Eingangstransistoren Q1- und Q11' ist mit
ihren Kollektoren und Emittern zusammengeschaltet und wird an ihren Basen mit Eingangssignalen V. und V. ' versorgt.
Aufgrund der Anordnung einer derartigen Mehrzahl an Eingangs transistoren kann aus der Eingangsschaltung eine logische
Schaltung aufgebaut werden.
Claims (11)
1. Integrierte Halbleiterschaltung, gekennzeichnet durch einen Eingangsanschluss (T-nl~
T. ,), eine Eingangsschaltung (IB1-IB,), die einen
ersten Transistor·(Q10) an dessen Basis ein Eingangssignal
über den Eingangsanschluss (T. --T. , ) liegt, einen
XtI I HlJC
zweiten Transistor (Q11), der mit dem ersten Transistor
(Q10) verbunden ist, um Stromschaltvorgänge mit dem
ersten Transistor (Q1.n) auszuführen, ein Lastelement (Rq0) '
das mit dem Kollektor des zweiten Transistors (Q11) verbunden
ist,und eine Vorspannschaltung (R1, R2) aufweist,
an der das Kollektorausgangssignal des zweiten Transistors f(Q-J liegt und die eine Vorspannung erzeugt, die an der
Basis des zwei-ten Transistors (Q11) liegt, so dass die
Eingangsschaltung (IB1-IB,) ein Ausgangssignal erzeugen kann,
dessen hoher Pegel im wesentlichen gleich dem des Eingangs-
signals ist und .dessen niedriger Pegel höher als der
des Eingangssignals ist, und eine Schaltung mit Emittergekoppelter
Logik (ECL1. ' - ECL ') , die das Eingangssignal
über die Eingangsschaltung (IB1-IB, ) empfängt.
2. Integrierte Halbleiterschaltung nach Anspruch 1, dadurch gekennzeichnet , dass die Schaltung
(ECL1'-ECL '") mit Emitter-gekoppelter Logik einen dritten
Transistor (Q1O 111^t einem Kollektor, einem Emitter und
einer Basis, an die das Eingangssignal gelegt werden kann, und einen vierten Transistor (Q-/-) mit einem Kollektor,
I D
einem Emitter, der .mit dem Emitter des dritten Transistors
(Q-13) verbunden ist, und einer Basis aufweist, an der
eine Schwellenspannung (V., ') gelegt werden kann, die
einen höheren Pegel als diejenige Schwellenspannung zum Erkennen des hohen und niedrigen Pegels des Eingangssignals
hat, das am Eingangsanschluss (T. ..-T. , ) liegt.
3. Integrierte Halbleiterschaltung nach Anspruch 2, dadurch gekennzeichnet , dass die Vorspannschaltung
(R1, R2) ein Pegelverschiebungselement aufweist,
das zwischen den Kollektor und die Basis des zweiten Transistors (Q.*) geschaltet ist.
4. Integrierte Halbleiterschaltung nach Anspruch 2, dadurch gekennzeichnet , dass die Eingangsschaltung
(IB1-IB, ) einen Emitterfolgertransistor (Q12) aufweist,
dessen Basis mit dem Kollektor des zweiten Transistors (Q11) verbunden :f.st, dessen Emitter mit der Basis des dritten
Transistors (Q1O) verbunden ist und der einen Kollektor aufweist,
und dass die Vorspannschaltung (R1, R2) aus einer
Pegelverschiebungsschaltung aufgebaut ist, an der das Emitterausgangssignal
des Emitterfolgertransistors (Q12) liegt, um
eine Spannung zu erzeugen, die an der Basis des zweiten Transistors (Q1-I) liegt.
5. Integrierte Halbleiterschaltung nach Anspruch 4, dadurch gekennzeichnet , dass die Pegelverschiebungsschaltung
ein erstes Widerstandselement (B-), das zwischen den Emitter des Emitterfolgertransistors (Q12)
und die Basis des zweiten Transistors (Q11) geschaltet ist,
und ein zweites Widerstandselement (R2) aufweist, das zwischen
die Basis des zweiten Transistors (Q.^ )und den einen Anschluss
(V"TT) einer Spannungsquelle geschaltet ist.
6. Integrierte Halbleiterschaltung nach Anspruch 4, dadurch g e k en η ζ e i c-h η e t , dass ein Kollektorlastwiderstandselement
(RCN) zwischen den Kollektor des
ersten Transistors (Q10) und den anderen Anschluss (V C(-.)
der Energiequelle geschaltet ist.
7. Integrierte Halbleiterschaltung nach Anspruch 1, ·
gekennzeichnet durch eine Ausgangsschaltung (QB1-OB1), die das Ausgangssignal der Schaltung (ECL1 1--ECL
') mit Emitter gekoppelter Logik empfängt, um ein Ausgangssignal zu erzeugen, dessen hoher und niedriger Pegel
im wesentlichen gleich dem des Eingangssignals jeweils ist,
und einen Ausgangsanschluss (T out1~T uti^' ^er m^t ^em Aus~
gangssignal der Ausgangsschaltung (OB1-OB,) versorgt werden
kann.
8. Integrierte Halbleiterschaltung nach Anspruch 7,
dadurch gekennzeichnet, dass die Ausgangsschaltung
(OB1-OBj) einen fünften Transistor (Q03) zum Ausführen
von Stromschaltvorgängen, ein Pegelverschiebungselement (RCQ2* ' das mit dem Kollektor des fünften Transistors .(Q23I
verbunden ist, und ein Kollektorlastwiderstandselement (R co1) aufweist, das zwischen das Pegelverschiebungselement
(Rc02) und den anderen Anschluss (Vcc) der Energiequelle
geschaltet ist,wobei das der Schaltung (ECL '-ECL ') mit
-A-
Emitter gekoppelter Logik zuzuführende Signal vom gemeinsamen
Verbindungspunkt zwischen dem Kollektorlastwiderstandselement (Rp01) und dem Pegelverschiebungselement
(Rco2) erzeugt wird.
5
5
9. Integrierte Halbleiterschaltung nach Anspruch 8, dadurch gekennzeichnet , dass das Pegelverschiebung
selement (Rq02) der Ausgangsschaltung (OB1-OB,),
aus einem Widerstandselement besteht.
10. Integrierte Halbleiterschaltung nach Anspruch 9,
dadurch gekennzeichnet / dass die Ausgangsschaltung (OB--OB,) weiterhin einen ersten Emitterfolgertransistor
(Q2C)' dessen Basis mit dem Kollektor des
fünften Transistors (Q03) verbunden ist und dessen Emitter
an einem Aussenanschluss (T t-i~T tl) liegt, und einen
zweiten Emitterfolgertransistor (Q95) aufweist, dessen
Basis zwischen das Kollektorlastwiderstandselement (Rco2)
und das Pegelverschiebungselement (Rpn1) geschaltet ist
und dessen Emitter mit dem Ausgangsknotenpunkt (T1 -J der
Schaltung (ECL1'-ECL ') mit Emitter gekoppelter Logik
verbunden ist.
11. Integrierte Halbleiterschaltung , g e k e η η zeichnet
durch einen Eingangsanschluss (T. .. -
T. , ), eine Schaltung (ECL1 1 - ECL ') mit Emitter gekoppelter
Logik, die ein Ausgangssignal erzeugt, dessen hoher Pegel im wesentlichen gleich dem eines Eingangssignales
ist, das dem Eingangsanschluss (T. -ι-Τ. fc) zugeführt wird,
und dessen niedriger Pegel höher als der des Eingangssignales liegt, eine Ausgangsschaltung (ΟΒ-,-ΟΒ^), die einen ersten
Stromschalttransistor (Q53)/ äer durch das Ausgangssignal
der Schaltung (ECL1'-ECL ') mit Emitter gekoppelter Logik
gesteuert wird, ein Pegelverschiebungselement (R CO2^'
mit dem Kollektor des ersten Stromschalttransistors (
verbunden ist,und ein Widerstandselement (R co.i) aufweist,
das zwischen das Pegelverschiebungselement (Rp02) und
einen Anschluss (Vcr) einer Energiequelle geschaltet
ist, und einen AusgangsanSchluss (T ,..-T ^ι)/ der mit
dem Ausgangssignal versorgt werden kann, das am gemeinsamen Verbindungspunkt zwischen dem Kollektor des ersten Stromschalttransistors
(Q2o) und dem Pegelverschiebungselement (Rco2) erzeugt wird.-
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56181141A JPS5883434A (ja) | 1981-11-13 | 1981-11-13 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE3241996A1 true DE3241996A1 (de) | 1983-06-30 |
Family
ID=16095601
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19823241996 Withdrawn DE3241996A1 (de) | 1981-11-13 | 1982-11-12 | Integrierte halbleiterschaltung |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US4563600A (de) |
| JP (1) | JPS5883434A (de) |
| KR (1) | KR900008052B1 (de) |
| DE (1) | DE3241996A1 (de) |
| FR (1) | FR2516723B1 (de) |
| GB (1) | GB2110029B (de) |
| HK (1) | HK46186A (de) |
| IT (1) | IT1153009B (de) |
| MY (1) | MY8600561A (de) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3339498A1 (de) * | 1982-11-01 | 1984-05-24 | Hitachi, Ltd., Tokio/Tokyo | Schnelle logische schaltung |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6079823A (ja) * | 1983-10-07 | 1985-05-07 | Hitachi Ltd | 論理ｌｓｉ |
| JPH0666677B2 (ja) * | 1983-10-26 | 1994-08-24 | 株式会社日立製作所 | 帰還回路付き差動トランジスタ回路 |
| DE3483137D1 (de) * | 1983-11-30 | 1990-10-11 | Fujitsu Ltd | Ec-torfeld. |
| NL8401847A (nl) * | 1984-06-12 | 1986-01-02 | Philips Nv | Niveauverschuivingsschakeling. |
| US4647799A (en) * | 1984-06-29 | 1987-03-03 | Advanced Micro Devices, Inc. | Full and fractional swing with adjustable high level ECL gate using a single current source |
| US4620115A (en) * | 1984-09-07 | 1986-10-28 | Advanced Micro Devices, Inc. | Voltage-temperature compensated threshold for hysteresis line receiver at TTL supply voltage |
| US4631427A (en) * | 1984-11-19 | 1986-12-23 | Advanced Micro Devices, Inc. | ECL gate circuit having internally generated reference voltages |
| US4670673A (en) * | 1985-02-19 | 1987-06-02 | Advanced Micro Devices, Inc. | Multilevel differential ECL/CML gate circuit |
| FR2579612A1 (fr) * | 1985-03-29 | 1986-10-03 | Atochem | Procede d'assemblage de surfaces par application d'un joint en polyurethanne ou en polyetheramide, fusion superficielle de ce joint et refroidissement |
| JPS62222711A (ja) * | 1986-03-11 | 1987-09-30 | Fujitsu Ltd | ラツチ回路 |
| EP0270296A3 (de) * | 1986-12-01 | 1990-02-07 | Fujitsu Limited | Halbleiter-Logikschaltung |
| JP2543518B2 (ja) * | 1987-03-20 | 1996-10-16 | 富士通株式会社 | 半導体装置 |
| JPS6474823A (en) * | 1987-09-17 | 1989-03-20 | Fujitsu Ltd | Emitter follower circuit |
| US4806785A (en) * | 1988-02-17 | 1989-02-21 | International Business Machines Corporation | Half current switch with feedback |
| US4806799A (en) * | 1988-02-26 | 1989-02-21 | Motorola, Inc. | ECL to CMOS translator |
| US4928024A (en) * | 1988-05-13 | 1990-05-22 | Fujitsu Limited | Referenceless ECL logic circuit |
| US5001361A (en) * | 1988-05-13 | 1991-03-19 | Fujitsu Limited | Master-slave flip-flop circuit |
| US5030856A (en) * | 1989-05-04 | 1991-07-09 | International Business Machines Corporation | Receiver and level converter circuit with dual feedback |
| JP2833657B2 (ja) * | 1989-07-13 | 1998-12-09 | 株式会社日立製作所 | 半導体集積回路装置 |
| DE4225750A1 (de) * | 1992-08-04 | 1994-02-10 | Siemens Nixdorf Inf Syst | Hochintegrierte Schaltkreise |
| US5324997A (en) * | 1993-02-23 | 1994-06-28 | The United States Of America As Represented By The Secretary Of The Air Force | Delayed negative feedback circuit |
| EP0752175B1 (de) * | 1994-03-24 | 1999-02-17 | Siemens Aktiengesellschaft | Verlustarme integrierte schaltung mit reduziertem takthub |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3558914A (en) * | 1967-12-20 | 1971-01-26 | Telefunken Patent | Signal voltage control for logic circuit |
| DE2518861A1 (de) * | 1974-05-02 | 1975-11-13 | Motorola Inc | Logische stromschaltung |
| JPS5466068A (en) * | 1977-11-07 | 1979-05-28 | Oki Electric Ind Co Ltd | Cml circuit |
| US4191856A (en) * | 1977-07-29 | 1980-03-04 | Tokyo Shibaura Denki Kabushiki Kaisha | Analog multiplexer |
| DE2900539B2 (de) * | 1978-01-09 | 1981-01-22 | Hitachi, Ltd., Tokio | Logische Schaltung |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3404285A (en) * | 1965-05-03 | 1968-10-01 | Control Data Corp | Bias supply and line termination system for differential logic |
| US3501647A (en) * | 1966-09-08 | 1970-03-17 | Rca Corp | Emitter coupled logic biasing circuit |
| US3573488A (en) * | 1967-09-05 | 1971-04-06 | Rca Corp | Electrical system and lsi standard cells |
| GB1245347A (en) * | 1968-07-01 | 1971-09-08 | Nippon Telegraph & Telephone | Improved high speed logic circuit device |
| JPS4818671B1 (de) * | 1969-06-06 | 1973-06-07 | ||
| US3668430A (en) * | 1971-07-12 | 1972-06-06 | Signetics Corp | High speed logic circuit with low effective miller capacitance |
| US3836789A (en) * | 1973-06-22 | 1974-09-17 | Ibm | Transistor-transistor logic circuitry and bias circuit |
| JPS5553924A (en) * | 1978-10-17 | 1980-04-19 | Hitachi Ltd | Semiconductor logic circuit |
| JPS57162838A (en) * | 1981-03-31 | 1982-10-06 | Fujitsu Ltd | Emitter coupling type logical circuit |
| US4453095A (en) * | 1982-07-16 | 1984-06-05 | Motorola Inc. | ECL MOS Buffer circuits |
-
1981
- 1981-11-13 JP JP56181141A patent/JPS5883434A/ja active Pending
-
1982
- 1982-10-21 KR KR8204729A patent/KR900008052B1/ko active
- 1982-10-21 FR FR8217608A patent/FR2516723B1/fr not_active Expired
- 1982-11-11 IT IT24203/82A patent/IT1153009B/it active
- 1982-11-12 US US06/441,180 patent/US4563600A/en not_active Expired - Fee Related
- 1982-11-12 GB GB08232404A patent/GB2110029B/en not_active Expired
- 1982-11-12 DE DE19823241996 patent/DE3241996A1/de not_active Withdrawn
-
1986
- 1986-06-19 HK HK461/86A patent/HK46186A/xx unknown
- 1986-12-30 MY MY561/86A patent/MY8600561A/xx unknown
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3558914A (en) * | 1967-12-20 | 1971-01-26 | Telefunken Patent | Signal voltage control for logic circuit |
| DE2518861A1 (de) * | 1974-05-02 | 1975-11-13 | Motorola Inc | Logische stromschaltung |
| US4191856A (en) * | 1977-07-29 | 1980-03-04 | Tokyo Shibaura Denki Kabushiki Kaisha | Analog multiplexer |
| JPS5466068A (en) * | 1977-11-07 | 1979-05-28 | Oki Electric Ind Co Ltd | Cml circuit |
| DE2900539B2 (de) * | 1978-01-09 | 1981-01-22 | Hitachi, Ltd., Tokio | Logische Schaltung |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3339498A1 (de) * | 1982-11-01 | 1984-05-24 | Hitachi, Ltd., Tokio/Tokyo | Schnelle logische schaltung |
Also Published As
| Publication number | Publication date |
|---|---|
| IT1153009B (it) | 1987-01-14 |
| GB2110029B (en) | 1985-01-09 |
| MY8600561A (en) | 1986-12-31 |
| FR2516723B1 (fr) | 1986-03-14 |
| HK46186A (en) | 1986-06-27 |
| US4563600A (en) | 1986-01-07 |
| FR2516723A1 (fr) | 1983-05-20 |
| KR840002176A (ko) | 1984-06-11 |
| IT8224203A0 (it) | 1982-11-11 |
| GB2110029A (en) | 1983-06-08 |
| JPS5883434A (ja) | 1983-05-19 |
| KR900008052B1 (ko) | 1990-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3241996A1 (de) | Integrierte halbleiterschaltung | |
| DE69935099T2 (de) | Leistungsschaltung mit Einschaltstrombegrenzung, und integrierte Schaltung mit dieser Leistungsschaltung | |
| EP0096944B1 (de) | Schaltungsanordnung mit mehreren, durch aktive Schaltungen gebildeten Signalpfaden | |
| DE60006449T2 (de) | Spannungsgesteuerter Ring-Oszillator mit Differenzverstärkern | |
| DE2660843C2 (de) | Als Synchron-Binärzähler ausgebildete logische Schaltungsanordnung | |
| DE3904901A1 (de) | Integrierte gegentakt-ausgangsstufe | |
| EP0044066A2 (de) | Treiberstufe in integrierter MOS-Schaltkreistechnik mit grossem Ausgangssignalverhältnis | |
| DE3339498C2 (de) | ||
| DE69128500T2 (de) | Emittergekoppelte logische Schaltung | |
| DE2542403A1 (de) | Komparatorschaltung | |
| DE2941870A1 (de) | Logik-anordnung | |
| DE2745302C2 (de) | Schaltungsanordnung zur Kontrolle der Versorgungsspannung für vorzugsweise integrierte Schaltkreise | |
| DE10223763B4 (de) | Halbleitervorrichtung | |
| DE69416554T2 (de) | Ringoszillatorschaltung für spannungsgesteuerten Oszillator mit frequenzunabhängigem Tastverhältnis | |
| DE3528550C2 (de) | ||
| DE69426713T2 (de) | Integrierte Logikschaltung mit Logikgattern mit einem einzigen Eingang | |
| DE3904910C2 (de) | ||
| DE69817472T2 (de) | Spannungsgesteuerte Oszillatorschaltung | |
| DE69022960T2 (de) | Transistorschaltung und Pegelkonverterschaltung. | |
| DE1814213B2 (de) | J-K-Master-Slave-Flipflop | |
| DE2600389A1 (de) | Speicher | |
| DE1937172A1 (de) | Logikschaltung | |
| DE69118219T2 (de) | ECL-Schaltung in einem integrierten Halbleiterschaltkreis | |
| DE69429409T2 (de) | BICMOS-Logikschaltung | |
| DE2833281A1 (de) | Gleichspannungsdetektor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OM8 | Search report available as to paragraph 43 lit. 1 sentence 1 patent law | ||
| 8141 | Disposal/no request for examination |