DE3231303A1 - Schaltungsanordnung mit integrierten schaltkreisen - Google Patents

Schaltungsanordnung mit integrierten schaltkreisen

Info

Publication number
DE3231303A1
DE3231303A1 DE19823231303 DE3231303A DE3231303A1 DE 3231303 A1 DE3231303 A1 DE 3231303A1 DE 19823231303 DE19823231303 DE 19823231303 DE 3231303 A DE3231303 A DE 3231303A DE 3231303 A1 DE3231303 A1 DE 3231303A1
Authority
DE
Germany
Prior art keywords
circuit arrangement
circuit
logic
gallium arsenide
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19823231303
Other languages
English (en)
Inventor
Ian Alistair Ward Newport Essex Vance
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Standard Electric Corp
Original Assignee
International Standard Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Standard Electric Corp filed Critical International Standard Electric Corp
Publication of DE3231303A1 publication Critical patent/DE3231303A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018535—Interface arrangements of Schottky barrier type [MESFET]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017545—Coupling arrangements; Impedance matching circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0952—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using Schottky type FET MESFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

I.A.W.Vance-12
Schaltungsanordnung mit integrierten Schaltkreisen
Die Erfindung bezieht sich auf eine Schaltungsanordnung gemäß dem Oberbegriff des Patentanspruchs 1.
Integrierte Schaltkreise aus Galliumarsenid werden in schnellen Datenverarbeitungsprozessen immer häufiger verwendet. Diese Schaltkreise werden gewöhnlich als Daten-Multiplexer oder -Demultiplexer eingesetzt und sie bilden eine Zwischenschaltung zwischen einem Übertragungsmedium und einer Vielzahl von integrierten Schaltkreisen aus Silizium. Wegen der unterschiedlichen elektrischen Eigenschaften von Galliumarsenid und Silizium ist eine unterschiedliche Stromversorgung für jedes Material erforderlich. Es wurden daher getrennte Stromversorgungen eingesetzt.
Der Erfindung Liegt die Aufgabe zugrunde, eine einfache Stromversorgung für einen integrierten Schaltkreis auf Galliumarsenidsubstrat anzugeben.
Die Lösung dieser Aufgabe erfolgt durch die im Anspruch 1 angegebenen Mittel. Ausgestaltungen der Erfindung können dfjn Un t eranr,pr üc hen entnommen werden.
Z'f'/Pi-Wr/V 16.08.1982
I.A.W. Vance-1 2
Es wurde gefunden, daß die Ausgangsspannung einer Logischen Torschaltung aus Silizium, beispielsweise einer Emitter gekoppelten Logik CECL), für die Betriebsspannung eines Schaltkreises aus Galliumarsenid geeignet ist. Hierdurch wird nur eine Stromversorgung für beide Schaltkreisarten notwend ig.
Die Erfindung wird nun anhand von Zeichnungen von Ausführungsbeispielen näher erläutert. Es zeigen:
Fig. 1 teilweise ein Schaltbild einer Eingangszwischenschaltung eines Multiplexers mit Schaltkreisen aus
Silizium und Galliumarsenid;
Fig. 2 teilweise ein Schaltbild einer Ausgangszwischenschaltung des Multiplexers gemäß Fig. 1 und
Fig. 3 ein Blockschaltbild einer anderen Ausführung einer Zwischenschaltung mit einem Stromverstärker.
In Fig. 1 weist die Eingangszwischenschaltung eines Multiplexers eine logische Eingangsse ha Itungsanordnung 11 aus Silizium auf, die beispielsweise eine Emitter gekoppelte logische Schaltungsanordnung (ECL) sein kann und die an eine logische Schaltungsanordnung 12 aus Galliumarsenid (GaAs) angeschlossen ist. Die Schaltungsanordnung 12 ermöglicht die hohe Schaltgeschwindigkeit, die zur schnellen Datenverarbeitung notwendig ist. Typisch arbeitet die Schaltungsanordnung 12 mit einer Rate von 1 Gbit/s. Die Logische Eingangsscha Itungsanordnung 11 besteht aus einem integrierten Schaltkreis aus SiLizium, von dem nur drei Logische Torse ha Ltungen und ein Dateneingang DATA dargestellt sind. Die logische Schaltungsanordnung 12 besteht aus einem integrierten Schaltkreis aus Galliumarsenid GaAs IC, von dem
I.A.W.Vance-12
nur Versorgungsleitungen ov und -ve und ein Transistor mit einem Lastwiderstand RL dargestellt sind.
Eine Feldeffekttransistörlogik aus Galliumarsenid vom Anreichungstyp (e-MESFET) hat die Eigenschaft, daß im Aus-Zustand die logische Spannung sehr nahe dem niedrigen Spannungspegel der Versorgungsspannung gehalten werden muß, um eine korrekte Arbeitsweise zu sichern. Die Schaltungsanordnung 12 in der Fig. 1 benötigt -1,7 Volt auf ihrer -ve Versorgungsleitung zum korrekten Arbeiten und diese ist dazu mit dem Ausgang einer logischen Torschaltung 13 in der logischen Eingangsschaltungsanordnung 11 verbunden, wobei die logische Torschaltung 13 in ihrem Aus-Zustand Lo gehalten wird. Eine Stabilisierung dieser Betriebsspannung kann durch einen von der -ve Versorgungsleitung nach NuIl potential geschalteten Kondensator 14 erreicht werden. Vor teilhafterweise ist ein Widerstand 15 in Reihe mit dem logischen Eingang der Schaltungsanordnung 12 geschaltet. Dieser Widerstand 15 begrenzt den Strom in die Schaltungsanordnung 12 im Ein-Zustand und dadurch wird die Kompatibilität der Spannungspegel im Ein-Zustand erleichtert.
Eine ähnliche Anordnung ist die Ausgangszwischenschaltung gemäß Fig. 2. In dieser Schaltung wird eine Torschaltung 21 in einer Schaltungsanordnung 22 aus Silizium in ihrem Aus-Zustand gehalten und erzeugt wiederum eine negative Be- triebsspannung von 1,7 Volt für eine Schaltungsanordnung 23 aus Galliumarsenid. Auch hier kann eine Stabilisierung dieser Betriebsspannung durch einen Kondensator 24 erfolgen. Vorteilhafterweise ist parallel zum Ausgang der Schaltungsanordnung 23 eine Diode 25 vorgesehen, um die Spannungs- wechsel am Eingang der Schaltungsanordnung 22 aus Silizium zu begrenzen, so daß die maximale Arbeitsgeschwindigkeit aufrechterhalten wird.
- 5 -I.A.W.Vance-12
In Fig. 3 ist eine andere Ausführung einer Stromversorgung dargestellt. Diese Anordnung kann benutzt werden, wenn der integrierte Schaltkreis aus Galliumarsenid einen höheren Strom verbraucht, als der integrierte Schaltkreis aus Sitrizium bereitstellen kann. Hierbei wird eine logische Torschaltung einer Schaltungsanordnung 31 aus Silizium in ihrem Aus-Zustand gehalten und ihr Ausgang ist mit einem Stromverstärker 32 verbunden. Der Ausgang des Stromvei— stärkers 32 ist an die Versorgungsleitung der Schaltungsanordnung 37 angeschlossen. Hierdurch wird ein erhöhter Strom für die Schaltungsanordnung 37 erreicht, wobei deren Betriebsspannung auf einem festen, definierten Pegel gehalten wi rd.

Claims (1)

  1. INTERNATIONAL STANDARD ELECTRIC
    CORPORATION, NEW YORK
    I.A.W.Vance-12
    Patentansprüche
    Λ J) Scha Ltungsanordnung zur Erzeugung der Betriebsspannung für einen integrierten Schaltkreis auf Galliumarsenidsubstrat (12, 23), g e k e η π ζ e i c h η e t, durch einen integrierten Schaltkreis auf Siliziumsubstrat (10, 12) mit mehreren Logischen Scha Ltg I iedern, von denen mindestens eines (13,21) an seinem Eingang dauernd mit einer konstanten Spannung (Hi) angesteuert wird derart, daß an seinem Ausgang eine andere konstante Spannung (Lo) auftritt, die als die Betriebsspannung verwendet wird.
    2. SchaLtungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß zwischen dem Ausgang des logischen Schaltgliedes und dem integrierten Schaltkreis auf Galliumarsenidsubstrat (37) ein Stromverstärker (32) vorhanden ist.
    3. SchaLtungsanordnung nach Anspruch 1 oder 2, dadurch
    gekennzeichnet, daß das Logische Schaltglied ein ECL-SchaltgIi ed i st.
    4. Verwendung einer Schaltungsanordnung nach einem der vorhergehenden Ansprüche, in einem Multiplexer oder Demultiplexer.
    ZT/Pi-Wr/R -2-
    16.08.1982
DE19823231303 1981-08-25 1982-08-23 Schaltungsanordnung mit integrierten schaltkreisen Withdrawn DE3231303A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB08125865A GB2104747B (en) 1981-08-25 1981-08-25 Integrated circuit power supplies

Publications (1)

Publication Number Publication Date
DE3231303A1 true DE3231303A1 (de) 1983-03-10

Family

ID=10524149

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19823231303 Withdrawn DE3231303A1 (de) 1981-08-25 1982-08-23 Schaltungsanordnung mit integrierten schaltkreisen

Country Status (4)

Country Link
US (1) US4488064A (de)
JP (1) JPS5842320A (de)
DE (1) DE3231303A1 (de)
GB (1) GB2104747B (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2559323B1 (fr) * 1984-02-08 1986-06-20 Labo Electronique Physique Circuit logique elementaire realise a l'aide de transistors a effet de champ en arseniure de gallium et compatible avec la technologie ecl 100 k
US4743782A (en) * 1984-11-09 1988-05-10 Honeywell Inc. GaAs level-shift logic interface circuit
US4656375A (en) * 1985-12-16 1987-04-07 Ncr Corporation Temperature compensated CMOS to ECL translator
US4701643A (en) * 1986-03-24 1987-10-20 Ford Microelectronics, Inc. FET gate current limiter circuits
US4811425A (en) * 1987-01-09 1989-03-07 Itt Avionics, A Division Of Itt Corporation Apparatus for reducing the effects of local oscillator leakage in mixers employed in zero IF receivers
US4965863A (en) * 1987-10-02 1990-10-23 Cray Computer Corporation Gallium arsenide depletion made MESFIT logic cell
EP0331778B1 (de) * 1988-03-09 1992-01-15 Hewlett-Packard GmbH Ausgangsverstärker
CA2281236C (en) 1999-09-01 2010-02-09 Tajinder Manku Direct conversion rf schemes using a virtually generated local oscillator

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS597247B2 (ja) * 1972-05-01 1984-02-17 日本電気株式会社 半導体論理回路
GB1533231A (en) * 1974-11-07 1978-11-22 Hitachi Ltd Electronic circuits incorporating an electronic compensating circuit
JPS6029255B2 (ja) * 1975-06-10 1985-07-09 株式会社東芝 論理回路
US4300061A (en) * 1979-03-15 1981-11-10 National Semiconductor Corporation CMOS Voltage regulator circuit
US4260946A (en) * 1979-03-22 1981-04-07 Rca Corporation Reference voltage circuit using nested diode means
US4267501A (en) * 1979-06-21 1981-05-12 Motorola, Inc. NMOS Voltage reference generator
GB2090442B (en) * 1980-12-10 1984-09-05 Suwa Seikosha Kk A low voltage regulation circuit
US4410815A (en) * 1981-09-24 1983-10-18 Sperry Corporation Gallium arsenide to emitter coupled logic level converter

Also Published As

Publication number Publication date
US4488064A (en) 1984-12-11
GB2104747A (en) 1983-03-09
JPS5842320A (ja) 1983-03-11
GB2104747B (en) 1984-12-12

Similar Documents

Publication Publication Date Title
DE3340567A1 (de) Spannungswandlerschaltung
DE3630160A1 (de) Cmos-ausgangsschaltung
DE3743969A1 (de) Ausgabepuffer
DE1613860B2 (de) Ueberspannungsschutzvorrichtung fuer an eine leitung angeschlossene zu ueberwachende schaltungsanordnung
DE2639555C2 (de) Elektrische integrierte Schaltung
DE2514462C3 (de) Schaltungsanordnung zur Umwandlung eines Spannungspegels
DE3138558A1 (de) Schaltungsanordnung zur erzeugung eines von schwankungen einer versorgungsgleichspannung freien gleichspannungspegels
DE1537966A1 (de) Digital-Analog-Umwandler
DE3231303A1 (de) Schaltungsanordnung mit integrierten schaltkreisen
DE2654419A1 (de) Schaltungsanordnung zur spannungsbegrenzung
DE3741394C2 (de) Schaltungsanordnung zum Schutz vor Verpolungsschäden für Lastkreise mit einem MOS-FET als Schalttransistor
DE1613705A1 (de) Energieantriebsstromkreis
DE2403180A1 (de) Digitales verbindungsbauteil
DE2521116A1 (de) Elektronische vorrichtung mit einer oder mehreren fluessigkristallanzeigezellen
DE3433817C2 (de)
DE2641912C3 (de) Schaltungsanordnung zur Übertragung elektrischer Versorgungsleistungen
DE2644401B1 (de) Elektronischer Schalter
DE10158244B4 (de) Aktive Schutzvorrichtung für Niedrigspannungsschaltungen in Niedrigspannungseinrichtungen
DE2348984A1 (de) Anordnung mit feldeffekttransistoren
DE4421419C2 (de) MOS-Treiberschaltung
DE2360887A1 (de) Komplementaer-speicherelement
DE3915982A1 (de) Pulslaser
DE3634070C2 (de)
DE3739872C2 (de)
DE3916832A1 (de) Schaltungsanordnung zm potentialfreien erfassen von binaeren elektrischen signalen

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee