DE3230032A1 - Programmierbares digital-fir-filter - Google Patents

Description

GB-PA 8124927 RCA 77399/Sch/Ro.

AT: August 14, 1981
US-Ser.No. 363826
AT: March 31, 1982

RCA Corporation, NeW York, Ν.Y. (V.St.A.)

Programmierbares Digitäl-FIR-Filter

Die Erfindung betrifft digitale FIR-Filter (Finite Impulse Response) und bezieht sich insbesondere auf derartige Filter mit einem "gefalteten" Aufbau.

In einem digitalen. FIR-Filter wird ein Eingangssignal gewichtet und um variierende Zeitabschnitte gegenüber dem Impulspunkt des Filters verzögert. Die gewichteten und verzögerten Signalkomponenten werden an einem Ausgang kombiniert, an dem die gewünschte Kennlinie verfügbar ist.

Digitale FIR-Filter können unter Verwendung entweder ausgangsangezapfter oder eingangsangezapfter Schieberegister gebaut werden. Ein ausgangsangezapftes Schiebe-

-ιοί register läßt sich konstruieren gemäß Kapitel 9 des Buches "Theory and Application of Digital Signal Processing", von Rabiner und Gold (Prentice-Hall, 1975), wobei von Ausgängen des Schieberegisters abgenommene Signale gewichtet und dann parallel kombiniert werden mit Hilfe einer Leiterbaumschaltung, womit man ein gefiltertes Ausgangssignal enthält. Ein eingangsangezapftes FIR-Filter läßt sich gemäß der Fig. 1 dieser Literaturstelle konstruieren: Es weist eine Mehrzahl von Ein-Takt-Verzögerungselementen auf, die jeweils durch die Z-Transformation z~ dargestellt werden und deren jedem Addierer 10, 12, 14 und 16 folgen. Ein Eingangssignal x(n) wird parallel dem ersten Verzögerungselement und zweiten Eingängen der Addierer 10-16 über Gewichtsfunktionsschaltungen a_Q, a.. ... ^a _N_₃ / a„₂, a_N ,, welche das zugeführte Signal x(n) gewichten zugeführt. Die gewichteten Signalwerte werden akkumuliert, wenn sie addiert und durch das Schieberegister verschoben werden, so daß man schließlich ein Ausgangssignal y(n) am Ausgang des letzten Addierers 16 erhält.

Das FIR-Filter gemäß Fig. 1 kann eine lineare Phasencharakteristik erhalten, wenn man die Verzögerungselemente und die Gewichtsfunktionsschaltungen symmetrisch um den Impulsantwortpunkt an der Mitte (zeitlich) des Filters verteilt und symmetrisch verteilte Gewichtungen in den Gewichtsfunktionsschaltungen anwendet. Beispielsweise würde ein FIR-Filter mit fünf Anzapfungen Gewichtsfunktiqnsschaltungen a-, a₁ , a-f a₃ und a. enthalten, welche mit Eingangsanzapfungen des Filters verbunden sind. Um eine lineare Phasencharakteristik zu erhalten, würde man die Gewichtsfaktoren a~, a* , a₂ und a, symmetrisch vor und hinter der Mittelanzapfung a- verteilen, welche dem Impulsantwortpunkt des Filters entspricht. Der erste und der letzte Gewichtsfaktor a_n und a. erhalten dann densel-

ben Wert ebenso wie der zweite und der vierte Gewichts-

faktor a. und a₃. Es ist erwünscht, ein FIR-Filter mit linearem Phasengang unter Verwendung eines minimalen Schaltungsaufwandes zu realisieren und die Gewichtsfunktionswerte programmierbar zu machen, so daß man die Filtercharakteristik dynamisch ändern kann.

Erfindungsgemäß wird nun ein digitales FIR-Filter vorgeschlagen, bei welchem die Gewichtsfunktionsschaltungen aufgeteilt sind und gewichtete Signale an mehrere verschiedene Verzögerungspunkte des Schieberegisters liefern. Bei einer bevorzugten Ausführungsform der Erfindung enthält das FIR-Filter eine Anzahl von Modulen, die jeweils eine Gewichtsfunktionsschaltung enthalten, sowie eine Mehrzahl von Addierern und Verzögerungselementen, welche so zusammengeschaltet sind, daß ein Filter mit gefaltetem Aufbau entsteht.

Gemäß einem weiteren Gesichtspunkt der Erfindung sind die Gewichtsfunktionsschaltungen programmierbar gemacht, so daß die Filterkennlinie dynamisch verändert werden kann. Bei einer bevorzugten Ausführung des FIR-Filters enthalten die Gewichtsfunktionsschaltungen jeweils ein Register zur Speicherung der Gewichtsfaktorinformation, sowie zwei programmierbare Schieberegister und einen Addierer zur Summierung der gewichteten Signale, die von den Schieberegistern geliefert werden. Durch Veränderung der in dem Register gespeicherten Koeffizienteninformation kann die Kennlinie und/oder die Reihenfolge (welche die Anzahl der im Filter aufgesammelten Abtastwerte angibt) des FIR-Filters verändert werden.

In den beiliegenden Zeichnungen zeigen:

Fig. 1 das Blockschaltbild eines bekannten FIR-Filters mit Gewichtung an Eingangsanzapfungen,

Fig. 2 das Blockschaltbild eines programmierbaren Modul-FIR-Filters gemäß der Erfindung,

Fig. 3 das Blockschaltbild einer programmierbaren Ge-Wichtsfunktionsschaltung für das FIR-Filter nach Fig. 2,

Fig. 4 und 5 Blockschaltbilder mit detaillierterer Darstellung der Verschiebematrix und des Schieberegisters der programmierbaren Gewichtsfunktionsschaltung,

Fig. 6 das Schaltbild einer halbdynamischen Verriegelungsschaltung, welche sich für die Verwendung im Schieberegister nach Fig. 5 eignet, und

Fig. 7 eine Schaltungsdarstellung einer Verschiebematrix gemäß Fig. 4.

In Fig. 2 ist ein gemäß der Erfindung konstruiertes FIR-Filter dargestellt. Ein digitales Eingangssignal x(n) wird Gewichtsfunktionsschaltungen 20, 22, 24 und 26 zugeführt. Der Ausgang der Gewichtsfunktionsschaltung 20 ist mit Eingängen einer Verriegelungsschaltung 30 und eines Addierers 66 gekoppelt. Der Ausgang der Gewichtsfunktionsschaltung 22 ist mit den Eingängen von Addierern 32 und 36 verbunden. Der Ausgang der Verriegelungsschaltung 30 ist mit einem zweiten Eingang des Addierers 3 2 und der Ausgang des Addierers 36 ist mit dem Eingang einer Verriegelungsschaltung 34 gekoppelt. Der Ausgang der Verriegelungsschaltung 34 liegt am zweiten Eingang des Addie-

^ou rers 66. Der Ausgang des Addierers 32 ist mit dem Eingang einer Verriegelungsschaltung 40 gekoppelt, und ein zweiter Eingang des Addierers 36 ist mit dem Ausgang einer Verriegelungsschaltung 44 verbunden. Die Gewichtsfunktionsschaltung 22, die Verriegelungsschaltungen 30 und 34 und

die Addierer 32 und 36 sind zu einem Modul 60 gruppiert.

Die gestrichelten Linien unterhalb des Moduls 60 zeigen die mögliche Lage weiterer Module, die hinzugefügt werden können, wenn ein Filter höherer Ordnung gewünscht ist.

Der Eingang der Verriegelungsschaltung 44 und der Ausgang der Verriegelungsschaltung 40 sind mit dem Ausgang eines Addierers 46 bzw. einem Eingang eines Addierers 42 verbunden. Der Ausgang der Gewichtsfunktionsschaltung 24 liegt an den Eingängen von Addierern 42 und 46. Der Ausgang des Addierers 42 liegt am Eingang einer Verriegelungsschaltung 50, und eine Verriegelungsschaltung 54 ist mit ihrem Ausgang an einen zweiten Eingang des Addierers 46 angeschlossen. Der Ausgang der Verriegelungsschaltung 50 liegt an einem Eingang des Addierers 52, dessen zweiter Eingang mit dem Ausgang einer Gewichtsfunktionsschaltung 26 verbunden ist. Der Ausgang des Addierers 52 liegt am Eingang der Verriegelungsschaltung 54. Die Gewichtsfunktionsschaltungen 20, 22, 24 und 26, welche die Gewichtsfaktoren bestimmen, sind durch Teile einer Koeffizientensteuerleitung 77 in Reihe geschaltet.

Das Schieberegister des Filters besteht aus den in Reihe geschalteten Verriegelungsschaltungen 30, 40, 50, 54, 44, 34 und einer an den Ausgang des Addierers 66 angeschlossenen Verriegelungsschaltung 64. Die Verriegelungsschaltungen der Schieberegister werden durch ein Schieberegister-Taktsignal zur übertragung der Daten durch das Filter getaktet. Das Eingangssignal χ(η) wird durch die Gewichtsfunktionsschaltungen gewichtet und den die Verriegelungsschaltungen des Registers verbindenden Addierern sowie dem Eingang der ersten Verriegelungsschaltung 30 zugeführt. Die Gewichtsfunktionsschaltungen 20, 22 und 24 erzeugen jeweils gewichtete Signale für zwei Stufen des Filters. Die Gewichtsfunktionsschaltung 20 erzeugt beispielsweise gewichtete Signale für die Verriegelungs-

Schaltung 30 der ersten Stufe und die letzte Addierstufe 66, entsprechend den Gewichtsfaktoren a_n und a ₁ eines N-fach angezapften Filters. Ähnlich erzeugt die Gewichtsfunktionsschaltung 22 Signale, welche mit den Funktionen a₁ und a_N_₂ für den ersten bzw. vorletzten Addierer 32 bzw. 36 gewichtet sind. Auf diese Weise werden gewichtete Signale durch die Verriegelungsschaltungen und Addierer akkumuliert, und am Ausgang der letzten Verriegelungsschaltung 64 entsteht eine gefilterte Version y(n) des Eingangssignals x(n).

Das FIR-Filter gemäß Fig. 2 besteht aus einer Anzahl von Modulen, von denen einer durch den gestrichelten Kasten 60 angedeutet ist. Jeder Modul enthält eine Gewichtsfunktionsschaltung 22, zwei Addierer 32, 36 und zwei Verriegelungsschaltungen oder Schieberegisterstufen 30, 34. Die Anzahl der im Filter benutzten Modulen bestimmt die Ordnung des Filters. Die Module an den Enden und in der Mitte des Filters sind abgewandelt, wie es die in Fig. 2 veranschaulichte Ausführungsform zeigt. Der Knoten 62 kann beispielsweise einen Addierer eines Moduls in der veranschaulichten Ausführungsform zeigen, welche außerdem eine Gewichtsfunktionsschaltung 20, Verriegelungsschaltungen 68 und 64 und einen Addierer 66 enthält, entsprechend dem Addierer 32, der Gewichtsfunktionsschaltung. 22 , den Verriegelungsschaltungen 30 und 34 bzw. dem Addierer 36 im Modul 60. Damit ein Addierer an dieser Stelle die Funktion eines Knotenpunktes übernimmt, muß er ein Signal vom Wert Null (von der Verriegelungsschaltung 68) zu dem von der Schaltung 20 zugeführten gewichteten Signal hinzuaddieren, so daß auf diese Weise das gewichtete Signal der Schaltung 20 zum Eingang der Verriegelungsschaltung 30 gelangt. Entsprechend kann am Impulsantwortzentrum des Filters ein Modul die Gewichtsfunktionsschaltung 26, die Verriegelung»-

Schaltungen 50 und 54, einen Addierer 52 und einen Knoten 56 enthalten entsprechend der Gewichtsfunktionsschaltung 22, den Verriegelungsschaltungen 30 und 34 und den Addierern 32 bzw. 36 im Modul 60. Der Knotenpunkt 56 kann auch durch einen Addierer dieses Moduls gebildet werden. In diesem Falle wird der Wert des Gewichtsfaktors an der Mittelanzapfung ^a(/M-i)/2) ⁱⁿ ^ie Hälfte dividiert, und das mit diesem Wert gewichtete Eingangssignal wird sowohl im Addierer 52 wie auch im Addierer 56 zum Ausgangssignal der Verriegelungsschaltung 50 hinzuaddiert. Wenn beispielsweise der Wert des Gewichtsfaktors an der Mittelanzapfung 1/2 ist, dann wird der Gewichtsfaktor ^a//M_-iW2i auf 1/4 eingestellt. Das mit 1/4 gewichtete Eingangssignal wird dann im Addierer 52 zum Ausgangssignal der Verriegelungsschaltung 50 hinzuaddiert, und ebenso wiederum im Addierer 56, so daß die gewünschte Addition gewichteter Signale erfolgt.

Das in Fig. 2 gezeigte FIR-Filter ist ein Filter siebter Ordnung mit sieben an Eingangsanzapfungen gewichteten Signalen und sieben Verriegelungsschaltungen. Das Filter kann in ein Filter achter Ordnung umgewandelt werden, indem eine zusätzliche Verriegelungsstufe zwischen die Addierer 52 und 56 eingefügt wird. Bei dieser modifizierten Ausführung gehen der zusätzlichen Verriegelungsstufe, welche sich in der Mitte des Filters befindet, vier Eingangsanzapfungen voraus, und es folgen ihr auch vier Anzapfungen.

Die Modulausbildung des FIR-Filters nach Fig. 2, bei weleher dieselbe Gewichtsfunktionsschaltung zwei gewichtete Eingangssignale an zwei Punkten liefert, die im Filter zeitlich gleich um das Impulsantwortzentrum des Filters verteilt sind, verleiht dem Filter eine lineare Phasencharakteristik. Durch diese doppelte Ausnutzung der Ge-

wxchtsfunktionsschaltungen ergeben sich erhebliche Ein-

sparungen an Bauelementen, und das Filter erhält einen
um das Impulsantwortzentrum oder den Mittelmodul gefalteten Aufbau.

Gemäß einem weiteren Gesichtspunkt der Erfindung kann
die Kennlinie und/oder die Ordnung des FIR-Filters nach
Fig. 2 dynamisch verändert werden, indem die Gewichtsfunktionswerte geändert werden. Dies wird erreicht durch eine Koeffizientensteuerleitung 77, welche die Gewichtsfunktionsschaltungen miteinander verbindet. Die Veränderung der Filterkennlinie erfolgt durch serielles Einschieben neuer Faktoren oder Koeffizienten in die Gewichtsfunktionsschaltungen, in der nachfolgend beschriebenen Weise.

Fig. 3 zeigt ein Blockschaltbild einer der Gewichtsfunktionsschaltungen nach Fig. 2. Zwei dynamische Schieberegister 72 und 74 werden durch Teile der Koeffizienten-Steuerleitung 77 seriell miteinander gekoppelt. Ein Ausgang des dynamischen Schieberegisters 72 ist mit einem
Steuereingang einer Verschiebungsmatrix 76 verbunden,
und ein Ausgang des dynamischen Schieberegisters 74 ist
mit einem Steuereingang einer Verschiebungsmatrix 78 verbunden. Das Eingangssignal x(n) wird den Signaleingängen der Verschiebungsma.trizen 76 und 78 zugeführt, deren
Ausgänge mit zwei Eingängen eines Addierers 70 gekoppelt sind, an dessen Ausgang ein gewichtetes Signal x(n) entsteht.

Die Gewichtsfunktionsschaltung nach Fig. 3 gewichtet das zugeführte Signal x(n) mit einer Funktion, welche eine
Summe oder Differenz von Vielfachen umgekehrter Potenzen von Zwei ist, und dazu verwendet sie eine Verschiebungs-

] und Suinmierungs- oder Subtrahierungstechnik. Beispielsweise sei angenommen, daß die Gewichtsfunktionsschaltung ein Signal der Größe (3/16)χ(η) erzeugen soll. Zuerst werden Koeffizientenwerte, die 1/8 und 1/16 darstellen, in die dynamischen Schieberegister 72 bzw. 74 eingeschoben. Der Koeffizient 1/8 gelangt zur Verschiebungsmatrix 76, welche das Eingangssignal x(n) um drei Bitpositionen nach rechts verschiebt, so daß ein Signal von (1/8)x(n) entsteht. Der Koeffizient 1/16 gelangt zur Verschiebungsmatrix 78, welche das Eingangssignal x(n) um vier Bitpositionen nach rechts verschiebt, so daß ein Signal gleich (1/16)x(n) entsteht. Der Addierer 70 addiert dann die Werte (1/8)x(n) bis (1/16)x(n) und erzeugt das gewichtete Signal (3/16)x(n).

Die Verschiebungsmatrizen und die dynamischen Schieberegister nach Fig. 3 sind in weiteren Details in den Fig. 4 bzw. 5 veranschaulicht. Bei der in Fig. 4 gezeigten Verschiebungsmatrix wird das zugeführte Eingangssignal x(n) von beispielsweise acht Bit einem Inverterabschnitt 8O der Verschiebungsmatrix zugeführt, welche das Signal x(n) invertiert oder uninvertiert passieren läßt je nach den Werten komplementärer Steuersignale INVERTIEREN bzw. INVERTIEREN. Das vom Invertierungsabschnitt erzeugte Signal gelangt dann zu einem Gewichtungsabschnitt 82, wo es mit einem Faktor 1/2 gewichtet wird oder ungewichtet durchgelassen wird, je nach den Werten komplementärer Steuersignale C₁ und C. Durch den Gewichtungsabschnitt mit dem

Gewichtsfaktor 1/2 entsteht ein Neun-Bit-Signal, das einem on
^ou Gewichtungsabschnitt 84 mit einem Gewichtungsfaktor 1/4 zugeführt wird. Hier wird das Signal weiterhin mit 1/4 gewichtet oder ungewichtet hindurchgelassen, je nach dem Wert komplementärer Steuersignale C- und C-. Der Gewichtungsabschnitt 84 erzeugt ein Elf-Bit-Signal, das einem

Gewichtungsabschnitt 86 zugeführt wird, welcher das Signal

] um einen weiteren Faktor von 1/16 gewichtet oder ungewichtet passieren läßt, je nach Einstellung komplentärer Steuersignale C- und C.. Das gewichtete Signal wird dann einem Nullungs- und Pufferabschnitt 88 zugeführt, der ein Steuersignal von einem UND-Tor 87 erhält. Wenn die Steuersignale C₁ , C₂ und C. welche dem UND-Tor 87 zugeführt werden, alle den logischen Wahrheitswert (beispielsweise sämtlich eine logische Eins) haben, dann liefert der Abschnitt 88 ein Ausgangssignal vom Wert Null. Andernfalls wird das gewichtete Signal x(n) im Abschnitt 88 nur gepuffert und dem Addierer 70 aus Fig. 3 zugeleitet.

Wenn die Gewichtsfunktionswerte programmierbar sind, wie in den Fig. 3 und 4, dann kann die Ordnung des FIR-Filters verändert werden, indem die Signale der Gewichtsfunktionsschaltungen genullt werden, beginnend mit denjenigen Gewichtsfunktionsschaltungen, welche mit der ersten und der letzten Schieberegisterstufe des Filters gekoppelt sind. Beispielsweise zeigt die Ausführung nach Fig. 3 ein FIR-Filter siebter Ordnung mit Anzapfungsgewichtungen ^aO' ^a1' ^a((N-1)/2)-1' ^a((N-1)/2)' ^a((N-1)/2+1' ^aN-2 ^{Und a}N-1 ' ^w°k^ei- N = 7 ist. Die Gewichtsfunktionswerte der Gewichtsfunktionsschaltung 20 nach Fig. 2 können auf Null gestellt werden (also a =0 und a_N_..=O) indem man bei den Schaltungen gemäß Fig. 3 und 4 die Koeffizienten C₁, C₂ und C. gleich, und.zwar auf den Wert Eins, einstellt. Die Gewichtsfunktionsschaltung 20 liefert dann Signale vom Wert Null an die Verriegelungsschaltung 30 und die

Addierschaltung 66. Dadurch wird das FIR-Filter in ein on

Filter fünfter Ordnung umgewandelt mit Anzapfungsgewichtungen a_1# a_((N__1)/2)_₁, a_((N__1)/2), a_((N:_i)/2)+i ^{und a}N-2* diesem Filter fünfter Ordnung folgen zwei Taktzyklusverzögerungen der Verriegelungsschaltungen 34 und 36, welchen das gefilterte Ausgangssignal zugeführt wird,

das am Ausgang des effektiv letzten Addierers 36 des Filters fünfter Ordnung entsteht.

Die Verschiebungsmatrix nach Fig. 4 läßt sich steuern zur Gewichtung des Signals x(n) mit Faktoren von 1, 1/2, 1/4, 1/8, 1/16, 1/32 oder 1/64 je nach den Werten der Steuersignale. Das gewichtete Signal kann, wie oben gesagt, invertiert werden (einer Komplementbildung) oder unvertiert durchgelassen werden, je nach den Werten der Steuersignale INVERTIEREN und INVERTIEREN. Wenn beispielsweise zwei gewichtete Eingangssignale subtrahiert werden sollen, dann muß das von dem anderen Signal zu subtrahierende Signal zuerst einer Zweier-Komplementbildung unterzogen werden. Durch diese Zweier-Komplementbildung entsteht ein Signal, welches den negativen Wert des Eingangssignals hat. Um ein Binärsignal einer Zweier-Komplementbildung zu unterziehen, werden zuerst die Eingangssignalbits invertiert und dann wird zum Ergebnis eine binäre Eins hinzuaddiert. Wenn die gewichteten Signale einer Zweier-Komplementbildung unterzogen werden sollen, dann kann auch das Invertierungssteuersignal an die niedrigststellige Bitposition des Addierers 70 gegeben werden (carry-in position), so daß die Zweier-Komplementbildung durch Addierung einer Eins zur Summe des Augenden und Addenden vervollständigt wird.

Ein Schieberegister, welches sich zur Verwendung als dynamisches Schieberegister 72 oder 74 in Fig. 3 eignet, ist in Fig. 5 gezeigt. D-Flipflops 90, 92, 94 und 96 sind in Reihe mit der Koeffizientensteuerleitung 77 geschaltet und werden durch ein Taktsignal getaktet. Wenn der Wert der Gewichtsfunktion der Verschiebungsmatrix nach Fig. 4 verändert werden soll, dann wird das Taktsignal zum Einschieben neuer Steuersignale von der Leitung 77 in die Register zugeführt. Der Datenstrom der Steuersignale, welche aus Reihen-Koeffizienten-Datenbits besteht, wird durch die Register getaktet, bis die die gewünschten Koeffizienten darstellenden Bits in den richtigen Stufen

] des Registers gespeichert sind. Koeffizientenwerte für nachfolgende Register können ebenfalls das Register durchlaufen und in folgende/ in gleicher Weise konstruierte Register eingegeben werden. Wenn die Register die richtigen Speicherwerte enthalten, dann werden an den Q-Ausgängen der Flipflops Invertierungssteuersignale C. , C₂ und C. und an den Q-Ausgängen hierzu Komplementewerte erzeugt. Die Verschiebungsmatrix nach Fig. 4 gewichtet und/oder invertiert dann das Eingangssignal χ (η) entsprechend diesen Koeffizientenwerten.

In Fig. 6 ist eine halbdynamische Verriegelungsstufe gezeigt, welche sich zur Verwendung im Schieberegister nach den Fig. 3 und 5 eignet. Vier der Verriegelungsstufen nach Fig. 6 können zu einem vierstufigen Schieberegister in Kaskade geschaltet werden, welches funktionsmäßig demjenigen nach Fig. 5 entspricht.

Gemäß Fig. 6 wird das Koeffizientensteuersignal einem Übertragungstor 200 zugeführt, welches zwei source-draingekoppelten komplementären ρ und η MOS-Transistoren 202 und 204 enthält. Der Ausgang des Ubertragungstores 200 ist mit dem Eingang eines Inverters 208 gekoppelt, dessen Ausgang wiederum an ein zweites Ubertragungstor 210 geführt ist, welches source-drain-gekoppelte komplementäre MOS-Transistoren 212 und 214 enthält. Der Ausgang des Ubertragungstores 210 ist mit dem Eingang eines Inverters 218. gekoppelt, dessen Ausgang am Eingang eines dritten Ubertragungstores 220 liegt, welches source-drain-gekoppelte komplementäre MOS-Transistoren 222 und 224 enthält.

Der Ausgang dieses Ubertragungstores 220 liegt am Eingang eines Inverters 208. An den Ausgängen der Inverter 218 bzw. 208 entstehen komplementäre Ausgangssignale AUSGANG

und AUSGANG entsprechend den Ausgangssignalen Q und Q der Flipflops 90-96 in Fig. 5.

Die halbdynamische Verriegelungsstufe gemäß Fig. 6 wird getaktet durch komplementäre Taktsignale φ und φ, während das Tor 220 offen ist, weil das Signal EINSCHREIBEN einen hohen Wert hat und das Signal EINSCHREIBEN einen niedrigen Wert hat. Wenn das Taktsignal φ einen niedrigen und das Taktsignal φ einen hohen Wert hat, dann wird das Koeffizientensteuersignal durch das Ubertragungstor 200 übertragen und in der Eingangskapazität 206 des Inverters 208 gespeichert. Die Taktsignale φ und φ ändern dann ihren Zustand, so daß das Ubertragungstor 200 geöffnet wird und das Ubertragungstor 210 leitet. Der Signalpegel am Eingang des Inverters 208 kehrt sich dann um, wird durch das Tor 210 übertragen und in der Eingangskapazität 216 des Inverters 218 gespeichert. Wenn die Verriegelungsschaltung erst einmal die gewünschten Werte speichert, dann nimmt das Signal EINSCHREIBEN einen niedrigen und das Signal EINSCHREIBEN einen hohen Wert an, so daß das Ubertragungstor 22Ο leitend wird. Der Signalpegel am Eingang des Inverters 218 wird durch diesen Inverter invertiert und durch das Tor 220 übertragen und verstärkt den im Eingang des Inverters 208 gespeicherten Signalpegel. Das Ausgangssignal des Inverters 208 wird weiterhin vom Tor 210 fortgeleitet und verstärkt den am Eingang des Inverters 216 gehaltenen Signalpegel. Somit werden die gespeicherten Signalpegel an den Eingängen der beiden Inverter durch posi-tive Rückkopplung aufrechterhalten, und die Verriegelungsschaltung liefert komplementäre

Ausgangssignale AUSGANG und AUSGANG an die Verschiebungsmatrix.
30

Eine detailliertere Ausführung der Verschiebungsmatrizen nach den Fig. 3 und 4, die sich zur Herstellung in integrierter MOS-Technik eignet, ist in Fig. 7 gezeigt. Hiernach sind metallisierte Leiter durch dick ausgezogene Linien dargestellt, Diffusionsschichtenleiter sind durch

dünne ausgezogene Linien dargestellt und Polysiliciumleiter sind durch dünne gebrochene Linien veranschaulicht. Unterbrechungen der Leiter desselben Typs bedeuten Verbindungen an diesen Punkten. Signale werden durch diese Matrix geführt durch Ubertragungstore, welche durch die Schnittpunkte von Diffusionsschichtleitern und Polysiliciumleitern unter Steuerung durch die Signalpegel auf den Polysiliciumleitern gebildet werden. Wenn das Signal auf dem Polysiliciumleiter einen hohen Wert hat, dann kann es durch diesen Punkt in den Diffusionsschichtleiter passieren; wenn das Signal im Polysiliciumleiter einen niedrigen Wert hat, dann kann es nicht durch diesen Punkt in den Diffusionsschichtleiter hineingelangen.

Einer ersten Spalte 100 von acht Invertern im Inverterabschnitt der Verschiebungsmatrix werden acht Bits B_Q-B_ eines Acht-Bit-Eingangssignals x(n) zugeführt. Jeder dieser Inverter wird durch einen gesteuerten Signalweg überbrückt, der zum Teil ein metallisierter Leiter und zum Teil ein Diffusionsschichtweg ist. Die Ausgänge der ersten acht Inverter sind mit Eingängen einer zweiten Spalte 102 von acht Invertern verbunden. Die zweite Inverterspalte erzeugt Ausgangssignale auf sieben Diffusionsschichtsignalwegen 110-116 und auf Wegen 117, die teilweise durch metallisierte Leiter und teilweise durch Diffusion gebildet-werden.

Die acht Signalwege 110-117 verlaufen zuerst durch den Gewichtungsabschnitt 82 mit dem Gewichtsfaktor 1/2, der einen Polysiliciumleiter 130 enthält, welcher das Steuersignal C₁ führt, und einen Polysilicium- und Metallisierungssignalleiter 132, welcher das Steuersignal C₁ führt. Die acht Signalwege 110-117 und der Signalweg 120 für Bits niedriger Ordnung verlaufen durch den Gewichtungsabschnitt 84 mit dem Gewichtsfaktor 1/4, welcher einen

Polysiliciumleiter 140, der das Steuersignal C„ führt, und einen Polysilicium- und Metallisierungsleiter 142 enthält, welcher das Steuersignal C₂ führt. Die acht Signalwege 110-117 und die Signalwege 120-122 für Bits niedriger Ordnung verlaufen dann durch den Gewichtungsabschnitt 86 mit dem Gewichtsfaktor 1/16, der einen das Steuersignal C₄ führenden Polysiliciumleiter 150 und einen das Steuersignal C. führenden Polysilicium- und Metallisierungsleiter 152 enthält. Schließlich verlaufen die acht Signalwege 110-117 und die Signalwege 120-122 für Bits niedrigerer Ordnung eine Nullungs- und Pufferschaltung 88. Eine Nullungsschaltung 160 enthält einen Polysiliciumleiter 166, einen Diffusionsschicht- und Metallisierungssignalleiter 162 und eine metallisierte Masseleitung 164. Die elf Signalwege werden dann zu Pufferschalterinvertern der Spalten 170 und 172 gekoppelten, welche elf Ausgangsbits WB₇-WB_-, erzeugen.

Die Nullungsschaltung 160 wird durch Signale von einem UND-Tor 87 gesteuert, dem Eingangssignale von den Wegen 132,142 und 152 für die Signale C₁, C₂ bzw. C₄ zugeführt werden. Der Ausgang des UND-Tores 87 ist mit dem Metallisierungs- und Polysiliciumleiter 162 und mit dem Eingang eines Inverters 165 verbunden, dessen Eingang wiederum ^Z3 mit dem Polysiliciumleiter 166 verbunden ist.

Wenn das Eingangssignal x(n) nicht^invertiert werden soll, dann hat das Signal INVERTIEREN einen niedrigen und das Signal INVERTIEREN einen hohen Wert. Das Signal INVERTIE-REN niedrigen Wertes öffnet die Übertragungstore (wie oben beschrieben) in den Signalwegen, welche die ersten Inverter 100 überbrücken, und das Signal INVERTIEREN hohen Pegels schließt die Ubertragungstore an den Eingängen der ersten Inverter 100. Die acht Bits des Eingangssignals werden dann durch die beiden Inverter in

jedem Bitweg zweifach invertiert, und die Signale auf den Leitungen 110-117 werden gegenüber den Eingangssignalen nichtinvertiert.

Das Signal INVERTIEREN wird weiterhin den Eingängen von drei Invertern 104, 106 und 108 zugeführt, deren Ausgänge mit den Eingängen der Signalwege 120, 121 bzw. für Bits niedriger Ordnung gekoppelt sind. Wenn das Eingangssignal nichtinvertiert werden soll, dann läßt das Signal INVERTIEREN hohen Wertes die Inverter 104, 106 und 108 Signalpegel vom Wert Null zu d.en Eingängen der Signalwege 120, 121 und 122 für Bits niedriger Ordnung gelangen.

Wenn der Invertierungsabschnitt 80 das Eingangssignal invertieren soll, dann hat das Signal INVERTIEREN einen niedrigen Wert und das Signal INVERTIEREN hat einen hohen Wert. Das Signal INVERTIEREN öffnet dann die Übertragungstore an den Eingängen der ersten Spalte 100 von Invertern, und das Signal INVERTIEREN schließt die die ersten Inverter überbrückenden Wege. Die Bits des Eingangssignals werden dann von den Invertern 102 nur einmal invertiert.

Zur gleichen Zeit läßt das Signal INVERTIEREN niedrigen Pegels an den Eingängen der Inverter 104, 106 und 108 Signale vom Logikpegel Eins an den Eingängen der Bruchteilsbitwege 120, 121 und 122 entstehen. Dadurch wird ein vollständig komplementiertes Elf-Bit-Signal am Ausgang der Verschiebungsmatrix geliefert.

Wenn das Eingangssignal durch die Gewichtungsschaltung mit dem Gewichtsfaktor 1/2 gewichtet werden soll, dann hat das Signal C₁. einen hohen und das Signal C.. einen niedrigen Signalpegel. Das Signal C. hohen Pegels auf der Steuerleitung 132 schließt dann die diagonalen Wege,

welche benachbarte Signalwege miteinander verbinden. Das

Signal C₁ niedrigen Pegels auf der Steuerleitung 130 öffnet auch die Signalwege 110-116 und 120 an Punkten, welche den Abzweigpunkten für die Diagonalwege folgen und vor den Punkten, an welchen die Signale den jeweils niedrigeren Wegen oder Leitungen zugeführt werden. So werden Signale auf der Leitung 117 zur Leitung 116 geführt, Signale auf der Leitung 116 zur Leitung 115 usw. (Signale auf der Leitung 117 werden unbeeinflußt weitergeleitet, weil die Leitung 117 eine metallisierte Leitung ist). Wenn der Gewichtungsabschnitt 82 das Eingangssignal ohne Verschiebung passieren lassen soll, dann hat das Signal C₁ einen niedrigen Wert, durch welchen die Diagonalwege geöffnet werden, und das Signal C₁ hat einen hohen Wert, so daß die Wege 110-116 und 120 durch diesen

'5 Abschnitt geschlossen werden.

Die Abschnitte 84 und 86 arbeiten in ähnlicher Weise wie der Abschnitt 82 mit der Ausnahme, daß das Eingangssignal in diesen Abschnitten um zwei bzw. vier Bitpositionen verschoben wird. Die Steuerleitungen 140 und 150 steuern die Ubertragungstore in den unmittelbaren Wegen 110-116 und 120-122, und die Steuerleitungen 142 und 152 steuern die Ubertragungstore in den diagonalverlaufenden Signalwegen für die Verschiebung. Sämtliche Gewichtungsabschnitte 82, 84 und 86 replizieren auch das höchststellige Bit B₇, wenn das Signal nach unten verschoben wird, für die nachfolgende Zweier-Komplement-Addition. Wenn beispielsweise das Eingangssignal im Abschnitt 86 mit 1/16 gewichtet wird, dann wird das Signal B₇ auf der Leitung

117 auch den Wegen 116, 115 und 114 ebenso wie dem Weg 113 durch die Diffusionsleitung 154 zugeführt.

Wenn die Steuersignale C₁, C₂ und C₄ alle hohe Pegel einnehmen, dann wird das Verschiebungssignal genullt. Die ÜND-Verknüpfung dieser drei Signale durch das UND-Tor

läßt ein Signal hohen Pegels auf der Leitung 162 entstehen. Dieses Hochpegelsignal verbindet dann die Wege 110-122 mit der geerdeten Leitung 164. Zur gleichen Zeit öffnen der Inverter 165 und die Polysiliciumleitung 166 alle Signalwege (einschließlich des Weges 117, der ein Diffusionswege ist) vor den Punkten, wo sie geerdet werden. Dann entsteht am Ausgang der Pufferinverter 170 und 172 ein Signal mit lauter Nullen.

Es sei beispielsweise angenommen, daß das Eingangssignal x(n) mit einem Faktor 1/64 gewichtet werden soll. Dies erfolgt dadurch, daß die Gewichtungsabschnitte 84 und 86 eine Verschiebung von sechs Bitpositionen bewirken. Das Bit B₅ gelangt durch die Inverter in den Spalten 100 und 102 zum Signalweg 115 und läuft unmittelbar durch den Gewichtungsabschnitt mit dem Gewichtsfaktor 1/2 und verbleibt auf dem Signalweg 115. Das Bit B, gelangt dann durch den Gewichtungsabschnitt 84 zum Signalweg 113 und dann durch den Gewichtungsabschnitt 86 zum Signalweg 120.

Das ursprüngliche Bit B₅ des Eingangssignals wird dann zum Ausgang WB_-1 weitergeleitet und ist gegenüber seiner Originalposition um sechs Plätze verschoben. Alle Bits des Eingangssignals werden in dieser Weise verschoben, so daß das Eingangssignal x(n) mit dem Faktor 1/64 gewichtet wird.

Die Verschiebungsmatrizen und Gewichtsfunktionsschaltungen des erfindungsgemäßen FIR-Filters sind in weiteren Einzelheiten in der US-Patentanmeldung Nr. 363 827 mit dem Titel "Digital Filter Circuits" von Lauren A. Christopher beschrieben.

Leerseite

Claims (13)

1. TELEFON 069/4 70 60 06 TELEX 522 636 TELEGRAMM SOMBEZ

   RCA 77399/Sch/Ro.
   GB-PA 8124927
   AT: August 14, 1981
   US-Ser.No. 363826
   AT: March 31, 1982

   RCA Corporation, New York, N.Y. (V.St.A.)

   Programmierbares Digital-FIR-Filter

   Patentansprüche

   25/ 1.} Digitales FIR-Filter mit gewichteten Eingangsanschlüssen mit einer Mehrzahl von in Reihe geschalteten Verzögerungselementen (30, 40, 50, 54, 44, 34, 64) und Addierern (32, 42, 52, 46, 36, 66) in abwechselnder Folge, wobei diese Mehrzahl mit einem zentralen Punkt (52, 56) versehen ist und eine Mehrzahl von Eingangsanzapfungen mit einem ersten der Verzögerungselemente (62) und den Eingängen der Addierer verbunden ist, wobei Eingängen einer Mehrzahl von Gewichtsfunktionsschaltungan(20, 22, 24, 26) ein digitales Eingangssignal (χ(η)) zugeführt wird, dadurch gekennzeichnet, daß die

   jeweiligen Ausgänge der Mehrzahl der Gewichtsfunktionsschaltungen (20, 22, 24, 26) mit Eingangsanzapfungen gekoppelt sind, welche um eine gleiche Anzahl von Anzapfungen vor und hinter dem zentral gelegenen Punkt (52, 56) liegen.
2. 2.) Filter nach Anspruch 1, dadurch gekennzeichnet , daß die Mehrzahl von Verzögerungselementen (30, 40, 50, 54, 44, 34, 64), Addierschaltungen (32, 42, 52, 46, 36, 66) und Gewichtsfunktionsschaltungen (20, 22, 24, 26) in mehreren Modulen (60) angeordnet sind, von denen jeder folgende Teile enthält: eine Gewichtsfunktionsschaltung für ein Eingangssignal, der an einem Eingang das digitale Eingangssignal zugeführt wird und an deren Ausgang gewichtete Signale entstehen,

   ein erstes und ein zweites Verzögerungselement (30 bzw.34), deren jedes einen Signaleingang und einen Signalausgang hat,

   einen ersten Addierer (32) , der mit einem ersten Eingang an den Ausgang der Gewichtsfunktionsschaltung gekoppelt ist und der mit einem zweiten Eingang an den Signalausgang des ersten Verzögerungselementes angeschlossen ist, einen zweiten Addierer (36), der mit einem ersten Eingang an den Ausgang der Gewichtsfunktionsschaltung und mit einem Ausgang an den Signaleingang des zweiten Verzögerungselementes angeschlossen ist.
3. 3.) Filter nach Anspruch 2, dadurch gekennzeichnet, daß die Mehrzahl von Modulen einen Endmodul enthält, an dessen Ausgang ein gefiltertes Signal (y(n)) entsteht, und daß das Filter weiterhin eine Einrichtung zur Koppelung jedes Eingangs des ersten Verzögerungselementes und jedes Ausgangs des zweiten Ver-^OJ zögerungselementes der Moldulen mit dem Ausgang eines

   ersten Addierers bzw. dem ersten Eingang eines zweiten Addierers eines angrenzenden Moduls enthält.
4. 4.) Filter nach Anspruch 3, dadurch gekennzeichnet, daß der Endmodul folgende Teile enthält:

   eine Gewichtsfunktionsschaltung (20), deren Eingang ein Digitalsignal zugeführt wird und an deren Ausgang ein gewichtetes Digitalsignal entsteht, einen Addierer (66) , der mit einem ersten Eingang an den Ausgang der Gewichtsfunktionsschaltung und mit einem zweiten Eingang an den Ausgang eines,zweiten Verzögerungselementes eines benachbarten Moduls angeschlossen ist, und

   ein Verzögerungselement (64), das mit einem Eingang an den Ausgang des Addierers des Endmoduls angeschlossen ist und das an seinem Ausgang das gefilterte Signal liefert.
5. 5.) Filter nach Anspruch 1, dadurch gekennzeichnet , daß die Mehrzahl der Verzögerungselemente (30, 40, 50, 54, 44, 34, 64) N Verzögerungselemente mit Eingängen und Ausgängen aufweist, die mit N-i bezeichnet sind, wobei i eine ganze Zahl im Bereich von ν-1 bis 0 ist, daß der Ausgang des Verzögerungselementes mit der Nummer N mit dem Ausgang des Filters gekoppelt ist,

   daß die Mehrzahl der Addierer (32, 42, 52, 46, 36, 66) N-1 Addierer umfassen, die jeweils mit N-j numeriert sind, wobei j eine ganze Zahl im Bereich von N-2 bis 0 ist, daß jeder dieser Addierer einen ersten Eingang und einen zweiten, mit dem Ausgang des Verzögerungselementes mit der Nummer N-j-1 gekoppelten Eingang, sowie einen mit dem Eingang des Verzögerungselementes Nummer N-j ge-

   koppelten Ausgang hat.

   daß die Mehrzahl der Eingangsanzapfungen N Eingangsanzapfungen beträgt, die mit N-i bezeichnet sind, und daß die Eingangsanzapfung mit der Nummer 1 mit dem Eingang des Verzögerungselementes mit der Nummer 1 gekoppelt ist und entsprechende Eingangsanzapfungen mit den Nummern 2 bis N mit jeweils ersten Eingängen der Addierer mit den Nummern 2 bis N gekoppelt sind,

   und daß die Mehrzahl der Gewichtsfunktionsschaltungen (20, 22, 24) durch (N/2) Gewichtsfunktionsschaltungen gebildet werden, die entsprechend mit (N/2)-k bezeichnet sind, wobei k eine ganze Zahl im Bereich von (N/2)-1 bis ist, daß die Eingänge der Gewichtsfunktionsschaltungen mit den Eingängen der Filter gekoppelt sind, und daß die jeweiligen Ausgänge der Gewichtsfunktionsschaltungen mit den jeweiligen Anzapfungen gleicher Nummer und mit den jeweiligen Anzapfungen mit den Nummern N-(N/2)+k+1 gekoppelt sind, wobei der Bruchanteil der Terme N/2, sofern vorhanden, vernachlässigt wird.
6. 6·) Filter nach Anspruch 5, dadurch gekennzeichnet, daß die Zahl N eine ungerade Zahl ist, daß die Mehrzahl von Anzapfungen eine Mittelanzapfungsnummer (N+1)/2 enthält und daß eine zusätzliche Gewichtsfunktionsschaltung (26) vorgesehen ist, die mit einem Eingang an den Eingang des Filters und mit einem Ausgang an die Mittelanzapfung angeschlossen ist.
7. 7.) Filter nach Anspruch 1 , dadurch gekennzeichnet , daß die Mehrzahl der Verzögerungselemente (30, 40, 50, 54, 44, 34, 64) jeweils einen Eingang und einen Ausgang hat, daß die Anzahl der Mehrzahl der Addierer (32, 42, 52, 46, 36, 66) um Eins niedriger als die Anzahl der Verzögerungselemente ist, daß ein Eingang jedes der Addierer mit einem Ausgang eines vorangehenden Verzögerungselementes und der Ausgang jedes Addierers

   mit dem Eingang eines nachfolgenden Verzögerungselementes gekoppelt ist, daß der zentrale Punkt (52, 56) um eine vorgegebene Anzahl von Verzögerungselementen nach dem Eingang des ersten Verzögerungselementes (30) der Folge und vor dem Ausgang des letzten Verzögerungselementes (34) der Folge liegt, daß die Mehrzahl der Eingangsanzapfungen mit den zweiten Eingängen der Addierer und den Eingängen der ersten Verzögerungselemente gekoppelt ist, und daß jeweils einem Eingang der Mehrzahl von Gewichtsfunktionsschaltungen (20, 22, 24) ein zu filterndes Digitalsignal (x(n)) zugeführt wird zur Erzeugung gewichteter Digitalsignale an den jeweiligen Ausgängen, und daß jeder Ausgang dieser Gewichtsfunktionsschaltungen mit zwei der Eingangsanzapfungen verbunden ist, die um eine gleiche Anzahl von Anzapfungen vom Zentralpunkt der Folge entfernt liegen.
8. 8.) Filter nach Anspruch 7, dadurch gekennzeichnet , daß der Zentralpunkt (52, 56) um eine gegebene Anzahl von Eingangsanzapfungen nach der mit dem Eingang des ersten Verzögerungselementes (30) gekoppelten Eingangsanzapfung und vor der mit dem letzten Addierer (66) der Folge gekoppelten Eingangsanzapfung liegt, daß einer der Mehrzahl der Addierer (52) an dem Zentralpunkt liegt, und daß zusätzliche Gewichtsfunktionsschaltungen (26) vorgesehen sind, denen an einem Eingang das zu filternde Digitalsignal zugeführt wird und die mit ihrem Ausgang an den zweiten Eingang des am zentralen Punkt liegenden Addierers angeschlossen sind.
9. 9.) Filter nach Anspruch 1 mit einem Eingang zur Zuführung des zu verarbeitenden digitalen Eingangssignals (x(n)) und mit einem Ausgang, an dem ein verarbeitetes Signal (y(n)) geliefert wird, dadurch gekennzeichnet, daß die Mehrzahl der Addierer

   (32, 42, 52, 46, 36, 66) in gleicher Anzahl wie die Mehrzahl der Verzögerungselemente (30, 40, 50, 54, 44, 34, 64) vorgesehen sind, daß jeder der Addierer der Mehrzahl einen ersten und einen zweiten Eingang sowie einen Ausgang hat, daß die Ausgänge der Verzögerungselemente mit den ersten Eingängen der entsprechenden nachfolgenden Addierer gekoppelt sind und daß die Ausgänge der Addierer mit den Eingängen der jeweils nachfolgenden Verzögerungselemente gekoppelt sind, daß der Ausgang des letzten Addierers

   (66) in der abwechselnden Folge mit dem Ausgang des Filters gekoppelt ist, daß am zentralen Punkt ein Addierer (52) vorgesehen ist, daß die Anzahl der Verzögerungselemente zwischen dem Eingang des ersten Verzögerungselementes und dem ersten Eingang des zentralen Addierers

   ^5 zahlenmäßig gleich der Anzahl der Verzögerungselemente zwischen dem Ausgang des zentralen Addierers und dem Ausgang des letzten Addierers ist, daß die Mehrzahl der Anzapfungen zahlenmäßig um mindestens Eins größer als die Anzahl der Verzögerungselemente ist, daß eine der

   ^O Anzapfungen mit dem Eingang des ersten Verzögerungselementes (30) gekoppelt ist und die übrigen Anzapfungen mit jeweils einem der zweiten Eingänge der Addierer gekoppelt ist, und daß die Mehrzahl der Gewichtsfunktionsschaltungen (20, 22, 24, 26) zahlenmäßig um Eins größer

   als die Hälfte der Anzahl der Verzögerungselemente ist und jede Gewichtsfunktionsschaltung einen Eingang und einen Ausgang aufweist, daß die Eingänge sämtlicher Gewichtsfunktionsschaltungen mit dem Eingang des Filters gekoppelt sind, daß der Ausgang einer ersten (26) der

   Gewichtsfunktionsschaltung mit dem zweiten Eingang des zentralen Addierers gekoppelt ist und daß die Ausgänge jeder der anderen Gewichtsfunktionsschaltungen mit mindestens zwei Anzapfungen gekoppelt sind, die jeweils um die gleiche Anzahl von Verzögerungselementen vom zentralen Addierer entfernt liegen.
10. 10.) Digitalfilter nach Anspruch 1, dadurch gekennzeichnet , daß jede der Mehrzahl der Gewichtsfunktionsschaltungen (20, 22, 24, 26) eine erste und eine zweite Verschiebungsmatrize (76 bzw. 78) aufweist, deren jeder an einem Eingang das digitale Signal (x(n)) zugeführt wird und entsprechende Ausgänge aufweist, an denen das erste und das zweite gewichtete digitale Signal geliefert wird, ferner einen Addierer (70), der mit einem ersten Eingang an den Ausgang der ersten Verschiebungsmatrix und mit einem zweiten Eingang an den Ausgang der zweiten Verschiebungsmatrix gekoppelt ist und an seinem Ausgang ein gewichtetes digitales Signal liefert.
11. 11.) Filter nach Anspruch 1,dadurch gekennzeichnet , daß jede von der Mehrzahl der Gewichtsfunktionsschaltungen (20, 22, 24, 26) eine erste Verschiebungsmatrix (26), der an einem Eingang das digitale Signal (x(n)) zugeführt wird und die an einem Ausgang ein erstes, steuerbar verschobenes Digitalsignal liefert, und die einen Verschiebungssteuereingang hat, ferner eine zweite Verschiebungsmatrix (78) , die mit einem Eingang an den Eingang der ersten Verschiebungsmatrix gekoppelt ist und an ihrem Ausgang ein zweites, steuerbar verschobenes Digitalsignal liefert, und die einen Verschiebungssteuereingang hat,, ferner einen Addierer (70), dessen Eingänge mit den Ausgängen der Verschiebungsmatrix gekoppelt sind und an dessen Ausgang ein gewichtetes Digitalsignal geliefert wird, und schließlich ein Register (72, 74), enthält, dem an einem Eingang ein Verschiebungssteuersignal zugeführt wird und das eine Mehrzahl von mit den Steuereingängen der Verschiebungsmatrizen gekoppelte Ausgänge hat.
12. —ΠΙ 12.) Filter nach Anspruch 11, dadurch gekennzeichnet , daß die Verschiebungsmatrizen (76, 78) einen ersten Verschiebungsabschnitt (82) zur steuerbaren Verschiebung des Digitalsignals um eine Bitposition, einen in Reihe mit dem ersten Abschnitt liegenden zweiten Verschiebungsabschnitt (84) zur steuerbaren Verschiebung des Digitalsignals um zwei Bitpositionen und einen in Reihe mit dem zweiten Abschnitt liegenden dritten Verschiebungsabschnitt (86) zur steuerbaren Verschiebung des Digitalsignals um vier Bitpositionen enthält.
13. 13.) Filter nach Anspruch 12, dadurch gekennzeichnet , daß in Reihe mit dem ersten Abschnitt zur steuerbaren Komplementbildung aus dem Digitalsignal ein Inverterabschnitt (80) geschaltet ist.