DE3220863C2 - Operationsverstärkeranordnung - Google Patents
OperationsverstärkeranordnungInfo
- Publication number
- DE3220863C2 DE3220863C2 DE3220863A DE3220863A DE3220863C2 DE 3220863 C2 DE3220863 C2 DE 3220863C2 DE 3220863 A DE3220863 A DE 3220863A DE 3220863 A DE3220863 A DE 3220863A DE 3220863 C2 DE3220863 C2 DE 3220863C2
- Authority
- DE
- Germany
- Prior art keywords
- input
- branch
- load
- fet
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45376—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using junction FET transistors as the active amplifying circuit
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
Angegeben wird ein Operationsverstärker (10) mit zwei Eingangszweigen (20, 26) und einem Bezugszweig (46). Um eine Eingangsverschiebespannung zwischen den beiden Eingangszweigen zu beseitigen, wird der Bezugszweig (46) gegen den ersten Eingangszweig (20) und danach gegen den zweiten Eingangszweig (26) abgeglichen, wodurch der erste Eingangszweig (20) auch gegen den zweiten Eingangszweig (26) abgeglichen und eine Verschiebespannung beträchtlich reduziert oder eliminiert wird.
Description
Die Erfindung bezieht sich auf eine Operationsverstärkeranordnung mit einem ersten Differenzeingangszweig
und einem zweiten Differenzeingangszweig, von denen jeder als Stromspiegel geschaltete Lasttransistoren
aufweist.
Aus der DE-AS 25 38 362 ist es zur Kompension ungleicher
Verstärkungen bzw. Basisströme zweier komplementärer Differenzverstärker in einem mit Hysterese
arbeitenden Komparator bekannt, die beiden Differenzverstärker entsprechend einer niedrigen und einer
hohen Bezugsspannung abzugleichen. Die Bezugsspannungen werden an zugehörige Verstärker angelegt und
mit dem Eingangssignal verglichen.
Fehler an Transistorverstärkern treten aber nicht nur bei Zusammenschaltung mehrerer Verstärker, insbesondere
komplementärer Differenzverstärker auf. sondern beeinflussen bereits die Arbeitsweise jedes einzelnen
Differenzverstärkers. Bekanntlich ist die Spannung am Ausgang eines Differenzverstärkers eine Funktion
der Potentialdifferenz an seinen Eingängen. Bei kurzgeschlossenen Eingängen (Potentialdifferenz gleich Null)
sollte die Spannung am Ausgang des Verstärkers einen vorgegebenen Wert, in der Regel Null Volt haben. Aufgrund
einer typischerweise im Verstärker herrschenden Fehlabgleichsbedingung weicht aber der Ausgang des
Verstärkers von dem erwarteten Pegel ab. Diese Abweichung ist als Verstärker-Offsetspannung bekannt.
Die Fehlabgleichsbedingung innerhalb des Verstärkers geht auf verschiedene Ursachen zurück, beispielsweise
auf eine Fehlanpassung zwischen den Eingangstransistoren oder eine Fehlanpassung zwischen den Lasttransistoren.
Wenn die Verstärkeranordnung eine Gegenkopplungsschleife aufweist, so kann die Offsetspannung als
zusätzliche Eingangsspannung angesehen werden, die notwendig ist, um den Verstärkerausgang auf den gewünschten
Pegel zu treiben. Daher ist die Eingangs-Offsetspannung genereii gleich dem Ausgangsoffset, geteilt
durch die Gesamtverstärkung des Verstärkers.
Aus der US-PS 40 50 030 ist es bekannt, zur Korrektur
der Offsetspannung veränderliche Widerstände zu verwenden, mit deren Hilfe der Strom zwischen internen
Verstärkerstufen verstellt wird. Die Offsetspannung eines Verstärkers bleibt jedoch generell nicht konstant
jede Änderung der Offsetspannung macht daher zusatzliehe Einstellungen oder Verstellungen der veränderlichen
Widerstände erforderlich.
Um die Offsetspannung auch bei Änderung zu kompensieren, wurden andere Schaltungen entwickelt, die
eine automatische Einstellung ermöglichen. Hierzu gehören zerhacker-stabilisierte Verstärker, die eine getrennte
»Zerhacker«-Korrekturschaltung aufweisen, mit der das Offset des Hauptverstärkers automatisch
korrigiert werden soll. Bei einer bekannten Art von zcrhackcrstabilisiertcn
Verstärkern trennt die Zerhackerschaltung das Eingangssignal periodisch von den Verstärkereingängen
und schließt letztere zusammen. Ein am Ausgang auftretendes Offset wird an einen Kundensator
angelegt. Nach dem Wiederanschluß des Eingangssignals an die Eingänge wird die am Kondensator
anstehende Spannung zum Eliminieren der Offsetspannung verwendet. Eine derartige Anordnung ist aus der
US-PS 39 88 689 bekannt. Sie erfordert eine periodische Trennung der Eingangssignalquelle von den Eingängen
des Verstärkers, um den Kondensator wieder aufzuladen.
Die Abtrennung der Verstärkereingänge von der Eingangssignalquelle führt zu einem »Zerhacken« des
Ausganpssignals. Zur Verringerung der Diskontinuitäten
im Ausgangssignal ist eine zusätzliche Schaltung notwendig, die zu den Gesamtkosten der Operationsjo
Verstärkeranordnung nicht unerheblich beiträgt.
Ein anderes, bekannten zerhacker-stabilisierten Verstärkern anhaftendes Problem bestand darin, daß nicht
ohne weiteres zwischen zu korrigierenden Gleichspannungsverschiebungen und geringen Wechsclstrom-Eingangsspannungen,
die von der Korrekturschaltung unbeeinflußt bleiben sollten, unterschieden werden konnte.
So haben beispielsweise in denjenigen Fäiien, in denen ein Wcchsclstrom-Eingangssignal dieselbe Frequenz
wie die Zerhackerfrequenz hat. bekannte Offset-Korrekturschaltungen bei jedem Zyklus ein Spannungsoffset
festgestellt, das in Wirklichkeit das Wechselstrom-Eingangssignal selbst darstellt. Es wurde daher
eine Korrektur der Ausgangsspannung vorgenommen. Wenn die Frequenz des Eingangssignals nur wenig von
der Zerhackerfrequenz abweicht, kann die Zerhackerschaltung fälschlich ein neues Signal erzeugen, welches
die Differenz zwischen der Zerhackerfrequenz und der Eingangssignalfrequenz darstellt und als Intermodulationsverzerrung
bezeichnet wird. Diese Intermodulationsverzcrrung kann auch auftreten, wenn die Eingangssignalfrequenz
an oder nahe eines ganzzahligen Vielfachen der Zerhackerfrequenz liegt. Diesem Intermodulationsproblem
suchte man dadurch zu begegnen, daß das Eingangssignal der Zerhackerschaltung in der
Nähe der Zerhackerfrequenz geeignet bedämpft wurde. Tatsächliche Spannungsoffsets der Verstärkeranordnung
konnten im Bereich der bedämpften Frequenzen ebenfalls nicht korrigiert werden.
Aus der DE-OS 24 42 846 ist eine Verstärkeranordnung
mit zwei Differenzeingangszweigen bekannt, deren Lasttransistoren jeweils als Stromspiegel geschaltet
sind. Durch Verwendung einer aktiven Emitter-Gegenkopplung soll bei dieser bekannten Verstärkeranordnung
der Gegenwirkleitwert der Eingangsstufe verringert werden, ohne große Bauelemente verwenden zu
müssen.
Dagegen ist es Aufgabe der vorliegenden Erfindung, eine Operationsverstärkeranordnung zur Verfügung zu
stellen, bei der Versehiebefehler bzw. Offsets kontinuierlich
und automatisch korrigiert werden, ohne daß die Verstärkereingänge von der Eingangssignalquclle getrennt
werden müssen.
Ausgehend von der Operationsverstärkeranordnung der eingangs genannten Art, sieht die Erfindung zur
Lösung dieser Aufgabe die kennzeichnenden Merkmale des Patentanspruchs I vor. Die Erfindung sieht also zusätzlich·
zu den beiden Differenzeingangszweigen einen Bezugsdifferenzeingangszwcig mit einem als Stromspiegel
geschalteten Lasttransistor vor. Mit diesem Be-/ugsdifferenzeingangszweig werden die ersten und
zweiten Differenzeingangszweige jeweils für sich abgeglichen. Nach dem Eliminieren des Fehiabgleichs zwischen
dem Bezugsdiffcrenzcingangszweig einerseits und den beiden Differenzeingangszweigen andererseits
müssen auch letztere untereinander abgeglichen sein. Dadurch ist die Offset-Spannung der Verstärkeranordnung
beträchtlich verringert oder eliminiert. Zu keinem Zeitpunkt sind die Verstärkereingänge von der Eingangssignalquelle
getrennt, so daß die Operationsverstärkeranordnung stets für eine Verstärkung des Eingangssignals
verfügbar ist. Das Ausgangssignal der Operationsverstärkeranordnung wird daher weder zerh;iekt
noch unterbrochen, und Intermodulationsverzerrungcn sind weitgehend eliminiert.
Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.
Die Erfindung wird im folgenden anhand eines in der Zeichnung dargestellten Ausführungsbeispiels näher erläut
rt. In der Zeichnung zeigt
F i g. 1 ein schematisches Schaltbild eines Operationsverstärkers,
der mit einer Gegenkopplungsschleife versehen und als invertierender Verstärker ausgebildet ist:
Fi g. 2 ein schematisches Schaltbild eines Verstärkers
gemäß einem bevorzugten Ausführungsbeispiel der Erfindung;
F i g. 3 eine Darstellung des Frequenzgangs eines bekannten Verstärkers; und
Fig.4 eine Darstellung des Frequenzgangs des Verstärkers
gemäß F i g. 2.
In F i g. 1 ist ein Operationsverstärker 10 in monolithischer
integrierter Schaltungstechnik als Inversionsverstärker gezeigt, um ein Beispiel der Betriebsweise des
bevorzugten Ausführungsbeispiels der vorliegenden Erfindung zu geben. Die Schaltung gemäß Fig. 1 stellt
eine Spannung-Shunt· Rückkopplung mit einem Widerstand /?2 dar, der einen Rückkopplungszweig vom Ausgang
12 zum invertierenden oder negativen Eingang 14 des Verstärkers 10 bildet. Eine Eingangssignalquelle 16
liefert ein Eingangssignal Vs und ist mit dem invertierenden
Eingang 14 über einen Widerstand R, verbunden. Der nicht invertierende oder positive Eingang 18 des
Verstärkers ist geerdet. Zur Verbesserung der Übersicht sind die Verbindungen des Verstärkers 10 zu Spannungsquellen
und externen Kondensatoren nicht gezeigt.
Die gesamte Spannungsverstärkung Av( mit der
Rückkopplungsschleife kann angenähert werden durch
Aa= -RiIRu
wobei die Verstärkung A, des Verstärkers 10 sehr groß ist. Wenn das Eingangssignal Vs — 0, so sollte auch das
Ausgangssignal V0 gleich 0 sein, da beide Eingänge des Verstärkers geerdet sind. Wenn jedoch im Verstärker
ein Fehlabgleich bzw. eine Verstimmung herrscht, so ergibt sich eine von 0 abweichende Ausgangsspannung
am Ausgang 12, die über den Rückkopplungszweig zurückgckoppelt wird. Es erscheint eine Eingangsverschiebespannung
V1,,, die angenähert werden kann durch
V11, = V,JAU,
wobei Vim clic Ausgangsspannung bei V, = Oist.
Es wird im folgenden auf F i g. 2 Bezug genommen, in
ίο der ein bevorzugtes Ausführungsbeispiei des Operationsverstärkers
10 nach der vorliegenden Erfindung gezeigt ist, der eine Verstärker-Offsetspannung ohne
das Erfordernis der Trennung der Eingänge von der Eingangssignalquelle eliminiert. Der Verstärker 10 hat
einen ersten Eingangszweig 20 mit einem p-Kanal-Eingangs-Feldeffekttransistor
(FET) 22, dessen Drain-Elektrode mit der Drain-Elektrode eines n-Kanal-Last-FET
24 verbunden ist. Der Verstärker 10 hat einen zweiten Eingangszweig 26. der in ähnlicher Weise einen p-Kanal-Eingangs-FET
28 und einen n-Kanal-Last-FET 30 enthält.
Der erste Eingangszweig 20 und der zweite Eingangszweig 26 bilden zusammen einen Hauptdifferenzverstärker,
wobei die Source-Elektroden der Eingangstransistoren 22 und 28 über eine Konstantstromquelle 32 mit
einer positiven Betriebsspannung 34 und die Source-Elektroden der Lasttransistoren 24 und 30 mit der negativen
Betriebsspannung 36 über einen Widerstand 38 verbunden sind. Da die Gate-Elektroden der Lasttransistören
24 und 30 über einen Knotenpunkt 39 mit der Drain-Elektrode des Lasttransistoren 24 zusammengeschlossen
sind, ist zu sehen, daß die Transistoren 24 und 30 als Stromverstärker oder Stromspiegel geschaltet
sind. Dies bedeutet, daß der Lasttransistor 30 den gleichen Strom wie der andere Lasttransistor 24 des Stromspiegelpaars
durchzulassen sucht.
Daher bilden die Eingangstransistoren 22 und 28 ein Differenztransistorpaar, wobei der negative Eingang 14
(Fig. I) mit der Gate-Elektrode 41 des ersten Eingangs-
transistors 22 und der positive Eingang 18 mit der Gate-Elektrode 43 des zweiten Eingangstransistors 28 verbunden
ist. Daher werden der erste Eingangszweig 20 und der zweite Eingangszweig 26 im folgenden als negativer
Eingangszweig 20 bzw. positiver Eingangszweig 26 bezeichnet.
Die Spannung an der Drain-Elektrode des im positiven
Eingangszweig liegenden Lasttransistors 30 am Verbindungspunkt 40 ist proportional der Spannungsdifferenz
zwischen den Eingängen 14 und 18. Der Verbindungspunkt 40 ist mit der Gate-Elektrode eines Ausgangs-FET42
verbunden. Der FET 42 ist mit der negativen Betriebsspannungsleitung 36 und über eine Konstantstromquelle
44 mit der positiven Betriebsspannungsleitung 34 verbunden.
Wenn der Verstärker 10 ohne Verschiebespannung ist, so führen die gleichen Spannungen an den Eingängen
14 und 18 dazu, daS die Eingangstransistoren 22 und 28 der negativen und positiven Eingangszweige die gleichen
Ströme führen. Da die Lasttransistoren 24 und 30 der Eingangszweige als Stromspiegel ausgebildet sind,
suchen auch diese Transistoren übereinstimmende Ströme durchzulassen, und die beiden Eingangszweige 20
und 26 sind damit abgeglichen.
Wenn die Eingangstransistoren 22 und 28 dagegen unabgeglichen sind oder wenn ein anderer Grund, z. B. ein Rauschen oder eine Temperaturdrift, für eine Spannungsverschiebung vorhanden ist, so kann ein Ungleichgewicht zwischen dem Eingangszweig 20 und dem Ein-
Wenn die Eingangstransistoren 22 und 28 dagegen unabgeglichen sind oder wenn ein anderer Grund, z. B. ein Rauschen oder eine Temperaturdrift, für eine Spannungsverschiebung vorhanden ist, so kann ein Ungleichgewicht zwischen dem Eingangszweig 20 und dem Ein-
gangszweig 26 auftreten.
Wenn beispielsweise der Eingang 18 des Eingangstransistors 28 stärker negativ als der Eingang 14 des
Eingangstransistors 22 sein muß, um den gleichen Strom in den Transistoren zu erzeugen, dann kann durch Anlegen
der gleichen Spannungen an die beiden Eingänge 14 und 18 ein höherer Strom im Eingangstransistor 22 als
im Eingangstunsistor 28 erzeugt werden. Der Lasttransistor
24 des negativen Eingangszweiges 20 nimmt den durch den Eingangstransistor 22 fließenden Strom auf,
und der Lasttransistor 30 des positiven Eingangszweiges 26 sucht den Strom durch den Lasttransistor 24
wiederzuspiegeln bzw. eine Anpassung zu erreichen. Da der Lasttransistor 30 des positiven Eingangszweigs
mehr Strom durchzulassen sucht als ohne Korrektur von Eingangstransistor 28 zur Verfügung steht, fällt das
Potential am Verbindungspunkt 40, wodurch das Potential am Ausgang 12 ansteigt. Diese Spannungsverschieerwähnt,
bilden die Zweige 20 und 46 einen Differenzverstärker, so cUß bei geschlossenem Schalter 60 die
gleiche Spannung an den Gate-Elektroden der Eingangstransislortn
22 und 48 ansteht und das Potential am Ausgangsanschluß 52 in der Skalenmitte sein sollte
(wobei in dem beschriebenen Allsführungsbeispiel eine
Spannung an der Skalenmittc anzeigt, daß keine Spannungsdifferenz
an den Eingängen herrscht)- Wenn jedoch eine .Spannungsverschiebung zwischen dem negativen
Eingangszweig 20 und dem Bezugszweig 46' vorhanden ist. so wird das Potential am Verbindungspunkt
52 gegenüber dem Skulcnmittelwcrt verschoben. Die Potentialänderung am Anschlußpunkt 52 wird vom Bezugsverstärker
54 derari verstärkt, daß clic Spannung
am Verbindungspunkt 56 auch eine Funktion des Ungleichgewichts zwischen dem negativen Eingangs/wci"
20 und dem Bezugszweig 46 ist.
Der Ausgang am Verbindungspunkt 56 ist über einen
H i
64
von der Hauptrückkopplungsschleife (Fig. 1) als Eingangs-Offsetspannung
zu den Eingängen 14 und 18 rückgekoppelt wird.
Um diese Offsetspannung zu eliminieren, ist ein dritter Eingangszweig oder Bezugszweig 46 vorgesehen,
der einen p-Kanal-Bezugseingangstransistor 48 mit einer Gate-Elektrode 49 und einen n-Kanal-Lasttransistor
50 aufweist. Die Source-Elektrode des Bezugseingangstransistors 48 ist mit den Source-Elektroden der
Eingangstransistoren 22 und 28 und die Source-Elektrode des Bezugslasttransistors 50 mit den Source-Elektroden
der Lasttransistoren 24 und 30 in den Eingangszweigen verbunden. Die Kombination des Bezugszweiges 46
mit dem negativen Eingangszweig 20 bildet einen zweiten Differenzverstärker, wobei die Eingangstransistoren
22 und 48 ein zweites Differenzpaar bilden. Die Kombination des Bezugszweigs 46 mit dem positiven
Eingangszweig 26 stellt einen dritten Differenzverstärker dar, wobei die Eingangstransistoren 28 und 48 ein
drittes Differenzpaar bilden. Die Gate-Elektrode des Bezugs-Lasttransistors 50 ist mit den Gate-Elektroden
der anderen Lasttransistoren 24 und 30 an einem Verbindungspunkt 39 verbanden, so daß der Bezugs-Lasttransistor
50 ebenfalls einen Stromspiegel zum Transistor 24 darstellt.
Der Ausgang 52 an der Drain-Elektrode des Bezugs-Lasttransistors
50 ist mit der Gate-Elektrode eines Bezugsverstärkers 54 verbunden. Der Ausgang 56 des Bezugsverstärkers
54 ist mit der positiven Betriebsspannungsleitung 34 über eine Konstantstromquelle 58 verbunden,
wobei die Source-Elektrode des Bezugsverstärkers 54 an die negative Betriebsspannungsleitung 36
angeschlossen ist.
Um den negativen Eingangszweig 20 gegen den positiven Eingangszweig 26 derart abzugleichen, daß eine
Offsetspannung zwischen den beiden Eingangszweigen kompensiert wird, wird der negative Eingangszweig 20
zunächst mit Bezug auf den Bezugszweig 46 abgeglichen, und danach wird der positive Eingangszweig 26
gegenüber dem Bezugszweig 46 abgeglichen. Es ist zu sehen, daß bei Abgleich des Bezugszweiges 46 gegenüber
sowohl dem Eingangszweig 20 als auch dem Eingangszweig 26 auch die Eingangszweige 20 und 26 gegeneinander
abgeglichen sind.
Um einen Abgleich zu erreichen, ist ein Schalter 60 zum Kurzschließen der Eingänge oder Gate-Elektroden
41 und 49 der Eingangstransistoren 22 und 4* der Zweige
20 und 46 vorgesehen, so daß die Gate-Elektroden 41 und 4? gemeinsam am Eingang 14 liegen. Wie oben
Lasttransistors 24 sowie mit einem Kondensator 66 verbunden. Der Kondensator 66 ist strichpunktiert dargestellt,
da er für das monolithische Chip ein externes Bauelement darstellt. Die Schalter 60 und 62 sind gleichzeitig
geschlossen, wobei die geschlossene Phase mit »A« bezeichnet ist. Die Schalter 60 und 62 können als
FETs ausgebildet sein und werden von einem Steuergerät 68 gesteuert, das eine Taktfunktion erfüllt. Das Steuergerät
68 kann aus einer an sich bekannten Taktgeberschaltung bestehen.
Wenn die Schalter 60 und 62 geschlossen sind (d. h. während der /\-Phasc). wird der externe Kondensator
66 auf die Spannung am Verbindungspunkt 56 des Bezugsverstärkers 54 aufgeladen. Bei einer Potentialänderung
am Rückgate 64 des negativen Lasttransistors 24
J5 ändert sich auch das Potential am Fron'gate des Lasttransistors
24 (am Verbindungspunkt 39). Da das Frontgate des Bczugslasttransistors 50 ebenfalls mit dem Verbindungspunkt
39 verbunden ist, ändert sich der im Lasttransistor 50 des Bezugszweiges 46 fließende
Strom, und zwar auch bezüglich der Richtung, wodurch die Spannung am Verbindungspunkt 52 auf -^en Skalenmittelpunkt
zurückgeführt wird. Daher wird jede Spannungsänderung am Verbindungspunkt 52. die eine
Funktion des Offset oder des Ungleichgewichts /wisehen dem negativen Eingangszweig 20 und dem Bezugszweig
46 ist. während der Phase A vom Verstärker 54 verstärkt und zum Rückwärtsgate des Lasttransistors
24 derart rückgekoppelt, daß das Verhältnis der in den
Lasttransistoren 24 und 50 fließenden Ströme geändert wird, um den Bezugszweig 46 mit dem negativen Eingangszweig
20 wieder ins Gleichgewicht bzw. zum Abgleich zu bringen.
Am Ende der Phase A und bei Beginn der Phase Ä werden die Schalter 60 und 62 geöffnet und trennen die
Gate-Elektroden der Eingangstransistoren 22 und 48 sowie den Ausgang 56 des Bezugsverstärkers 54 von
dem Rückwärtsgate 64 des Lasttransistors 24 des negativen Eingangszweigs 20. Während der Phase A verbindet
ein Schalter 70 den Eingang 18 des Eingangstransistors 28 des positiven Eingangszweigs 26 mit der Gate-Elektrode
49 des Bezugscingangstransistors 48 des Bezugszweigs 46. Gleichzeitig verbindet ein vierter Schalter
72 den Ausgang 56 des Bezugsverstärkers 54 mit dem Rückwärtsgatc 74 des positiven Lastirunsir.tors 30
(,., und einem zweiten externen Kondensator 76.
Während der Phase A sind daher die Gatc-Elcktroden
der Eingangstransistoren 28 und 48 des positiven Eingangszweigs 26 und des Bczugczweigs 46 zusam-
mcngeschlossen, so daß aus Potential am Verbindungspunkt 52 auf ein Offset bzw. eine Verstimmung zwischen
dem positiven Eingangszweig 26 und dem Bezugszweig 46 anspricht. Diese Spannung wird vom Verstärker
54 verstärkt und zum Rückwärtsgate 74 des Lasuransistors 30 über den Schalter 72 (geschlossen
während der Phase Ä) rückgekoppelt, wobei der Kondensator 76 auch über den Schalter 72 auf die Spannung
am Ausgangsverbindungspunki 56 des Bezugsverstärkers
54 aufgeladen wird.
Eine Potentialänderung am Rückwärtsgate 74 des Lasttransistors 30 ändert den durch den Lasttransistor
30 fließenden Strom derart, daß der positive Eingangszweig 26 mit dem Bezugszweig 46 abgeglichen wird.
Sobald der positive Eingangszweig 26 gegenüber dem Bezugszweig 46 während der Phase Ä abgeglichen und
der negative Eingangszweig 20 gegenüber dem Bezugszweig 46 abgeglichen ist, ist auch der negative Eingangszwtig
gegenüber dem positiven Eingangszweig abgeglichen.
Zur Erläuterung der Funktionsweise des Operationsverstärkers i0 sei beispielsweise angenommen, daß die
Lasttransistoren 24 und 30 der Eingangszweige übereinstimmen, die Eingangstransistoren 22 und 28 jedoch
fehlabgeglichen bzw. ungleich sind, so daß sie ohne eine Korrektur zu einem Offset führen wurden. Es sei ferner
angenommen, daß in ähnlicher Weise der Lasttransistor 50 des Bezugszweiges 46 mit den Lasttransistoren 24
und 30 übereinstimmt, während der Bezugseingangstransistor 48 weder mit dem ei.ien noch mit dem ande-/en
der beiden Eingangstransistoren 22 und 28 übereinstimmt. Ferner sei angenommen, daß das Eingangssignal
V, = 0 ist, so daß das Ausgangssignal V11 am Verbindungspunkt
12 ohne eine Verschiebe- bzw. Offset-Spannung auf dem Skalenmittelpunkt wäre.
Daher benötigt die Gate-Elektrode 49 des Bezugseingangstransistors
48 beispielsweise ein stärker negatives Potential als die Gätc-Eickifödc 4i des negaiiven Eingangstransistors
22, um die gleichen Ausgangsströme zu erzeugen. Während der Phase A, bei der die Gate-Elektroden
der Transistoren 22 und 48 zusammengeschlossen sind (und daher das gleiche Potential haben) sucht
der negative Eingangstransistor 22 einen höheren Strom als der Bezugseingangstransistor48 zu erzeugen.
Der negative Lasttransistor 24 im Eingangszweig 20 nimmt den vom zugehörigen Eingangstransistor 22 gelieferten
Strom auf, wobei das Potential am Verbindungspunkt 39 auf den notwendigen Pegel kommt, damit
der Lasttransistor diesen besonderen Strom durchlassen kann. Da die Lasttransistoren 50 und 24 als
Stromspiegel ausgebildet sind, sucht der Lasttransistor 50 des Bezugszweiges 46 denselben Strom durchzulassen,
der auch durch den Lasttransistor 24 des negativen Eingangszweiges fhVQt. Da jedoch der Bezugseingangstransistor
48 gegenüber dem negativen Eingangstransistor 22 verstimmt ist, sucht der Eingangstransistor 48
einen niedrigeren Strom durchzulassen als der Strom, auf den sich der Lasttransistor 50 einzustellen sucht.
Daher sinkt die Spannung am Verbindungspunlct 52 ab.
was dazu führt, daß die Spannung am Ausgangsverbindungspunkt 56 des Bezugsverstärkers 54 ansteigt.
Da der Schalter 62 während der Phase A geschlossen ist, wird der Kondensator 66 auf die Spannung am Ausgangsverbindungspunkt
56 aufgeladen, und das Rückwärtsgate 64 des Lasttransistors 24 wird mit zunehmender
Spannung am Ausgangsverbindungspunkt 56 ebenfalls angehoben. Um den Strom im Lasttransistor 24
beizubehalten, sinkt die Spannung am Frontgate des Lasttransistors 24 in dem Maße ab, wie die Spannung
am Rückwärtsgate 64· zunimmt. Wenn die Spannung am
Verbindungspunkt 39 absinkt, stellt sieht der Bezugslasttransistor 50 auf niedrigeren Strom ein und bringt
letzteren in Übereinstimmung mit dem Strom im Bezugseingangstransistor
48, der ursprünglich »inen geringeren Strom als der negative Eingargstransistor zu erzeugen
suchte. Als Folge davon kehrt das PotentiaS am Verbindungspunkt 52 auf den Skalenmittelpunkt oder
ίο den Abgleichpunkt zurück. Auf diese Weise werden die
Spannungen bzw. Potentiale an den Gate-Elektroden der Lasttransistoren 24 und 50 so eingestellt, daß das
Verhältnis der in den Lasttransistoren 24 und 50 geführten Ströme mit dem Sitromverhältnis übereinstimmt, das
die Eingangstransistoren 22 und 48 als Foige ihrer Fehlanpassung zu erzeugen suchen, und der negative Eingangszweig
20 wird mit dem Bezugszweig 46 abgeglichen.
Bezüglich des anderen Eingangszweiges 26 kann bei
2u diesem Beispiel angenommen werden, daß die Gate-Elektrode
43 des Eingangstransistors 28 stärker negativ sein muß als die Gate-Elektrode 49 des Bezugseingangstransistors
48, damit in diesen Transistoren die gleichen Ströme fließen. Während der Phase Ä sind die Schalter
70 und 72 geschlossen (und die Schalter 60 und 62 geöffnet), so daß die Gate-Elektroden der Transistoren 28
und 48 zusammengeschlossen sind, wobei der Bezugseingangstransistor 48 einen höheren Strom als der positive
Eingangstransistor 28 zu führen sucht. Auch hier
jo sind die Lasttransistoren 50 und 30 als Stromspiegel
angeordnet, so daß der Bezugslasttransistor 50 sich auf den gleichen Strom wie der Lasttransistor 30 einzustellen
sucht, wobei letztere wiederum den gleichen Strom wie der zugehörige Eingangstransistor 28 führt.
J5 Da der Bezugseingangstransistor 48 einen höheren
Strom als der positive Eingangstransistor 28 zu führen sucht, sucht er auch einen höheren Strom zu führen, als
derjenige Sirorti, auf den sich der zugehörige Lasttransistor
50 einzustellen sucht. Als Folge davon ergibt sich ein Spannungsanstieg au. Verbindungspunkt 52, der
vom Verstärker 54 derart verstärkt wird, daß die Ausgangsspannung bei 56 absinkt. Die niedrigere Spannung
bei 56 wird über den geschlossenen Schalter 72 zum Rückwärtsgate 74 des Lasttransistors 30 des Positiven
Eingangszweiges 26 rückgekoppelt. Dadurch wird der externe Kondensator 76 auf die Spannung am Verbindungspunkt
56 entladen. Aufgrund der Verringerung des Potentials am Rückwärtsgate 74 wird auch der
durch den Lasttransistor 30 fließende Strom verringert,
so so daß das Stromverhältnis zwischen den Lasttransistoren 50 und 30 an das Stromverhältnis angepaßt wird, das
die Eingangstransistoren 48 und 28 der Bezugs- und positiven Eingangszweige aufgrund des Offsets herzustellen
suchen. Auf diese Weise wird der positive Eingangszwcig gegenüber dem ßezugszweig abgeglichen.
Bei Verringerung des durch den positiven Lasttransistor 30 fließenden Stroms steigt die Spannung am Verbindungspunkt
40 an und nähert sich dem Skalenmittelpunkt. Daher wird auch die Spannung am Ausgang 12
bo derart verringert, daß sie sich dem Skalenmittelpunkt stärker nähen. Daher wird die Ausgangsverschiebespannung
verringert, wodurch auch die Eingangsverschiebespannung über die Hauptrückkopplungsschleife
(Fig. 1) verringert wird. Mit Verringerung der Eingangsverschiebespannung erhöht sich der Strom im negativen
Eingangszweig 20, während der Strom im positiven Eingangszweig 26 verringert wird. Wenn der negative
Eingangszweig 20 gegenüber dem positiven Ein-
gangszweig 26 einen abgeglichenen Zustand erreicht, ist
der Ausgang 12 des Verstärkers 10 am Skalenmittelpunkt (unter der Annahme, daß die Eingänge 14 und 18
auf dem gleichen Potential sind), und die Offsetspannung ist beseitigt Bei einem Eingangssignal Vs außerhalb von 0 ist das Ausgangssignal V0 gegenüber dem
Skalenmittelpunk« als Funktion von V5 verschoben, jedoch ist das Offset in der gleichen Weise beseitigt
Es ist daher zu sehen, daß der Verstärker 10 eine
Korrektur des Offset ohne Trennung der Eingänge von der Eingangssignalquelle ermöglicht Als Folge davon
verstärkt der Verstärker 10 kontinuierlich das Eingangssignal und liefert ein unzerhacktes Ausgangssignal.
Ein zusätzlicher Vorteil des Verstärkers 10 bezieht sich auf die »Gleichtakt«-Spannung der Eingänge. Die
Gleichtakt-Spannung eines Differenzverstärkers ist die mittlere Spannung der beiden Eingangssignale. Der
Gleichtakt-Unterdrückungsfaktor ist ein Parameter von Differenzverstärkern, der sich auf die Änderung der
Offsetspannung bei einer Änderung in der Gleichtaktspannung bezieht. Der Gieichtakt-'Jp.terdrückungsfaktor kann bei früheren Verstärkern verschlechtert werden, wo beispielsweise die Korrekturschaltung einen
getrennten Bezugsverstärker hat, der nicht immer mit den Hauptverstärkereingängen verbunden ist. Wenn
der Bezugsverstärker bei diesen bekannten Schaltungen mit den Hauptverstärkereingängen verbunden ist,
muß die Gleichtaktspannung des Bezugsverstärkers auf oie Gleichtaktspannung des Hauptverstärkers gebracht
werden. Dies kann als Fehlersignal gedeutet werden, das die Offset-Korrekturwirkuno verfälschen würde.
Bei der Erfindung ist dieses Problem vermieden, da der Bezugszweig 46 stets mit einem der Eingangszweige 20
bzw. 26 verbunden ist, so daß der Bezugszweig 46 stets die gleiche Gleichtaktspannung wie die Eingangszweige
20 und 26 erhalten kann. Daher kann der Verstärker 10 ein gutes dynamisches Gleichgewicht bzw. einen guten
dynamischen Abgleich aufrechterhalten, da der Hochfrequenz-Gleichtakt-Unterdrückungsfaktor ohne Verfälschung durch die Korrekturschaltung stets ausgezeichnet bleibt
Ein anderer Vorteil des Verstärkers 10 gemäß F i g. 2 besteht darin, daß bei ihm kein getrennter Differenzverstärker Verwendung findet, der als Absolutbezug im
Vergleich zum Hauptverstärker wirkt. Bei bekannten Verstärkern dieser Art werden alle Unterschiede zwischen dem Hauptverstärker und dem Bezugsverstärker
als Offsetfehler interpretiert, und der Hauptverstärker wird dementsprechend eingestellt. Ein Nachteil eines
solchen Systems liegt darin, daß bei einem Fehler im Bezugsverstärker die Korrekturschaltung den Hauptverstärker fehlerhaft korrigiert. Bei der Erfindung liefert dagegen der Bezugszweig 46 keine absolute Bezugsgröße, sondern bringt zunächst den einen Signalzweig und danach den anderen Signalzweig gegen sich
selbst zum Abgleich, wodurch die beiden Eingangszweige auch gegeneinander abgeglichen werden.
Da die Rückwärtsgates 64 und 74 der Lasttransistoren 24 und 30 der Eingangszweige als Offset-Korrekturpunkte verwendet werden, ist die Korrekturwirkung
unabhängig von der Gleichtaktspannung des Eingangspaares 22 und 28. Dies ergibt eine zusätzliche Genauigkeit der Korrekturschaltung.
Der Verstärker 10 weist auch einen Rückkopplungskondensator 80 auf, der zwischen dem Ausgangsanschlußpunkt 40 des positiven Lasttransistors 30 und dem
Ausgang 12 des Ausgangsverstärkers 42 liegt. Bei einem
Wechselstromeingangssignal und insbesondere bei einem Wechselstromausgangssignal führt der Strom
durch den Kondensator 80 zu einer dynamischen Verstimmung des positiven Eingangszweiges 26. Dies ist
eine gewünschte Wirkung, um dem Hauptverstärker mit den Eingangszweigen 20 und 26 ein kontrolliertes
Verstärkungsabroilen und eine begrenzte Wechselstromverstärkung zu geben, wodurch die Stabilität des
Verstärkers 10 verbessert und die Verhinderung eines
ίο Klingeins oder Oszillierens unterstützt wird.
Der Verstärker 10 weist außerdem einen zweiten Rückkopplungskondensator 82 auf, der zwischen dem
Ausgang 12 des Ausgangsverstärkers 42 und über einen
Schalter 84 dem Ausgang 52 des Bezugslasttransistors
50 angeordnet ist. Der Schalter 84 ist während der Phase
Ä ebenso wie die Schalter 70 und 72 geschlossen. Wenn der erste Rückkopplungskondensator 80 Strom zu oder
von dem Verbindungspunkt 40 bewegt, bewegt der Kondensator 82 in ähnlicher Weise eine ähnliche Strom
menge zu und von dem Verbindungspunkt 52 während
der Phase Ä. Wenn daher der positive Eingangszweig 26
blgiU Ulli glblLllb
zu ihrem statischen Abgleich dynamisch verstimmt sind, so wird kein Korrektursignal am Verbindungspunkt 52
während der Phase Ä als Folge des Wechselstrom-Eingangssignals erzeugt Daher wird auch kein Signal mit
einer Frequenz erzeugt, die gleich der Differenz zwischen der Zerhackerfrequenz und der Eingangssignalfrequenz ist, so daß das oben erwähnte Problem der
Der Einbau des zweiten Rückkopplungskondensators 82 hat auch einen sehr erwünschten Effekt auf den Frequenzgang des Verstärkers 10. Fig.3 zeigt ein Bode-Diagramm, bei dem die rückkopplungsfreie Verstär-
kung (open loop gain) als Funktion der Frequenz für viele bekannte zerhackerstabilisierte Verstärker gezeigt ist. Gezeigt sind geradlinige Annäherungen des
Frequenzgangs, wobei der tatsächliche Frequenzgang den dargestellten geraden Linien asymptotisch angenä-
«o hert ist. Die Verstärkung des Hauptverstärkers allein isi
durch die Kurve 90 dargestellt, die einen Abschnitt mil einem relativ flachen Frequenzgang bei 90a und einen
Abschnitt 906 aufweist, wo der Frequenzgang um 6 db pro Oktave abfällt. Der Frequenzgang der Zerhacker-
Korrekturschaltung bekannter zerhackerstabilisierter
Verstärker ist dargestellt durch die Kurve 92, die ebenfalls um 6db pro Oktave abfällt. Wie in Fig. 3 gezeigl
ist, ist der zusammengesetzte Frequenzgang des Verstärkers mit dem Hauptverstärker und der Zerhacker-
Korrekturschaltung additiv entsprechend der Kurve 94 Daher haben die Abschnitte, wo die Frequenzgänge sowohl des Hauptverstärkers als auch der Zerhackerschaltung mit einer Steigung 6 db pro Oktave abfallen
eine Steigung des Gesamtverstärkers von 12 db pro Ok
tave entsprechend dem Kurvenabschnitt 94a. Als Folge
davon kann ein starkes Klingeln oder Oszillieren in diesem Abschnitt des Frequenzbereichs auftreten.
Mit dem Kondensator 82 ist der Frequenzgang de« Verstärkers 10 gemäß F i g. 2 entsprechend der Darstel
lung in F i g. 4. Der Frequenzgang des Hauptverstärker!
ist bei % gezeigt, und der Frequenzgang der Korrektur schaltung ist bei 98 gezeigt. Der Frequenzgang 96 de;
Hauplverstärkcrs kann ähnlich dem Frequenzgang 9( des Hauptverstärkers gemäß F i g. 3 sein, und der Fre
b5 quenzgang 98 der Korrekturschaltung allein kann ahn
lieh dem Frequenzgang 92 der Zcrhackcrschnllung gc
maß Fig. J sein. Obwohl der Hauplvcrstärker und die
Korrekturschaltung individuell die gleichen Frequenz
32 20 863 | 15 | 20 | 16 | ! | j |
gänge wie diejenigen gemäß F i g. 3 haben können, ist | 25 | ||||
die Abrollkurve 100 des Gesamtverstärkers 10 nur 6 db | JO | ||||
pro Oktave über den gesamten Frequenzbereich. Dies | J") | 1 | |||
geht auf die Tatsache zurück, daß beim Verstärker 10 | 40 | I | |||
entweder der Hauptverslärker oder die Korrektur- 5 | |||||
schaltung auf das Ausgangssignal anspricht, jedoch | |||||
nicht beide gleichzeitig vom Ausgangssignal abhängig | I | ||||
sind. Demgemäß ist auch die Stabilität des Verstärkers | 50 | & | |||
verbessert | ?>;■! I |
||||
Im Rahmen des Erfindungsgedankens sind verschie- io | Y- | ||||
dene Abwandlungen möglich und für den Fachmann | i vV |
||||
aufgrund der vorstehenden Beschreibung ohne weiteres | 55 | ■-■',' | |||
erkennbar. So kann der Verstärker 10 beispielsweise so | |||||
ausgebildet sein, daß in ihm andere aktive Elemente, | |||||
z. B. Bipolartransistoren anstelle von Feldeffekttransi- is | b0 | ||||
stören Verwendung finden. | b5 | ||||
Hierzu 2 Blatt Zeichnungen | |||||
Claims (14)
1. Operationsverstärkeranordnung mit einem ersten Differenzeingangszweig .und einem zweiten
Differenzeingangszweig, von denen jeder als Stromspiegel geschaltete Lasttransistoren aufweist, gekennzeichnet
durch
einen Bezugsdifferenzeingangszweig (46) mit einem Lasttransistor (50). der als Stromspiegel geschaltet ι ο
ist,
eine Schalteinrichtung (60, 62, 70, 72, 84), welche während einer ersten Periode die Eingänge (41,49)
des ersten Zweiges (20) und des Bezugszweiges (46) derart verbindet, daß eine Spannungsänderung am
Ausgang (52) des Bezugslasttransistors (50) ein Maß für ein Ungleichgewicht zwischen dem ersten Zweig
und dem Bezugszweig ist, und die abwechselnd mit der ersten Periode während einer zweiten Periode
die Eingäcgt (43, 49) des zweiten Zweiges (26) und des Bezugszweiges (46) derart verbindet, daß eine
Spannungsänderung am Ausgang (52) des Bezugslasttransistors (50) ein Maß für ein Ungleichgewicht
zwischen dem zweiten Zweig und dem Bezugszweig ist, und eine Rückkopplungsschaltunfe (54) zum Rückkoppeln
der Spannungsändemng am Ausgang (42) des Bezugslasttransistors (50) zu den Eingängen (64,74)
der Lasttransistoren (24, 30), wobei die durch die Lasttransistoren fließenden Ströme und die Spannungen
an oen Eingängen der Lasttransistoren so eingestellt werden, dr,ß sie J.en ersten Eingangszweig
(20) gegen den BeTUgszweig (46) während der
ersten Periode und den zweite -. Zweig (26) gegen
den Bezugszweig (46) während der zweiten Periode J5 abgleichen, so daß der erste Eingangszweig (20) und
der zweite Eingangszweig (26) auch gegeneinander abgeglichen sind.
2. Verstärkeranordnung nach Anspruch 1, dadurch gekennzeichnet, daß ein Ausgangsverstärker
(42) mit dem Ausgang (40) des zweiten Lasttransistors (30) betriebsmäßig gekoppelt ist, daß ein erste?
Rückkopplungskondensator (80) zwischen den Ausgängen (12, 40) des Ausgangsverstärkers (42) und
des zweiten Lasttransistors (30) angeordnet ist, um ein Abrollen bzw. Absinken der Wechselstromverstärkung
hervorzurufen, und daß die Schalteinrichtung einen Schalter (84) aufweist, der während der
zweiten Periode einen Rückkopplungskondensator (82) zwischen die Ausgänge (12, 92) des Ausgangs-Verstärkers
(42) und des Bezugslasttransistors (50) einschaltet, während die Eingänge (43,49) des zweiten
Zweiges (26) und des Bezugszweiges (46) miteinander verbunden sind, so daß der zweite Rückkopplungskondensator
(82) bei Verstimmung des zweiten Eingangszweiges (26) durch den ersten Rückkopplungskondensator
(80) den Bezugszweig (46) in gleicher Weise verstimmt und ein Ungleichgewicht zwischen
dem zweiten Eingangszweig und dem Bezugszweig aufgrund eines Wechselstrom-Eingangssi- ω
gnals ausgeglichen wird.
3. Verstärkeranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Rückkopplungscinrichtung
einen das Ausgangssignal des Be/.ugslasttransistors (50) verstärkenden Be/iigsvcrstärker μ
(54) aufweist.
4. Verstärkeranordnung nach Anspruch 3, dadurch gekennzeichnet, daß jeder Eingangszweig-Lasttransistor
(24,30) einen Feldeffekttransistor mit einem Frontgate (39) und einem Rückwärtsgate (64,
74) aufweist und daß die Rückkopplungsschaltung (54) so ausgebildet ist, daß sie die Spannung am Ausgang
(56) des Bezugsverstärkers (54) zum Rückwärtsgate (64) des ersten Last-FET (24) während der
ersten Periode und den Ausgang des Bezugsverstärkers (54) zum Rückwärtsgate (74) des zweien Last-FET
(30) während der zweiten Periode rückkoppeil.
5. Verstärkeranordnung nach Anspruch 4, dadurch gekennzeichnet, daß ein erster Kondensator
(66), der die vom Bezugsverstärker (54) während der ersten Periode entwickelte Spannung speichert, mit
dem Rückwärtsgate (64) des ersten Last-FET (24) verbunden ist und daß ein zweiter Kondensator (76),
der die vom Bezugsverstärker (54) während der zweiten Periode entwickelte Spannung speichert,
mit dem Rückwärtsgate (54) des zweiten Last-FET (30) verbunden ist
6. Verstärkeranordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß sie (10) in
integrierter Schaltungstechnik vorgesehen und mit zwei externen Kondensatoren (66,76) verbunden ist,
daß der erste Eingangszweig (20) einen p-Kanal-Eingangs-FET(22) und einen n-Kanal-Last-FET(24) mit
einem Frontgate (39) und einem Rückwärtsgate (64) aufweist, wobei die Drain-Elektrode des ersten Last-FET
(24) mit der Drain-Elektrode des ersten Eingangs-FET (22) verbunden ist, daß der zweite Eingangszweig
(2S) einen p-Kanal-Eingangs-FET (28) und einen n-Kanal-Last-FET (30) mit einem Frontgate
(39) und einem Rückwärtsgate (74) aufweist, wobei die Drain-Elektrode des zweiten Last-FET
mit der Drain-Elektrode des zweiten Eingangs-FET verbunden ist, daß der Bezugszweig (46) einen p-Kanal-Eingangs-FET
(48) und einen n-Kanal-Lasl-FET (50) mit einem Frontgate (39) und einem Rückwärtsgate
aufweist, wobei die Drain-Elektrode des Bezugslast-FET mit der Drain-Elektiode des Bezugseingangs-FET verbunden ist, die Source-Elektrode
jedes Eingangs-FET (22, 28, 48) mit einer ersten Konstantstromquelle (32), die Source-Elektroden jedes
der Last-FETs (24, 30, 50) mit einem Lastwiderstand (38) und die Frontgates (39) jedes Last-FET
(24,30,50) mit der Drain-Elektrode des ersten Last-FET
(22) verbunden sind, so daß die drei Last-FETs als Stromspiegel geschaltet und jedes Paar von Bezugs-
und Eingaiigszweigen ein Differenzpaar bildet, daß ein erster Schalter (60) die Gate-Elektrode (41)
des ersten Eingangs-FET (22) mit der Gate-Elektrode (49) des Bezugseingangs-FET (48) betriebsmäßig
koppelt, daß ein zweiter Schalter (70) die Gate-Elektrode (43) des zweiten Eingangs-FET (28) mit der
Gate-Elektrode (49) des Bezugs-FET (48) betriebsmäßig koppelt, daß ein Bezugsverstärker-FET (54)
mit einer Gatc-E/ektrode an die Drain-Elektrode (52) des Bezugslast-FET (50) und mit einer Drain-Elektrode
(56) an eine zweite Stromquelle (58) angeschaltet ist, daß die Drain-Elektrode (56) des Bezugsverstärker-FET
(54) über einen dritten Schaller (62) mit dem Rückwärtsgate (64) des ersten Last-FF.T
(24) und einem externen Anschlußpunkt zum Anschluß eines ersten externen Kondensators (66) verbindbar
ist, daß die Galc-Elekimde eines Ausgangsverstärker
FET (42) mit der Drain-Elektrode (40) des /weiten Last-FET (30) und die Drain-Elektrode
des Ausgangsverstärker-FET (42) mit einer dritten Stromquelle (44) verbunden ist. daß die Drain-FJck-
trode (56) des Bezugsverstärker-FET (54) mit dem Rückwärtsgate (74) des /weiten Last-FET (30) und
mit einem zweiten externen Anschluß zur Verbindung eines zweiten externen Kondensators (46) über
einen vierten Schalter (72) verbindbar ist und daß ein Steuergerät (68) zum öffnen der zweiten und vierten
Schalter (70 und 72) und zum Schließen der ersten und dritten Schalter (60 und 62) vorgesehen ist, wobei
ein Offset zwischen dem ersten Eingangszweig (20) und dem Bezugszweig (46) zu einer Spannungsverschiebung
an der Drain-Elektrode (52) des Bezugslast-FET (50) und damit zur Potentialverschiebung
an der Drain-Elektrode (56) des Bezugsverstärker-FET (54), damit zur Verschiebung des Potentials
am Rückwärtsgate(64)des ersten Last-FET(24) und damit schließlich zu einer Verschiebung des Potentials
an den Frontgates (39) des ersten und des Bezugslast-FET (24 und 50) führt, so daß die Ströme
durch den ersten Eingangszweig (20) und den Bezugszweig (46) abgeglichen werden, wobei das Steuergerät
(68) ferner in einer zweiten Phase die ersten und dritten Schalter (60 und 62) öffnet und die zweiten
und vierten Schalter (70 und 72) schließt, so daß ein Offset zwischen dem zweiten Eingangjzweig (26)
und dem Bezugszweig (46) zu einer Potentialver-Schiebung an der Drain-Elektrode (42) des Bezugslast-FET(50),
diese wiederum zu einer Potentialverschiebung an der Drain-Elektrode (56) des Bezugsverslärker-FET
(54), diese sodann zu einer Potential· verschiebung am Rückwärtsgate (74) des zweiten
Last-FET (30), diese wiederum zu einer Potentialverschiebung an der Drain-Elektrode (40) des zweiten
Last-FET (30) und letztere schließlich zu einer Potentialverschiebung an der Drain-Elektrode (12)
des Ausgangsverstärker-FET (42) führt, so daß die Ströme durch den zweiten Eingangszweig (26) und
den Bezugszweig (46) abgeglichen werden, wodurch die ersten und zweiten Eingangszweige (20, 26) mit
Bezug auf den Bezugszweig (46) und damit auch gegeneinander abgeglichen sind.
7. Verstärkeranordnung nach Anspruch 6, dadurch gekennzeichnet, daß der erste Rückkopplungskondensator
(80) zwischen der Diain-Elektrode (15!) des Ausgangsverstärker-FET (42) und der
Drain Elektrode (40) des zweiten Last-FET (30) angeordnet ist, daß ein Anschluß des /.weiten Rückkopplungskondensators
(82) mit der Drain-Elektro de (12) des Ausgangsverstärker-FET (42) verbunden
ist, daß der andere Anschluß des zweiten Rücickopplungskondensators
über einen fünften Schalter (84) mit der Drain-Elektrode (52) des Bezugslast-FET
(50) verbunden ist und daß der fünfte Schalter (84) vom Steuergerät (68) geschlossen ist, während die
zweiten und vierten Schalter (70) und (72) geschlossen sind.
8. Verstärkeranordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die ersten
und zweiten Eingangszweige (20, 26) und der Bezugszweig (46) jeweils ein aktives Eingangselement
(22~ 28 bzw. 48) und ein aktives Lastelement (24, 30 t>o
bzw. 'M) aufweisen und untereinander betriebsmäßig als; Differenzpaar geschaltet sind, daß die Schalteinrichtung
(60, 62, 70, 72) zum betriebsmäßigen Verbinden der Eingänge des dem ersten Zweig (20)
zugeordneten aktiven Eingangselements (22) und des aktiven Bezugs-Eingangselcments (48) derart,
daß eine Verschieb^spannung zwischen dem ersten Zweig (20) und dem Bezugszweig (46) als .Spannungsänderung
am Ausgang (52) des aktiven Bezugs-Lastelements (50) erscheint und zum betriebsmäßigen
Verbinden des Ausgangs des aktiven Bezugs-Lastelements
mit einem Eingang (64) des im ersten Zweig (20) angeordneten aktiven Lastelements
(24) vorgesehen ist. wobei die Spannung am Eingang des im ersten Zweig (20) angeordneten aktiven
Lastelements derart eingestellt ist. daß sie eine Offset-Spannung zwischen dem ersten Zweig (20)
und dem Bezugszweig (46) zum Abgleich des ersten Zweiges und Bezugszweiges kompensiert, und daß
die Schalteinrichtung die Eingänge des im zweiten Zweig angeordneten aktiven Eingangselements (28)
und des aktiven Bezugs-Eingangselements (48) betriebsmäßig verbindet, während ein Ausgang des aktiven
Bezugs-Lastelements (52) mit einem Eingang (74) des im zweiten Zweig angeordneten aktiven
Lastelements (30) gekoppelt ist, wobei die Spannung am Eingang des im zweiten Zweig angeordneten
aktiven Lastelements (30) so eingestellt ist, daß sie ein Offsei zwischen dem zwe; r,.,i Zweig (26) und
dem Bezugszweig (46) zum Ab^ie'vh des zweiten
Zweigs und des Bezugszweigs kompensiert.
9. Verstärkeranordnung nach Anspruch 8, dadurch gekennzeichnet, daß ein Ausgangssignal des
Bezugs-Lastelements (50) verstärkender Bezugsverstärker (54) an den Ausgang (52) des Bezugslastelements
angeschaltet ist und daß die Schalteinrichtung (62, 72) so angeordnet ist, daß sie den Ausgang (56)
des Bezugsverstärkers (54) abwechselnd an einen Eingang (64) des im ersten Eingangszweig (20) angeordneten
aktiven Lastelements (24) und an einen Eingang (74) des im zweiten Eingangszweig (26) angeordneten
aktiven Lastelements (30) anlegt.
10. Verstärkeranordnung nach Anspruch 8 oder 9, dadurch gekennzeichnet, daß jedes aktive Lastelement
(24, 30) einen Feldeffekttransistor mit einem Rückwärtsgate-Eingang (64,74) und einem Frontgate-Eingang
(39) aufweist.
11. Verstärkeranordnung nach Anspruch 10, dadurch gekennzeichnet, daß der Ausgang (52) des Bezugs-Last-FET
(50) durch die Schalteinrichtung (62, 72) abwechselnd mit dem Rückwärtsgate (64) des im
ersten Eingangszweig (20) angeordneter Last-FET (24) und danach mit dem Rückwärts<*ate (74) des im
zweiten Eingangszweig (26) angeordneten Last-FET (30) betriebsmäßig verbunden wird.
12. Verstärkeranordnung nach einem der Ansprüche
8 bis 11, dadurch gekennzeichnet, daß ein erster Kondensator (66) zur Speicherung der über die
Schalteinrichtung (62) an den Eingang (64) des im ersten Eingangszweig (20) angeordneten aktiven
Lastclements (24) angelegten Spannung und ein zweiter Kondensator (76) zur Speicherung der über
die Schalteinrichtung (72) an den Eingang(74) des im zweiten Eingangszweig (26) angeordnesen aktiven
Lastelements (30) angelegten Spannung vorgesehen sind.
13. VerstäikTanordnung nach einem der Ansprüche
8 bis 12, dadurch gekennzeichnet, daß ein Ausgangsverstärker (42) mit dem Ausgang (40) des im
zweiten Eingangszweig (26) angeordneten aktiven Lastelements (30) betriebsmäßig gekoppelt ist und
daß der Ausgang (12) des Ausgangsverstärkers (42) den Ausgang c\sr Verstärkeranordnung (10) darstellt.
14. Verstärkeranordnung nach Anspruch 13, dadurch gekennzeichnet, daß ein erster Rückkopp-
lungskondensator (80) betrieblich zwischen dem Ausgang (12) des Ausgangsverstärkers (42) und dem
Ausgang (40) des im zweiten Eingangszweig (26) angeordneten aktiven Lastelements (30) zur Schaffung
eines Abrollens der Wechselstromverstärkung der Verstärkeranordnung (10) angeordnet ist und daß
ein zweiter Rückkopplungskondensator (82) vorgesehen ist, der von der Schalteinrichtung (84) zwischen
den Ausgang (12) des Ausgangsverstärkers (42) und den Ausgang (52) des aktiven Bezugs-Lastelements
(50) eingeschaltet wird, während die Eingänge (43, 49) des im zweiten Eingangszweig (26)
angeordneten aktiven Eingangseiements (28) und des aktiven Bezugseingangselements (48) miteinander
verbunden sind, so daß dann, wenn der erste Rückkopplungskondensator (80) den zweiten Eingangszweig
(26) als Folge eines Wechselstromeingangssignals verstimmt, der zweite Rückkopplungskondensator (82) in ähnlicher Weise den Bezugszweig (46) verstimmt, so daß keine Verstimmung
zwischen dem zweiten Eingangszweig (26) und dem Bezugszweig (46) durch das Wechselstrom-Eingangssignal
hervorgerufen wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/272,362 US4423385A (en) | 1981-06-10 | 1981-06-10 | Chopper-stabilized amplifier |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3220863A1 DE3220863A1 (de) | 1983-01-20 |
DE3220863C2 true DE3220863C2 (de) | 1985-01-17 |
Family
ID=23039476
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3220863A Expired DE3220863C2 (de) | 1981-06-10 | 1982-06-03 | Operationsverstärkeranordnung |
Country Status (5)
Country | Link |
---|---|
US (1) | US4423385A (de) |
JP (1) | JPS583304A (de) |
DE (1) | DE3220863C2 (de) |
FR (1) | FR2507843B1 (de) |
GB (1) | GB2100087B (de) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3304814C2 (de) * | 1983-02-11 | 1985-06-27 | SGS-ATES Deutschland Halbleiter-Bauelemente GmbH, 8018 Grafing | Differenzverstärker |
US4710724A (en) * | 1986-04-02 | 1987-12-01 | Motorola, Inc. | Differential CMOS comparator for switched capacitor applications |
US4884039A (en) * | 1988-09-09 | 1989-11-28 | Texas Instruments Incorporated | Differential amplifier with low noise offset compensation |
US4947135A (en) * | 1989-07-28 | 1990-08-07 | Motorola, Inc. | Single-ended chopper stabilized operational amplifier |
US5047727A (en) * | 1989-09-20 | 1991-09-10 | Deutsche Itt Industries Gmbh | Offset-voltage-balancing operational amplifier |
GB9122598D0 (en) * | 1991-10-24 | 1991-12-04 | Fisons Plc | Power supply for multipolar mass filter |
US6002299A (en) * | 1997-06-10 | 1999-12-14 | Cirrus Logic, Inc. | High-order multipath operational amplifier with dynamic offset reduction, controlled saturation current limiting, and current feedback for enhanced conditional stability |
US6140872A (en) * | 1999-10-28 | 2000-10-31 | Burr-Brown Corporation | Offset-compensated amplifier input stage and method |
US6404285B1 (en) * | 2000-09-29 | 2002-06-11 | International Business Machines Corporation | Transistor amplifier that accommodates large input signals |
US6825716B2 (en) * | 2002-04-30 | 2004-11-30 | Freescale Semiconductor, Inc. | System and apparatus for reducing offset voltages in folding amplifiers |
DE112006003020B4 (de) * | 2005-10-27 | 2015-02-12 | International Rectifier Corp. | Operationsverstärker mit Null-Offset |
US7432741B1 (en) * | 2006-12-18 | 2008-10-07 | Altera Corporation | Controllable pre-distortion for transmitter circuitry on programmable logic device integrated circuits |
US8334506B2 (en) | 2007-12-10 | 2012-12-18 | 1St Detect Corporation | End cap voltage control of ion traps |
US8344797B2 (en) * | 2009-11-20 | 2013-01-01 | Conexant Systems, Inc. | Systems and methods for offset cancellation method for DC-coupled audio drivers |
JP6705233B2 (ja) * | 2016-03-17 | 2020-06-03 | 富士電機株式会社 | オフセット補正回路およびトランスコンダクタンス比例電流生成回路 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2243550A1 (en) * | 1973-09-12 | 1975-04-04 | Texas Instruments Inc | Integrated operational amplifier with input and output stages - with reduced intrinsic transconductance of input stage |
CA1029445A (en) * | 1974-08-30 | 1978-04-11 | Rca Corporation | Equalization of base current flow in two interconnected transistor amplifiers |
US3988689A (en) * | 1975-02-07 | 1976-10-26 | National Semiconductor Corporation | Offset corrected amplifier |
US4050030A (en) * | 1975-02-12 | 1977-09-20 | National Semiconductor Corporation | Offset adjustment circuit |
US4138649A (en) * | 1977-03-25 | 1979-02-06 | Emerson Electric Co. | Amplifier system |
US4267517A (en) * | 1977-12-07 | 1981-05-12 | Tokyo Shibaura Denki Kabushiki Kaisha | Operational amplifier |
-
1981
- 1981-06-10 US US06/272,362 patent/US4423385A/en not_active Expired - Lifetime
-
1982
- 1982-06-03 GB GB8216265A patent/GB2100087B/en not_active Expired
- 1982-06-03 DE DE3220863A patent/DE3220863C2/de not_active Expired
- 1982-06-10 JP JP57099933A patent/JPS583304A/ja active Granted
- 1982-06-10 FR FR8210144A patent/FR2507843B1/fr not_active Expired
Also Published As
Publication number | Publication date |
---|---|
US4423385A (en) | 1983-12-27 |
JPS583304A (ja) | 1983-01-10 |
FR2507843B1 (fr) | 1986-05-09 |
FR2507843A1 (fr) | 1982-12-17 |
GB2100087A (en) | 1982-12-15 |
GB2100087B (en) | 1985-03-20 |
JPH0572125B2 (de) | 1993-10-08 |
DE3220863A1 (de) | 1983-01-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3220863C2 (de) | Operationsverstärkeranordnung | |
DE4431703C2 (de) | Magnetfeldsensor mit Hallelement | |
EP0418753B1 (de) | Offsetspannungsabgleichender Operationsverstärker | |
DE2726487C2 (de) | Spannungsvergleicherschaltung | |
DE69818279T2 (de) | Mehrwegoperationsverstärker hoher ordnung mit dynamischer nullpunktabweichungskorrektur, gesteuerter sättigungsstrombegrenzung und stromrückkoppelung zur erhöhten bedingten stabilität | |
DE102008023384B4 (de) | Strom-Rückkopplungs-Instrumentenverstärker mit selbsttätiger Nullpunkt-Einstellung | |
DE2853019C3 (de) | Stabilisierter Operationsverstärker | |
EP0529119B1 (de) | Monolithisch integrierter Differenzverstärker mit digitaler Verstärkungseinstellung | |
CH623442B5 (de) | ||
DE112006003020B4 (de) | Operationsverstärker mit Null-Offset | |
DE112005000994B4 (de) | Hochpassfilter, welcher isolierte Gate-Feldeffekttransistoren verwendet | |
DE3117963C2 (de) | ||
DE3432510C2 (de) | ||
DE3017669A1 (de) | Regelverstaerker | |
DE3633591A1 (de) | Innerer gesamtdifferenzoperationsverstaerker fuer integrierte cmos-schaltungen | |
DE60319297T2 (de) | System und Verfahren für eine Anlaufschaltung eines CMOS Differenzverstärkers | |
DE2301824C3 (de) | Steuersignalgenerator, insbesondere zur Steuerung einer Treibrollenantriebsschaltung | |
DE2852567C2 (de) | Verstärker mit einem ersten und einem zweiten Verstärkerelement | |
DE102004002175A1 (de) | Verstärkerschaltung | |
DE69728328T2 (de) | Einrichtung zur Stabilisierung der Grenzfrequenz unter Benutzung einer Transkonduktanz | |
DE3448182C2 (de) | ||
DE60133068T2 (de) | Differentiell angeordnetes transistorpaar mit mitteln zur degeneration der transkonduktanz | |
DE69732552T2 (de) | Rauscharme Verstärkungsanordnung | |
DE2635574A1 (de) | Stromspiegelverstaerker | |
DE19609621C1 (de) | Schaltung und Verfahren zur Offsetkompensation eines intervallweise betriebenen Differenzverstärkers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition |