DE3204098A1 - Schaltungsanordnung zur ausgabe von steuerinformationen - Google Patents
Schaltungsanordnung zur ausgabe von steuerinformationenInfo
- Publication number
- DE3204098A1 DE3204098A1 DE19823204098 DE3204098A DE3204098A1 DE 3204098 A1 DE3204098 A1 DE 3204098A1 DE 19823204098 DE19823204098 DE 19823204098 DE 3204098 A DE3204098 A DE 3204098A DE 3204098 A1 DE3204098 A1 DE 3204098A1
- Authority
- DE
- Germany
- Prior art keywords
- output
- microprocessor
- control information
- information
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
- G05B19/0426—Programming the control sequence
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/22—Pc multi processor system
- G05B2219/2215—Process directly process signals without interrupt or polling
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/25—Pc structure of the system
- G05B2219/25278—Timer plus microprocessor
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Automation & Control Theory (AREA)
- General Engineering & Computer Science (AREA)
- Control Of Stepping Motors (AREA)
Description
- Taktfrequenz zählbar ist und jeweils bei Erreichen der
- Nullstellung das übernahmesignal und das Anforderungssignal auslöst, und daß eine weitere Binärzahl während eines laufenden Zählvorganges aufnehmbar ist, deren Abwärtszählung unmittelbar nach Erreichen der Nullstellung auslösbar ist.
- 3. Schaltungsanordnung nach Anspruch 1 oder 2, d a -d u r c h g e k e n n z e i c h n e t , daß als Zwischenspeicher (11) ein Flip-Flop-Speicher vorgesehen ist, der bei Anliegen eines übernahmesignais mit der an seinem Dateneingang anstehenden Information setzbar ist.
- 4. Schaltungsanordnung nach Anspruch 1, 2 oder 3, d a -d u r c h g e k e n n z e i c h n e t , daß als periphere Einrichtung (8) ein über eine Treiberstufe (10) ansteuerbarer Schrittmotor (9) vorgesehen ist und die vom Mikroprozessor ausgebbare Steuerinformation Bitmuster beinhaltet, nach deren Schema die Wicklungen des Schrittmotors (9) angesteuert werden.
- Diese Aufgabe wird erfindungsgemäß durch die im Patentanspruch 1 angegebenen Merkmale gelöst.
- Die Vorteile der Erfindung bestehen insbesondere darin, daß verschiedene Aufgaben des Mikroprozessors zeitlich unabhängig voneinander sowie vom normalen Programmablauf ausgeführt werden und dennoch die benötigte Information zur richtigen Zeit unverzögert zur Verfügung steht, obgleich eine angeforderte Unterbrechung nicht sofort vom Mikroprozessor durchgeführt zu werden braucht. Vorhandene Zeitprobleme lassen sich somit von der Software abkoppeln.
- Weitere vorteilhafte Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen sowie dem nachfolgend anhand der Figuren beschriebenen Ausführungsbeispiel. Es zeigen Figur 1 ein Blockschaltbild und Figur 2 ein Impulsdiagramm.
- Das Blockschaltbild der Figur 1 zeigt einen Mikroprozessor 1, der eine zentrale Verarbeitungseinheit, einen Programmspeicher und einen Datenspeicher aufweist, eine Ausgabeschaltung 2 und eine Zeitgeberschaltung 3, die über eine gemeinsame Sammelleitung 4 in Verbindung stehen, über die Adressen, Daten und Steuersignale ausgetauscht werden können. Die Ausgabeschaltung 2 verfügt über mehrere Ausgänge - z. B. jeweils in der Breite eines Datenwortes -, von denen zwei 14, 15 dargestellt sind.
- Sie bilden den Ausgang des Mikroprozessors und können nach dessen Maßgabe mit auszugebenden Daten in ans ich bekannter Weise belegt werden, die solange für über Datenkanäle 5, 6 angeschlossene periphere Einrichtungen bereitstehen, bis sie durch neue auszugebende Daten ersetzt werden.
- Die Zeitgeberschaltung 3 weist einen Binär-Abwärtszähler auf, dessen Zählfrequenz von der festen Frequenz eines Taktgebers bestimmt wird. Der Abwärtszähler kann mit einem Binärwert gesetzt werden, von dem aus mit der Zählfrequenz auf Null gezählt und bei Erreichen der Nullstellung am Signalausgang 7 ein Signal abgegeben wird. Der Binärwert bestimmt somit die Zeit, die zwischen dem Setzen und der Abgabe des Signals auf Signalausgang 7 vergeht. Die Zeitgeberschaltung 3 weist außerdem eine Pufferfunktion auf, die es erlaubt, während eines laufenden Zähivorganges bereits den nächsten Binärwert einzugeben, mit dem der Zähler gesetzt wird, sobald der laufende Zählvorgang beendet ist.
- Mikroprozessor, Ausgabeschaltung und Zeitgeberschaltung sind dem Fachmann bekannt, weshalb sich eine weitergehende Beschrei bung erübrigt.
- Als periphere Einrichtung 8 ist im vorliegenden Ausführungsbeispiel ein Schrittmotor 9 mit zugehöriger Treiberstufe 10 vorgesehen, denen über den Datenkanal 5 Steuerinformationen zuführbar sind. Die Steuerinformationen weisen Bitmuster auf, gemäß denen die Wicklungen des Schrittmotors 9 über die Treiberstufe 10 angesteuert werden. Jeder fortlaufende Wechsel im Bitmuster der Steuerinformation stellt demzufolge eine fortlaufende Anderung des Bestromungsmusters dar und hat somit eine Drehbewegung des Motors 9 zur Folge. Die Frequenz, mit der die Steuerinformationen ausgegeben werden, bestimmt die Motorgeschwindigkeit, Durch entsprechende Veränderung der Ausgabefrequenz lassen sich also neben unterschiedlichen Laufgeschwindigkeiten auch Beschleunigungen und Verzögerungen steuern.
- Zwischen der peripheren Einrichtung 8 und dem Ausgang 14 ist ein Zwischenspeicher 11 im Datenkanal 5 angeordnet, der z. B.
- von einem Flip-Flop-Speicher gebildet wird und mit an seinem Eingang anstehenden Daten gesetzt wird, wenn ein Signal am übernahmeeingang 12 angelegt wird. Die Daten stehen dann am Ausgang des Zwischenspeichers 11 solange für die periphere Einrichtung 8 zur Verfügung, bis neue Daten in den Zwischenspeicher 11 übernommen werden. Das Übernahmesignal wird von dem am Signalausgang 7 der Zeitgeberschaltung 3 auftretenden Signal abgeleitet. Außerdem wird von dem am Signalausgang 7 der Zeitgeberschaltung 3 auftretenden Signal ein Anforderungssignal abgeleitet und dem Eingang 13 des Mikroprozessors zugeführt, der mit einer ansich bekannten internen Unterbrechungsfunktion (lnterrupt) das laufende Programm an einer zulässigen Stelle unterbricht, um mit Hilfe eines speziellen Unterbrechungsprogramms (Interrupt-Service-Routine) die jeweils nächste Steuerinformation an die Ausgabeschaltung 2 durchzuschalten und am Ausgang 14 dem Datenkanal 5 zur Verfügung zu stlllen. Da dem Anforderungssignal am Eingang 13 keine Priorität zugeordnet ist, werden eventuell vorliegende vordringliche Unterbrechungs-Anforderungen für andere Aufgaben vorrangig erledigt.
- Abhängig von den Steuerinformationen für die Bestromung der Motorwicklungen werden vom Mikroprozessor 1 Binärwerte an die Zeitgeberschaltung 3 geliefert, die Zeitinformationen darstellen. Diese Binärwerte geben die Zeitdauer zwischen der Ausgabe der gerade am Ausgang 14 der Ausgabeschaltung 2 bereitgestellten Steuerinformation an die periphere Einrichtung 8 und der Ausgabe der nächsten bereitzustellenden Steuerinformation an. Der an die Zeitgeberschaltung 3 gelieferte Binärwert wird in der weiter oben bereits beschriebenen Weise gepuffers, bis mit ihm nach Abschluß des gerade laufenden Zählvorganges ein neuer Zählvorgang gestartet werden kann.
- Die jeweils einer Zeitdauer entsprechenden Binärwerte sind -ebenso wie die Steuerinformationen - in Tabellen in einem Speicher des Mikroprozesso i enthalten und werden von ihm aufgrund von außen zugeführter oder intern errechneter Kriterien für die Ausgabe an die periphere Einrichtung 8 ausgewählt. Es ist aber auch denkbar, daß der jeweils auszugebende Binärwert und/oder die Steuerinformation vom Mikroprozessor anhand anderer Vorgänge berechnet werden.
- Nachfolgend wi-rd anhand des Impulsdiagrammes der Figur 2 der zeitliche Ablauf bei der Ausgabe von Steuersignalen beschrieben. Es wird davon ausgegangen, daß am Ausgang 14 der Ausgabeschaltung 2 bereits eine Steuerinformation ansteht und die Zeitgeberschaltung 3 mit einem einer Zeitdauer entsprechenden Binärwert gesetzt ist, der nunmehr auf Null gezählt wird.
- Außerdem wird der nächstfolgende Binärwert bereits in der Zeitgeberschaltung 3 gepuffert.
- Bei Erreichen der Nullstellung wird auf Signalausgang 7 das im oberen Impulszug der Figur 2 mit 16 bezeichnete Signal ausgegeben, das an den Übernahmeeingang 12 des Zwischenspeichers 11 und an den Eingang 13 des Mikroprozessors I als An forderungssignal gelangt. Der Zwischenspeicher 11 übernimmt die am Ausgang 14 anstehende Steuerinformation, die somit der peripheren Einrichtung 8 zur Verfügung steht. Die Zeitgeberschaltung wird mit dem gepufferten Binärwert gesetzt und beginnt einen neuen Zählvorgang.
- Im Mikroprozessor 1 läuft unterdessen das gerade in Abarbeitung befindliche Programm - unterer Impulszug in Figur 2 -weiter, bis eine für eine Unterbrechung zulässige Stelle erreicht ist, wobei auch vorrangig zu erledigende Unterbrechungen durchgeführt werden. Dann erst wird die auf Eingang 13 geforderte Unterbrechung durch die entsprechende Interrupt-Service-Routine 17 ausgeführt, mit der Folge, daß eine neue Steuerinformation an den Ausgang 14 und ein neuer, eine Zeitdauer kennzeichnender Binärwert an die Zeitgeberschaltung 3 zur Pufferung übertragen werden. Nach Beendigung der Interrupt-Service-Routine 17 läuft das normale Programm weiter.
- Nach Abschluß des laufenden Zählvorganges wird von der Zeitgeberschaltung 3 ein neues Signal 18 auf Ausgang 7 ausgegeben, die Steuerinformation am Ausgang 14 wird in den Zwischenspeicher 11 übernommen und der peripheren Einrichtung 8 zur Verfügung gestellt, und die nächste Unterbrechung wird über Eingang 13 angefordert, die vom Mikroprozessor 1 wiederum an passender bzw. zulässiger Stelle und nach Erledigung eventuell angeforderter vorrangiger Unterbrechungen durch die Interrupt-Service-Routine 19 ausgeführt wird.
- Wie aus dem Diagramm zu sehen ist, steht dem Mikroprozessor 1 jeweils die Zeit zwischen zwei Signalen 16, 18 am Ausgang 7 der Zeitgeberschaltung 3 zur Verfügung, um eine Interrupt-Service-Routine 17 durchzuführen und die jeweils nächste Steuerinformation am Ausgang 14 bereitzustellen. Das heißt, der Mikroprozessor kann die geforderte Unterbrechung maximal um die Zeit zwischen zwei Signalen 16, 18 abzüglich der zur Durchführung der Interrupt-Service-Routine 17 benötigten Zeit hinauszögern, wenn er durch andere dringliche Arbeiten in Anspruch genommen wird, ohne daß negative Auswirkungen auf die anzusteuernde periphere Einrichtung 8 entstehen.
Claims (1)
- Patentansprüche: 1. Schaltungsanordnung zur Ausgabe von Steuerinformationen eines Mikroprozessors in bestimmten Zeitabständen an eine periphere Einrichtung, der nach Erhalt eines Anforderungssignals das laufende Programm an einer zulässigen stelle und/oder nach Abarbeitung vorrangiger Aufgaben unterbricht und die jeweils nächste auszugebende Steuerinformation an seinem Ausgang bereitstellt, d a d u r c h g e k e n n z e i c h n e t, daß eine Zeitgeberschaltung (3) vorgesehen ist, der mit jeder am Ausgang (14) des Mikroprozessors bereitgestellten Steuerinformation ein Binärwert zugeführt wird, welcher die Zeitdauer zwischen den Ausgabezeitpunkten der bereitgestellten und der nächstfolgenden Steuerinformation angibt, daß ein Zwischenspeicher (11) zwischen dem Ausgang (14) des Mikroprozessors und der peripheren Einrichtung (a) angeordnet ist, von dem aufgrund eines Übernahmesignals eine an seinem gingang anstehende Information übernommen und an seinem Ausgang bis zur Übernahme einer neuen Information zur Verfägung gestellt wird und daß die Zeitgeberschaltung (3) jeweils bei Ablauf einer Zeitdauer ein Übernahmesignal an den Zwischenspeicher (11) und ein Anforderungsignal an den Mikroproessor abgibt und den Ablauf der vom zuvor zugefuhrten Binärwert angegebenen Zeitdauer startet.2, Schaltungsanordnung nach Anspruch 1 d a d u r Ç h g e k e n n z e X Ç h n e t , daß die Zeitgeberschaltung (3) von einem binären Abwärtszähler gebildet wird, der mit einer Binärzahl setzbar und mit einer festen Schaltungsanordnung zur Ausgabe von Steuerinformationen Die Erfindung betrifft eine Schaltungsanordnung der im Oberbegriff des Patentanspruchs 1 angegebenen Art zur Ausgabe von -Steuerinformationen eines Mikroprozessors.Um von einem Mikroprozessor während des Ablaufes des normalen Programms in zeitlich bestimmten Abständen Informationen ausgeben zu lassen, die unabhängig von diesem Programm sind, ist jeweils eine Unterbrechung des laufenden Programms erforderlich. Diese Maßnahme ist unter der Bezeichnung lnterrupt bekannt, Der Mikroprozessor erhält dazu ein Unterbrechungs-Anforderungssignal, das die Unterbrechung an einer im laufenden Programm zulässigen Stelle zwecks Ausgabe der zwischenzeitlich benötigten Informationen bewirkt. Nach Ausgabe dieser Informationen wird dann das normale Programm an der Unterbrechungsstelle wieder aufgenommen und der Ablauf fortgeführt.Abgesehen davon, daß ein laufendes Programm oftmals nicht unmittelbar bei Auftreten des Unterbrechungs-Anforderungssignals unterbrochen werden darf, treten insbesondere auch dann Zeitm verzögerungen zwischen der Anforderung und der tatsächlichen Ausgabe der benötigten Informationen auf, wenn noch weitere Unterbrechungs-Anlorderungssignale für andere Aufgaben vor l gen, die mit Vorrang behandelt werden müssen. Zwei Aufgaben, die eine Unterbrechung des Programmlaufes erfordern und beide mit gleicher Dringlichkeit erledigt werden müssen, konnten deshalb bisher nicht mit nur einem Mikroprozessor bearbeitet werden.Der Erfindung liegt die Aufgabe zugrunde, eine Möglichkeit für eine verzögerungsfreie Steuerung zeitlich paralleler unabhängiger Vorgänge durch einen Mikroprozessor zu schaffen.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19823204098 DE3204098A1 (de) | 1982-02-06 | 1982-02-06 | Schaltungsanordnung zur ausgabe von steuerinformationen |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19823204098 DE3204098A1 (de) | 1982-02-06 | 1982-02-06 | Schaltungsanordnung zur ausgabe von steuerinformationen |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3204098A1 true DE3204098A1 (de) | 1983-08-18 |
DE3204098C2 DE3204098C2 (de) | 1989-12-28 |
Family
ID=6154967
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19823204098 Granted DE3204098A1 (de) | 1982-02-06 | 1982-02-06 | Schaltungsanordnung zur ausgabe von steuerinformationen |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3204098A1 (de) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5042822A (en) * | 1988-11-17 | 1991-08-27 | Fag Kugelfischer Georg Schafer Kgaa | Seal with two sealing rings |
DE4310557A1 (de) * | 1993-03-31 | 1994-10-06 | Siemens Nixdorf Inf Syst | Verfahren zur gleichzeitigen Steuerung mehrerer Schrittmotoren |
FR2732484A1 (fr) * | 1995-03-31 | 1996-10-04 | Aeg Schneider Automation Gmbh | Appareil d'automatisation programmable pour le traitement de signaux binaires |
DE19514472A1 (de) * | 1995-04-19 | 1996-10-24 | Siemens Ag | Ausgabeverfahren und zugehörige Ausgabeschaltung |
DE19634279A1 (de) * | 1996-08-24 | 1998-02-26 | Bosch Gmbh Robert | Verfahren und Einrichtung zur beschleunigten Ausführung eines Programmes durch eine speicherprogrammierbare Steuerung |
-
1982
- 1982-02-06 DE DE19823204098 patent/DE3204098A1/de active Granted
Non-Patent Citations (1)
Title |
---|
LAGANKE, Hartmut, Hochlaufsteuerung eines Schrittmotors mit einem Mikrocomputer, In: ELEKTRONIK, H. 9, 1979, S. 67-69 * |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5042822A (en) * | 1988-11-17 | 1991-08-27 | Fag Kugelfischer Georg Schafer Kgaa | Seal with two sealing rings |
DE4310557A1 (de) * | 1993-03-31 | 1994-10-06 | Siemens Nixdorf Inf Syst | Verfahren zur gleichzeitigen Steuerung mehrerer Schrittmotoren |
FR2732484A1 (fr) * | 1995-03-31 | 1996-10-04 | Aeg Schneider Automation Gmbh | Appareil d'automatisation programmable pour le traitement de signaux binaires |
DE19514472A1 (de) * | 1995-04-19 | 1996-10-24 | Siemens Ag | Ausgabeverfahren und zugehörige Ausgabeschaltung |
DE19634279A1 (de) * | 1996-08-24 | 1998-02-26 | Bosch Gmbh Robert | Verfahren und Einrichtung zur beschleunigten Ausführung eines Programmes durch eine speicherprogrammierbare Steuerung |
Also Published As
Publication number | Publication date |
---|---|
DE3204098C2 (de) | 1989-12-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3300262C2 (de) | ||
DE3300263C2 (de) | ||
DE3300260C2 (de) | ||
DE69031233T2 (de) | Adaptive Arbeitsfolgeplanung für Mehrfachverarbeitungssysteme | |
DE4410775C2 (de) | Steuergerät und Arbeitsverfahren eines Betriebssystems für dieses Steuergerät | |
DE2423719A1 (de) | Schaltungsanordnung zur ueberwachung der leistung eines multiprozessor-rechners | |
DE2418653B2 (de) | Vorrichtung zum Anzeigen eines Extremwertes einer Folge von Digitalwerten | |
EP0108969A2 (de) | DMA-Steuereinrichtung zur Übertragung von Daten zwischen einem Datensender und einem Datenempfänger | |
EP0046180A1 (de) | Positionsregelsystem mit einer digitalen inkrementellen Messeinrichtung | |
DE2335991B2 (de) | Schaltung zur Lenkung eines zur Unterbrechung einer von mehreren Befehls-Recheneinheiten auffordernden Signals | |
DE3234575A1 (de) | Verfahren und anordnung zum messen von frequenzen | |
DE3204098A1 (de) | Schaltungsanordnung zur ausgabe von steuerinformationen | |
DE3780335T2 (de) | Prozesssteuerungssystem und -verfahren. | |
DE2001935C2 (de) | Digitale Steuereinrichtung zur Steuerung von Vorschubbewegungen | |
DE3435539A1 (de) | Impulszaehleinrichtung | |
DE2840033A1 (de) | Verfahren und vorrichtung zur steuerung von motoren | |
DE1923917C3 (de) | Werkzeugmaschinenantriebssteuerung mittels eines Rechners | |
DE2801517C2 (de) | ||
DE1463263A1 (de) | Lageeinstellsystem mit Fehlerbegrenzungsschaltung | |
EP0071661B1 (de) | Steuereinrichtung für einen Zeilendrucker mit einem umlaufenden Zeichenträger und mehreren Druckhämmern | |
DE2702055A1 (de) | Datenuebertragungssystem | |
DE3151937C1 (de) | Kanalsteuerung für Multiplexkanäle eines Ein-/Ausgabewerkes einer Datenverarbeitungsanlage | |
EP0144843A2 (de) | Schaltungsanordung zur Steuerung von Schrittmotoren | |
DE2951055A1 (de) | Terminalsystem | |
EP0496922B1 (de) | Verfahren und Schaltungsanordnung zur Steuerung der Daten- übertragung zwischen einem von mehreren Ein-/Ausgabemodulen und einer anderen Einheit einer Datenverarbeitungsanlage |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8127 | New person/name/address of the applicant |
Owner name: OLYMPIA AG, 2940 WILHELMSHAVEN, DE |
|
8110 | Request for examination paragraph 44 | ||
8127 | New person/name/address of the applicant |
Owner name: AEG OLYMPIA AG, 2940 WILHELMSHAVEN, DE |
|
D2 | Grant after examination | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: AEG OLYMPIA OFFICE GMBH, 2940 WILHELMSHAVEN, DE |
|
8320 | Willingness to grant licences declared (paragraph 23) | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |