DE3137292C2

DE3137292C2 - FIFO-Speicher und diesen verwendende Verarbeitungseinheit

Info

Publication number: DE3137292C2
Application number: DE3137292A
Authority: DE
Inventors: Shigeo Hachioji Nagashima; Koichiro Hadano Omoda; Shunichi Musashino Torii
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1980-09-19
Filing date: 1981-09-18
Publication date: 1984-06-14
Also published as: JPS5755463A; JPS6057090B2; US4809161A; GB2086623A; US5295252A; DE3137292A1; US4433394A; US4734850A; GB2086623B

Abstract

Ein FIFO-Speicher enthält mehrere lesbare und schreibbare Datenbänke (47, 48), eine Betriebsartanzeigeschaltung (41) zum wiederholten Anzeigen einer Schreibbetriebsart für mehrere Datenbänke und eine Lese/Schreib-Steuerschaltung (42, 43) zum Schreiben empfangener Daten in die Datenbank, bei der die Schreibbetriebsart angezeigt ist, und zum Lesen der Daten von den Datenbänken, bei denen die Schreibbetriebsart nicht angezeigt ist.

Description

— eine Detektoreinrichtung, die die Anzahl der in die Speicherbänke eingeschriebenen Daten erfaßt und eine Schreibadresse zum Einschreiben von als nächstes empfangenen Daten in eine der ersten oder zweiten Speicherbänke erzeugt,

— eine Schreibeinrichtung, die die empfangenen Daten bei der Schreibadresse der mit Schreibbetriebsart bezeichneten Speicherbank einschreibt,

— eine Gene atoreinrichtung, die eine Leseadresse zum Auslesen von bereits ausgelesencn Daten folgenden Daten aus einer Speicherbank der ersten oder zweiten Sneicherbiinke in

Übereinstimmung mit der Anzahl der ausgelesenen Daten erzeugt, und

— eine Leseeinrichtung, die ein Lese-OK-Signal erzeugt, das angibt, daß das nächste Datensignal in einer Speicherbank zu einer Zeit, wo diese nicht mit der Schreibbetriebsart bezeichnet ist und das Ergebnis der Detektoreinrichlung positiv ist, vorliegt und die bei der Leseadresse aus der nicht in Schreibbeiricbsart befindlichen Speicherbank auf das Lesc-OK-Signal noch nicht gelesene Daien ausliest.

8. FIFO-Speicher nach einem der Ansprüche I bis 7, dadurch gekennzeichnet daß die ersten und zweiten Speicherbänke geradzahligen bzw. ungeradzahligen Datenposten zugeordnet sind, die Detektoreinrichtung einen ersten Binärzähler, der die Anzahl der in die Speicherbänke eingeschriebenen Daten zählt und einen ersten Detektor, der die Geradzahligkeil oder Ungeradzahligkeit der empfangenen Datenposten erfaßt, aufweist, die Schreibeinrichtung, wenn die Daten in einem Zyklus empfangen sind, in dem die Speicherbank, die durch die Schreibbetriebsart bezeichnet ist, mit der durch den vom ersten Detektor erfaßten Gerade/ Ungerade-Zustand der empfangenen Datenposten gekennzeichneten Speicherbank übereinstimmt, die empfangenen Daten in diesem Zyklus in die durch den Zählwert des ersten Zählers spezifizierte Adresse unter Ausschluß der niedrigstwertigen Bitstclle der Adresse in die durch die Schreibbetriebsart bezeichnete Speicherbank einschreibt, und, wenn die Daten in einem Zyklus empfangen sind, in dem die ersten und zweiten Speicherbänke mit dem Gerade/ Ungcrade-Zusland nicht übereinstimmen, die Daten bis zum nächstfolgenden Zyklus hält und die empfangenen Daten in dem nächstfolgenden Zyklus in die durch den Zählwert des ersten Zählers spezifizierte Adresse der mit Schreibbetriebsart in diesem nächstfolgenden Zyklus bezeichneten Speicherbank unter Ausschluß der niedrigstwertigen Bitstclle der Adresse einschreibt,

die Detektorcinrichtung einen zweiten Detektor, der Daten, die in die Speicherbänke geschrieben sind, jedoch noch nicht gelesen sind, erfaßt und einen /weiten Binärzähler, der die Anzahl der Daten, die aus den Speicherbänken ausgelesen sind, erfaßt, aufweist, und daß

die Leseeinrichtung abhängig vom Ausgangssignal des zweiten Detektors die Daten aus der durch den Zählwert des zweiten Zählers spezifizierten Adresse unter Ausschluß deren niedrigstwertigen Bitstclle ausliest, wenn die Speicherbank, die durch die niedrigstwertige Bitstelle des /weiten Zählers spezifiziert ist, mit der Speicherbank, bei der die Schreibbctriebsart nicht bezeichnet ist, übereinstimmt.

9. Verarbeitungseinheit, gekennzeichnet durch die Verwendung des durch einen der vorangehenden Ansprüche gekennzeichneten Fl FO-Speichers.

Die Erfindung betrifft einen FIFO-Speicher.

Ein FIFO-Speicher ist als ein Speicher definiert, bei dem in den Speicher geschriebene Information sequentiell in der Ordnung oder Folge ausgelesen wird derart, dall die zuerst eingeschriebene Information als erste iTclescn wird.

Bisher werden Speicherzellen von Hochgeschwindigkeits-FlFO-Speichern in vielen Fällen durch Flip-Flops (FF) oder Verriegelungseinheiten gebildet, die Kombinationen von Verknüpfungsgliedern aufweisen, oder durch herkömmliche Speicherzellen (die einen Leseoder Schreibbetrieb in jedem Speicherzyklus erlauben).

Die enteren sind ausreichend schnell, erfordern jedoch eine außerordentlich große Anzahl von Verknüpfungsgliedern zum Bilden eines FIFO-Speichers großer Kapazität Die herkömmlichen Speicherzellen erfordern andererseits zwei Spcicherzyklen zum Schreiben und Lesen von Daten. Die Geschwindigkeit solcher Speicherzellen ist nicht mit der derzeit verfügbaren Pipeline- bzw. Leitungstechnik kompatibel. Andererseits ist es schwierig, Speicherzellen für einen Speicher hoher Kapazität zu erhalten, der einen Speicherzyklus mit der halben Schrittweilen-Zeit durchführen kann, wie die Lei tungs-Daten Verarbeitungseinrichtung.

Es ist Aufgabe der Erfindung, einen FIFO-Speicher anzugeben, der in der Lage ist, in einem Sp^icherzyklus zu lesen und zu schreiben, .sowie eine Verarbeitungseinheit, die diesen enthält.

Die erfindungsgemäße Lösung ergibt sich aus dem kennzeichnenden Teil des Patentanspruchs 1.

Die Erfindung wird anhand der in der Zeichnung dargestellten Ausführungsbeispiele näher erläutert. Es zeigt

Fig. 1 ein Blockschaltbild einer Leitungs-Datenverarbeitungseinrichtung, bei der FIFO-Speicher gemäß einem Ausführungsbeispiel der Erfindung vorgesehen sind.

F i g. 2 ein Blockschaltbild des FIFO-Spcichers gemäß einem Ausführungsbeispiel der Erfindung,

Fig.3A ein Schaltbild einer beispielhaften Bctricbsarlanzeigeschaltung zum Anzeigen einer Betriebsart einer Bank,

F i g. 3B eine Tafel zur Darstellung von Betriebsarten von Bänken, die durch ein Betriebsartanzeigesignal SW angezeigt sind.

Fig. 4 ein Schaltbild einer beispielhaften Schreib-Steuerschultung (W) zum Steuern des Schreibens in die Bank,

Fig.5 ein Schaltbild einer beispielhaften Lese-Stcuerschaltung (R)ium Steuern des Lesens aus der Bank.

F i g. 6 eine zeitabhängige Darstellung zum Erläutern des Betriebes des FIFO-Spcichers,

Fig. 7 ein Blockschaltbild einer Leitungs-Datenverarbeitungseinrichtung, die den FIFO-Speicher gemäß der Erfindung verwendet.

Es zeigt sich, daß FIFO-Speicher wirksam bei einer Lei lungs-Da ten verarbeitungsein richtung verwendet sind, wie gemäß Fig. I, bei der eine Leitungs-Ausführungseinheit 1, die durch eine Strichpunktlinic umgeben ist. eine Leitungs-Rechen- und Logikeinheit 2 (ALU) und eine Leitungs-Steuerlogikschaltung 3 aufweist und Eingangsdaten (Einbit- oder Mehrbitdaten) von Ausführungseinheiten 4 und 5 (E-Einhciten) über Datenbusse 30 und 31 empfängt und die Ergebnisse der \usführung zu einer weiteren Ausführungseinheit 6 (Ε-Einheit) über einen Datenbus 32 führt. FIFO-Speicher 20, 21, 22 (FIFO) sind zwischen den jeweiligen Einheiten als Puffer für die Eingangsdaten und die Ausführungsergebnissc ungesehen. Die Eingangsdaten von der Atisführungseinheit 4 (oder d;is Ausführunjisergebnis der Au.sfühningscinheil 4) werden dem FIFO-.Speieher 20 über ilen Datenbus 30 zugeführt, dünn werden sie der Leitungs-ALU 2 der Ausführungseinhcit 1 über den Datenbus 10 zugeführt. Ähnliche Betriebsweisen werden für die FIFO-Speicher 21 und 22 durchgeführt wobei dann die Datenbusse 11 und 12 verwendet werden.

Die Gründe dafür, daß derartige FIFO-Speicher als Puffer verwendet werden, werden ins folgenden erläutert:

(1) Gegenmaßnahmen für die Unterbrechung der Eingangsdaten von den Ausführungseinheiten 4 und 5. Mehrere Eingangsdatenpaare werden aufeinanderfolgend der Einheit 1 von der Einheit 4 und 5 zugeführt. Ein Paar von Eingangsdaten, die von der ALU 2 auszuführen sind, sind üblicherweise simultan der Leitungs-ALU 20 zuzuführen. Es sei ein Fall angenommen, bei dem eine von einem Eingangsdatenpaar bei der ALU 2 von der Ausführungseinheit 4 angekommen ist, jedoch die Ankunft der anderen des Eingangsdatenpaares von der Ausführungseinheit 5 aus irgendeinem Grund verzögert ist. Der FIFO-Speicher 20 wird zum Verzögern des Sendens der einen des Eingangsdatenpaares, die von der Ausführungseinheit 4 zur Einheit 1 gesendet sind, verwendet, bis die anderen des Eingangsdatenpaares von der Einheit 5 am FIFO-Speicher 21 eintreffen, während der FIFO-Speicher 20 aufeinanderfolgende Daten empfängt, die :n jedem Zyklus durch den Datenbus 30 gesendet sind. Während dieser Periode werden ungültige Daten der Leilungs-ALU 2 von den FIFO-Speicher 20 und 21 zugeführt und ist auch das Ausführungsergebnis durch die ALU 2 ungültig. Die Leitungs-Steuerlogikschaltung 3 steuert die ALU 2 so, daß das Ausgeben oder Senden des ungültigen Ausgangssignals zur Einheit 6 verhindert ist.

(2) Gegenmaßnahme zum Verhindern der Annahme durch die Einheit 6. Die Einheit 6 verhindert bzw. weist die Annahme der Daten von dem Datenbus 32 zurück. Der FIFO-Speicher 22 wird verwendet zum Zwischenpfuffern des Ausführungsergebnisses von der Leitungs-ALU 2 über den Datenbus 12 und suspendiert bzw. hält die Daten zurück, bis die Annahme durch die Einheit 6 ermöglicht ist.

Daher ist es, wenn der Ausfall der Daten auftritt, wirksam, den FIFO-Speicher zwischen den Einheiten mit den Lcitungs-ALU's zu verwenden. Die Funktionen, die für den FIFO-Speicher erforderlich sind, sind:

(A) Die Fähigkeit, simultan innerhalb einer Leitungs-

Schrittweitenzeit zu lesen und zu schreiben, und
so (B) die Fähigkeit die geschriebenen Daten in kurzer Zeit zu lesen.

F i g. 2 zeigt ein Blockschaltbild eines FIFO-Speichers

gemäß einem Ausführungsbeispiel der Erfindung. Der dargestellte FIFO-Speicher kann bei irgendeinem der FIFO-Speicher 20, 21 und 22 gemäß Fig. 1 verwendet sein.

F i g. 2 zeigt Datenbänke 47 und 48, die im folgenden nurmehr kurz als Bänke bezeichnet sind, die Daten unbo abhängig voneinander lesen und schreiben können. Die Datenbänke 47 und 48 weisen jeweils einen Speicher mit wahlfreiem Zugriff (RAM) auf. Mindestens zwei Hänk" können die vorliegenden Zwecke erfüllen.

Es ergibt sich, daß eine Bank mehr als zwei RAMs tv> abhängig von der erforderlichen Speicherkapazität und einer Wortkonfiguration aufweisen kann.

Extern gesendete Daten werden in die Bänke 47 und in der gesendeten Folge trcschrieben. Beisniekwrivi>

werden die Daten mit der Zahl oder Nummer 0, die zuerst gesendet sind, in die Bank 47 geschrieben, werden die Daten der Zahl oder Nummer 1, die als nächstes gesendet sind, in die Bank 48 geschrieben, werden die Daten mit der Zahl oder Nummer 2, die als nächstes gesendet sind, in die Bank 47 geschrieben, werden die Daten der Zahl oder Nummer 3, die als nächstes gesendet sind, in die Bank 48 geschrieben usw. derart, daß die Daten wiederholt und abwechselnd in die Bänke 47 und 48 geschrieben werden. Daher werden die Daten mit den Zahlen 0, 2,4 ... In (wobei η ganzzahlig ist) oder die geradzahligen Daten sequentiell in die Bank 47 geschrieben, weshalb die Bank 47 als gerade Bank bezeichnet ist. Andererseits werden die Daten mit den Zahlen 1, 3, 5,... 2n + 1 oder die ungeradzahligen Da- r> ten sequentiell in die Bank 48 geschrieben, weshalb die Bank 48 als ungerade Bank bezeichnet ist.

Eine Betriebsartanzeigeschaltung 41 zeigt wiederholt mit konstantem Intervall eine Schreibbetriebsart für die Bank 47 oder 48 an. Die Schreibbetriebsart ist als W-Betriebsart bezeichnet, während die Lesebetriebsart als R-Betriebsart bezeichnet ist. Die Betriebsartanzeigeschaltung 41 erzeugt wiederholt »0« und »1« mit konstantem Intervall gemäß »0«, »1«, »0«, »1«,.. .Wenn das Ausgangssignal der Betriebsartanzeigeeinrichtung 41 2a auf »0« ist, wird die gerade Bank 47 zum Einnehmen der W-Betriebsart und wird die ungerade Bank 48 zum Einnehmen der R-Betriebsart gesteuert. Wenn das Ausgangssignal der Schaltung 41 auf»1« ist, nimmt die gerade Bank 47 die R-Betriebsart und nimmt die ungerade Bank 48 die W-Betriebsart ein. Folglich werden die Bänke 47 und 48 durch die Betriebsartanzeigeschaltung 41 so gesteuert, daß sie die R-Betriebsart und die W-Betriebsart wiederholt mit konstantem Intervall annehmen, wobei die Bänke 47 und 48 zu einem Zeitpunkt verschiedene Betriebsarten annehmen.

Eine Schreib/Lese-Schaltung 100 für die Bänke 47 und 48 enthält Schaltungen 42 bis 46 und 49.

Der allgemeine Betrieb des FIFO-Speichers wird zunächst erläutert. Wenn die geradzahligen Daten von außen zugeführt werden und die gerade Bank 47 in der W-Betriebsart ist, schreibt die Schaltung 100 unmittelbar die Daten in die gerade Bank 47. Wenn die gerade Bank 47 in der R-Betriebsart ist, wartet die Schaltung 100 bis die gerade Bank 47 die W-Betriebsart einnimmt und schreibt dann die Daten in die gerade Bank 47, die nun die W-Betriebsart angenommen hat. Das gleiche gilt für den Schreibbetrieb der ungeradzahligen Daten.

Wenn eine Lesebetriebsart abgegeben wird und die als nächstes zu lesenden Daten in der geraden Bank 47 gespeichert sind, und wenn die gerade Bank in der R-Betriebsart ist, liest die Schaltung 100 unmittelbar die Daten aus der geraden Bank 47. Wenn die gerade Bank 47 in der W-Betriebsart ist, wartet die Schaltung 100 bis die gerade Bank 47 die R-Betriebsart einnimmt und liest dann die Daten von der geraden Bank 47, die nun die R-Betriebsart angenommen hat

Der FIFO-Speicher gemäß F i g. 2 ermöglicht das simultane Schreiben und Lesen. Beispielsweise ist es möglich, die Daten in die gerade Bank 47 simultan zum Lesen der Daten von der ungeraden Bank 48 einzuschreiben. In Fig.2 bezeichnen dicke Signalleitungen Signalleitungen mit jeweils mehreren Leitern zur parallelen Signalübertragung.

Der Betrieb des FIFO-Speichers wird im folgenden ausführlich erläutert

Gemäß F i g. 2 wird, wenn ein Schreibbetrieb erforderlich ist ein Schreibanforderungsanzeigesignal WREQ auf eine Signalleitung 33 auf »1« gesetzt. Hin Datensignal WDA TA auf einer Da'enleitung 30 gibt die einzuschreibenden Daten wieder. Die Signale WRIiQ und WDA TA werden von einer ersten externen Einheit, beispielsweise der Ausfiihrungseinheit 4 gemäß Fig. I. einer Schreibsteuerschallung 42 (W-Steuerung) zugeführt. Die W-Stcucrung 42 enthält eine Einrichtung, die abhängig von dem Signal WREQ das Schreibdaicnsignal WDA TA empfängt und die Zahl (Ankunftszahl) der empfangenen Schreibanforderung erfaßt. Es sei angenommen, daß die Ankunftszahl der Schreibanfordeiiing N sei. Abhängig davon, ob N ungerade oder gerade ist (d. h. abhängig vom Gerade/Ungerade-Zustand von N), wird die gerade Bank 47 oder die ungerade Bank 48 als die Datenbank gewählt, in die die empfangenen Diitcn geschrieben werden. Andererseits zeigt das Ausgangssignal SWder Betriebsartanzeigeschaltung 41 die W-Betriebsart iiir die Bank an. Wenn die abhängig von dem Gerade/Ungerade-Zustand von N bestimmte Datenbank und die Datenbank, bei der die W-Betriebsart durch das SW-Signal angezeigt ist, identisch sind, sendet die W-Steuerung 42 ein Adreßsignal W/4/7, das durch Bit höherer Ordnung unter Ausschluß des niedrigswertigcn Bit in dem binären Ausdruck für N bestimmt ist; zur Leitung 93, ändert ein Schreibfrcigabesignal Wl-nui der Signallcilung 93 auf »1«, sendet die Schreibdaleii WDATA als Signal SDRl: zur Leitung 82, wenn die Daten in die gerade Bank 47 zu schreiben sind.und sendet die Schreibdaten WDATA als Signal SDRÖ zur Leitung 83, wenn die Daten in die ungerade Bank 48 zu schreiben sind. Wenn die Koinzidenz der durch N bestimmten Bänke und des Signals 5WJeWeUs nicht erfüllt sind, wenn die Schreibanforderung WREQ eintrifft, ist eine Einrichtung notwendig, um das Vorliegen der Schreibanforderung WREQ und der Schreibdaten WDATA zu speichern, bis die Koinzidenz der Bänke erfüllt ist. Ein Ausführungsbeispiel einer solchen Einrichtung wird weiter unten unter Bezug auf Fig.4 näher erläutert. Die W-Sieucrung 42 wird in einer Weise initialisiert, die weiter unten näher erläutert wird, mittels eines durch eine Signallcitung 39 zugeführten Initialisierungssignals START.

Eine durch eine Strichpunktlinie umgebene Schaltung 44 ist ein Schreibsignalgenerator, der abhängig von dem Schrcibfreigabesignal WE und dem Betriebsarianzi-'igesignal .SlV ein Schreibfreigabesignal WEE zur geraden Bank 47 über die Leitung 59 oder ein Schreibfreigabesignal WEO zur ungeraden Bank 48 über eine Signallcitung 58 abgibt. Ein UND-Glied 441 des Generators 44 führt das Schreibfreigabesignal WEE zur geraden Rank 47 nur. wenn das Signal SWauf »0« und das Signa! WEauf »1« sind. Auf diese Weise wird, wenn die gerade Bank 47 in der W-Betriebsart ist (das Signal SW ist auf »0«) und die zu schreibenden Daten vorliegen (das Signal WE'isl auf »1«) das Schreibfreigabesignal WEEder geraden Bank 47 zugeführt Ein UND-Glied 442 führt das Schreibfreigabesignal WEO zur ungeraden Bank 48 nur dann, wenn das Signal SWauf »1« und das Signal WEauf »1« sind. Daher wird, wenn die ungerade Bank 48 in der W-Betriebsart ist {das Signal SW ist auf »1«) und die als nächstes zu schreibenden Daten vorliegen (das Signal WE ist auf »1«) das Schreibfreigabesignal WEÖ der ungeraden Bank 48 zugeführt Ein Kreis an einem der Eingänge des UND-Glieds 441 gibt eine Invertierungsfunktion für das Eingangssignal wieder.

Eine Wählschaltung 45 führt abhängig von dem Betriebsartanzeigesignal SW das Schreibadreßsignal WAH selektiv zur Bank 47 oder 48. Die Schaltung 45

weist Wählgliedcr 451 und 452 auf. Wenn das ßetriebsarian/eigcsignul SW auf »0« ist, wählt das Wählglied 451 das Schrcibadreßsignal WAH von der Gruppe aus dein Signal WAH auf der Leitung 93 und einem Leseadreßsignal RAH auf der Leitung 99, das weiter unten erläutert wird, und führt das Signal als Speicheradresse AE /u einer Signallcitung 57. Folglich wird, wenn die gerade Bank 47 in der W-Beiriebsart ist (das Signal SW im auf »0«), die Schreibadresse WAHder geraden Bank 47 zugeführt. Wenn das Signal SW auf »1« ist, wählt das Wählglied 451 die Leseadresse RAH auf der Leitung 99 und führt sie als die Speicheradresse AE zur geraden Bank 47 über eine Leitung 57. Wenn das Signal SW auf «0« ist, wählt das Wählglied 452 die Leseadresse RAH_ auf der Leitung 99 und führt sie als Speicheradresse AO einer Signalleitung 56 zu, und wenn das Signal SlV auf »1« ist, wählt das Wählgiicd 452 die Schreibadresse WAH auf der Leitung 93 und führt sie als Speicheradresse AÖzur Signalleitung 56. Folglich wird, wenn die ungerade Bank 48 in der W-Betriebsart ist (das Signal 2« SW ist auf »1«), die Schreibadresse WAH der ungeraden Bank 48 zugeführt. Die Wählglieder 451 und 452 und die Wählglieder 461 und 491, die noch erläutert werden, haben eine Funktion, ein Eingangssignal von einem linken oberen Teil zu wählen (ein Eingangssignal von einer Adreßleitung 93 für das Wählglied 451), wenn das Signal SWvon einem Oberteil davon auf »0« ist, und ein Eingangssignal von dem linken unteren Teil (ein Eingangssignal von einer Adreßleitung 99 für das Wählglied 451) wenn das Signal SW auf »1« ist, und wählen jo das gewählte Signal an der rechtsseitigen Ausgangsleitung (eine Signalleitung 57 für das Wählglied 451) zu erzeugen.

Eine Wählschaltung 46 weist ein Wählglied 461 auf, das abhängig vom Signal SlV das Schreibdatensignal SDRE für die gerade Bank oder das Schreibdatensignal SDRÖ für die ungerade Bank wählt. Das Wähiglied 461 wählt eine Signalleitung 82, wenn das Signal SlVauf »0« ist, und führt das Datensignal SDREzur Signalleitung 54 als Datensignal DIÖ und zur Signalleitung 55 als Datensignal DIE. Wenn das Signal SlVauf »1« ist, wählt das Wählglied 461 eine Signalleitung 83 und führt das Datensignal SDRÖ zur Signalleitung 54 als Datensignal DlO und zur Signalleitung 55 als Datensignal DIE. Folglich wird, wenn die gerade Bank 47 in der W-Bctriebsart ist (das Signal SlV ist auf »0«), das Schreibdatensignal SDRE für die gerade Bank den Bänken 47 und 48 zugeführt.

Folglich wird, wenn eine geradzahlige Schreibanforderung am FIFO-Speicher eintrifft und die gerade Bank w 47 in der W-Betriebsart zu diesem Zeitpunkt ist, das Schreibfreigabesignal 1V££ einem Schreibanschluß ET der geraden Bank 47 zugeführt, wird das Schreibadreßsignal WAH einem Adreßanschluß AT zugeführt und wird das Datensignal SDRE einem Datencingangsanschluß DIT zugeführt derart, daß das Schreibdatensignal SDRE für die gerade Bank in die gerade Bank 47 eingeschrieben wird. Wenn die gerade Bank 47 in der W-Betriebsart ist (das Signal SlV ist auf »0«), ist die ungerade Bank 48 in der R-Betriebsart und ist das Schreibfreigabesignal IV£Ö vom Ausgang des UND-Gliedes 442 auf »0«. Folglich wird das Einschreiben in die ungerade Bank 48 gesperrt, weshalb das Schreibdatensignal SDRETür die gerade Bank nicht in die ungerade Bank 48 eingeschrieben wird. b5

Wenn die ungerade Bank 48 in der W-Betriebsart ist (das Signal SJVist auf »1«), wird das Schreibdatensignal SDRÖ für die ungerade Bank den Bänken 47 und 48 zugeführt. Jedoch wird das Datensignal SDRÖ nicht in die gerade Bank 47 aus dem gleichen Grund eingeschrieben wie das zuvor erläutert ist und wird das Datensignal SDRÖ nur in die ungerade Bank 48 eingeschrieben.

Anstelle der Verwendung des Wählglieds 461 kann die Signalleitung 82 mit der Signalleitung 55 verbunden sein derart, daß das Signal SD/?Estcts der geraden Bank

47 zugeführt wird, und kann die Signalleitung 83 mit der Signalleitung 54 verbunden sein derart, daß das Signal SDRÖ stets der ungeraden Bank 48 zugeführt wird. Wenn das Wählglied 461 verwendet ist, können die Signalleitungen 55 und 54 »geteilt« werden bzw. gemeinsam vorliegen und kann das Schreiben auf den Signalleiiungen zwischen den Bänken 47 und 48 und der W-Steuerschallung 42 vereinfacht werden.

Auf diese Weise werden die Daten automatisch wiederholt und abwechselnd in die Bänke 47 und 48 in der empfangenen Folge eingeschrieben, ohne daß es notwendig ist, extern die Adresse zu spezifizieren derart, daß die Daten der Zahl 0 in die Adresse 0 der geraden Bank 47, die Daten der Zahl 1 in die Adresse 0 der ungeraden Bank 48, die Daten der Zahl 2 in die Adresse 1 der geraden Bank 47, die Daten der Zahl 3 in die Adresse 1 der ungeraden Bank 48 usw. eingeschrieben werden.

Die Bänke 47 und 48 haben die folgenden Eingangs/ Ausgangsanschlüsse. Der Anschluß IV£T ist der Schreibfreigabesignal-Eingangsanschluß, dem das Schreibfreigabesignal IVfffür die gerade Bank 47 oder das Schreibfreigabesignal WEÖ für die ungerade Bank

48 zugeführt wird. Der Anschluß A T ist der Speicheradreßeingangsanschluß, dem die Speicheradresse AE für die gerade Bank 47 oder die Speicheradresse AÖ für die ungerade Bank 48 zugeführt wird. Der Anschluß DIT\s\ der Schreibdateneingangsanschluß, dem das Datensignal DlEoder D/Ozugeführt wird.

Ein Anschluß DÖT ist ein Lesedatenausgangsanschluß. Die Lesedaten DOEwerden vom Anschluß DÖT der geraden Bank 47 einer Datenleitung 471 zugeführt, während die Lesedaten DÖÖ vom Anschluß DÖT der ungeraden Bank 48 einer Dfltenleitung 481 zugeführt werden. Wenn das Eingangssignal zum Anschluß IV£T auf »1« ist, speichern die Bänke 47 und 48 die an dem Datenanschluß D/rankommenden Daten zu Adressen, die durch das Adreßsignal spezifiziert sind, das dem Adreßeingangsanschluß AT zugeführt ist. Wenn das Eingangssignal zum Anschluß IVfTauf »0« ist, lesen die Bänke 47 und 48 die Daten, die in den Adressen gespeichert sind, die durch das Adreßsignal spezifiziert sind, das dem Adreßeingangsanschluß /ITzugefuhrt ist. Andere Eingangs/Ausgangssignal-Anschiüsse der Bänke 47 und 48, die in F i g. 2 nicht dargestellt sind, umfassen Versorgungsanschlüsse, Chipwählanschlüsse und Ausgangsfreigabeanschlüsse.

Bisher wurde der Schreibbetrieb erläutert Es wird nun der Lesebetrieb erläutert.

Die Lesesteuerschaltung oder R-Steuerung 43 wird in einer Weise initialisiert, die weiter unten erläutert wird, mittels des externen Initialisierungssignals START. Die R-Steuerung 43 erzeugt intern ein Leseadreßsignal RA für die zu lesenden Adressen der Bänke 47 und 48 wie das weiter unten erläutert wird. Die Leseadresse RA wird um Eins inkrementiert, wenn ein Leseanforderungssignal RREQ, das weiter unten erläutert wird, empfangen wird. Ein Leseadreßsignal RAH, das durch die Bit höherer Ordnung unter Ausnahme des niedrigstwertigen Bit des binären Ausdrucks der Adresse RA

bestimmt ist, wird von der R-Steuerung 43 der Signalleitiiiig 99 zugeführt. Die R-Steuerung 43 erzeugt intern auch eine Zahl M, die die Gesamtzahl der geschriebenen Daten ist, die nicht gelesen sind. Die Zahl M wird um Eins inkrementiert (vorwärts-gezählt) jedesmal, wenn das Schreibfreigabesignal Wf »1« einnimmt, d. h. jedesmal, wenn Daten (eine Dateneinheil) geschrieben wird, und wird um Eins dekrementiert (rückwärts-gezählt) jedesmal wenn das Leseanforderungssignal RREQ den Wert »1« einnimmt, d.h. jedesmal, wenn Daten (eine Dateneinheit) gelesen werden. Das Signal RREQ wird über die Leitung 15 von einer zweiten externen Einheit beispielsweise der Leitungs-Ausführungseinheit 1 (Fig. 1) zugeführt, die das Lesefreigabesignal RÖK über die Leitung 13 empfängt. Nur wenn Mnicht kleiner als Eins ist, d. h. wenn ungelesene Daten noch in den Bänken 47 und 48 gespeichert sind und die Daten in der Bank gespeichert sind, in der das Betriebsartanzeigesignal SW die R-Betriebsart anzeigt, wird das RÖK-Signal der externen Einheit von der R-Steuerung 43 über die Signalleitung 13 zugeführt. Ob die Daten in der Bank

47 oder der Bank 48 gespeichert sind, wird durch das niedrigstwertige Bit der binär dargestellten Leseadresse RA erfaßt.

Das Leseadreßsignal RAH auf der Signalleitung 99 wird den Wählgliedern 451 und 452 zugeführt, von wo es dem Adreßanschluß Λ Γ der Bank 47 oder 48 zugeführt wird abhängig davon, ob das Betriebsartanzeigesignal SWauf »1« bzw. auf »0« ist. Wenn das Signal SW auf »0« ist, ist die ungerade Bank 48 in der R-Betriebsart und wird das Leseadreßsignal RAH der ungeraden Bank 48 über das Wählglied 452 zugeführt. Wenn das Signal SWauf »1« ist, ist die gerade Bank 47 in der R-Betriebsart und wird das Leseadreßsignal RAH der geraden Bank 47 über das Wählglied 451 zugeführt. Auf diese Weise wird das Leseadreßsignal RAH der Bank zugeführt, die in der R-Betriebsart ist.

Als Ergebnis werden die zu lesenden Daten aus der Adresse gelesen, die durch das Lesesignal RAH spezifiziert ist, und zwar derjenigen Bank, die in der R-Betriebsart ist, und werden dem Ausgangsanschluß DOT zugeführt.

Eine Wählschaltung 49, die ein Wählglied 491 enthält, führt selektiv das Ausgangssignal der Bank, die in der R-Betriebsart ist, zur Signalleitung 10. Wenn das Be- 4> triebsartanzeigesignal SW auf »0« ist, ist die ungerade Bank 48 in der R-Betriebsart und wählt das Wählglied 491 das Datensignal DÖÖ, das von der ungeraden Bank

48 gelesen ist, und führt es zur Signalleitung 10. Dieses Signal wird der externen Einheit als Lesedatensignal so RDATA zugeführt. Wenn das Betriebsartanzeigesignal SWauf »1« ist. ist die gerade Bank 47 in der R-Betriebsart und wählt da^ Wählglied 491 das Datensignal DÖE, das von der geraden Bank 47gelesen ist, und führt es der zweiten externen Einheit über die Signalleitung 10 zu. Es zeigt sich, daß dann, wenn verdrahtete ODER-Glieder (Phantom-ODER-Glieder) an den Ausgangsanschlüssen DÖTder Bänke 47 und 48 verwendet werden können, die Funktion des Wählglieds 491 durch Verbinden der Datenleitung 471 mit der geraden Leitung 481 und Steuern der (nicht dargestellten) Chip-wählanschlüsse und der (nicht dargestellten) Ausgangsfreigabeanschlüsse der Bänke 47 und 48 erhalten werden kann.

Die zweite externe Einheit beispielsweise die Leitungs-Ausführungseinheit 1, empfängt das Signal RDA- TA, wenn das Signal ROK auf »1« ist und die Einheit bereit zum Empfang des Signals RDATA ist und führt

15

20

25

Jl)

J5

40 das RREQS\gna\ zur R-Sleuerung 43 zur Anzeige des Empfangs der gelesenen Daten. Wenn das Signal RRf'Q auf »I« ist, inkremcnlicrt die R-Steuerung 43 die Lese adresse RA um Eins im nächsten Zyklus.

Auf diese Weise werden die in die Biinke 47 und 48 geschriebenen Daten in der Kolge gelesen wie sie geschrieben sind, wobei die als erstes geschriebenen Daten zuerst gelesen werden derart, daß die Daten in der Adrcssc 0 der geraden Bank 47 zuerst gelesen werden, die Daten in der Adresse 0 der ungeraden Bank 48 .ils nächste gelesen werden, die Daten in der Adresse 1 der geraden Bank 47 als nächste gelesen werden, die Daten in der Adresse 1 der ungeraden Bank 48 als nächste gelesen werden usw. Daher besitzt der Speicher gemäß F i g. 2 eine firsl-in/first-out-Speicherfunktion (FIIO-Funktion). Wie vorstehend erläutert, ist es, da die Betriebsart den Bänken unabhängig angezeigt wird, möglich, die Daten in die gerade Bank 47 simultan zum Lesen der Daten aus der ungeraden Bank 48 einzuschreiben und die Daten von der geraden Bank 47 simultan zum Schreiben der Daten in die ungerade Bank 48 zu lesen. Daher können simultane Lese- und Schreibbetriebe durchgeführt werden.

Wenn die Schaltung gemäß Fig. 1 den FIFO-Speicher gemäß Fi g. 2 als Speicher 20 bis 22 verwendet, ist es notwendig, die Signale SlVder beiden FIFO-Spcieher 20 und 21 zu synchronisieren. Der Grund dafür wird im folgenden erläutert. In der Leitungs-ALU 2 muß sichergestellt werden, daß die sequentiellen Zahlen der beiden Eingangsdaten, die zugeführt sind, gleich sind. Wenn die Signale SW der FIFO-Speicher 20 und 21 phasenverschieden sind, ist es jedoch nicht möglich, ein Paar von Daten, die die gleiche sequentielle Zahl besitzen, simultan von den beiden FIFO-Speichern 20 und 21 zu lesen. Um dieses Problem zu vermeiden, kann das System so aufgebaut sein, daß die Signale SWaller FIFO-Speicher in dem System stets in Phase sind. Beispielsweise kann das Signal SWdes FIFO-Speichers 20 von dem FIFO-Speicher 21 »geleilt« werden. In F i g. 2 ist. da das Eingangssignal zur Alisführungseinheit 6 nur von dem Π-FO-Speicher 22 zugeführt wird, die Synchronisation des Signals SW^-nicht notwendig für den FIFO-Speicher 22.

Anhand der F i g. 3A, 4 und 5 werden die Betriebsartspezifizierungs- bzw. -anzeigeschaltung 41, die W-Sleucrung 42 und die R-Steuerung 43 ausführlich erläutert.

Die Schaltungen 41, 42 und 43 werden durch ein einphasiges Taktsignal T mit einer Taktperiode getaktet, die gleich der Leitungsschrittweite der ALU sowie der Speicherzykluszeit der Bänke 47 und 48 ist. Wie durch die in Kreisen dargestellten Ziffern am Unterendc von F i g. h dargestellt, sind die Zyklen mit 0 bis 13 numerier'.. Jeder Zyklus beginnt mit dem Anstieg des Signals Tund endet mit dem nächsten Anstieg des Signals T.

Wenn nicht anders spezifiziert, sind verwendete Flipflops (FF) und Synchronzähler (CNT) flankengesteuert derart, daß sie beim Anstieg des Takteingangssignals T angesteuert (getriggert) werden.

In den Fig. 2 bis 5 bezeichnen einfache Kreise an den Anschlüssen der Signalleitungen Schnittstellensignalanschlüsse innerhalb der FIFO-Speicher und bezeichnen Doppelkreise Schniitstellensignalanschlüsse. die extern oder außerhalb der FI FO-Speicher sind.

Es sei nun angenommen, daß die FIFO-Spcicher jeweils bis zu acht Eingangsdaten speichern können. Unter dieser Annahme können die Bänke 47 und 48 jeweils eine Speicherkapazität von vier Daten besitzen. Die Signallcitung 93 für das Signal WAH, die Signalleitung 99

tür das Signal RAH, die Signallehung 57 für das Signa! AE und die Signalleitung 56 für das Signal AÖ können leweils eine Breite von zwei Bit besitzen.

Alle Schaltungen 41, 42 und 43 gemäß den F i g. 3A his ί sind Synchronschallungen, die durch das Taktsignal Γ synchronisiert sind. Bei der folgenden Erläuterung sind die folgenden Annahmen getroffen:

(1) Die Verzögerungszeit der Verknüpfungsglieder und die Verzögerungszeit der Flipflops und der Zähler sind ausreichend kurz mit bezug auf die Zykluszeit des Taktsignal T.

(2) Wenn das Ausgangssignal des Flipflops oder des Zählers, das durch das Taktsignal T getaktet ist, dem Flipflop oder Zähler der folgenden Stufe zugeführt ist, die durch das gleiche Taktsignal Tgetakici sind, führen das Füpfiop oder der Zähler der folgenden Stufe keine Fehlfunktion durch.

Die Annahme (2) bedeutet, daß ein Inhalt des Flipflops in der vorhergehenden Stufe in einem Zyklus einen Inhalt des Flipflops in der folgenden Stufe im nächsten Zyklus bestimmt und daß der Inhalt des Flipflops in der vorhergehenden Stufe nicht den Inhalt des Flipflops in der folgenden Stufe in einem Zyklus beeinflußt. Wenn die Annahme (1) nicht erfüllt ist, ist die Berechnung und die Berücksichtigung der Verzögerungszeiten einschließlich der Verzögerungszeit der verwendeten Bänke erforderlich, und wenn die Annahme (2) nicht erfüllt ist. ist ein Zweiphasen-Taktsignal erforderlich, wie das bei der Synchronschaltung an sich bekannt ist.

Fig. 3A zeigt ein Schaltbild der Betriebsartanzeigeschaltung 41. Ein Ausgangssignal eines invertierenden Ausgangsanschluß Q eines Flipflops 50 wird dessen einem Eingangsansehiuß Γ zugeführt. Das Taktsignal T. das einmal in jedem Speicherzyklus oder jeder Lcitungsschritiweitc »1« annimmt, wird einem Taktanschluß CK des Flipflops 50 zugeführt. Ein Signal vom nichtinvcrtierenden Ausgangsanschluß Q des Flipflops 55 ist das Betriebsartanzeigesignal SlV. Es sei angenommen, daß der Status des Flipflops 50der »!«-Zustand ist. Daher wird das »O«-Ausgangssignal am Anschluß Q dem Eingangsansehluß Tzugeführt. Bei dem ersten Anstieg des Taktsignals Γ spricht das Flipflop 50 auf das »(!«-Ausgangssignal vom Anschluß (?an und ändert sich der Status des Flipflops 50 vom »1« zum »0«-Zustand. Folglich ändert sich das Ausgangssignal am Anschluß Q von »0« auf »1« und damit das Eingangssignal am F.ingangsanschluß Tebenfalls auf »1«. Beim zweiten Anstieg des Taktsignals Γ spricht das Flipflop 50 auf das »!«-Eingangssignal am Anschluß Tan und kehrt das Status des Flipflops 50 zum »1«-Zustand zurück. Auf diese weise kippt der Status des Fhptlops 50 zwischen »0« und »!«-Zuständen mit den Anstiegen des Taktsignals T. Folglich kippt das Signal SlV, das vom Ausgangsanschluß Q des Flipflops 50 abgeben wird, ebenfalls sich wiederholend zwischen »0« und »1« abhängig vom Anstieg des Taktsignals T, wie das in F i g. 6 dargestellt ist. Das Signal SlV bewirkt die Anzeige der Betriebsart der Bänke, wie das erläutert ist.

F i g. 3B zeigt die Betriebsarten der geraden Bank 47 und der ungeraden Bank 48, die durch das Betriebsartanzeigesignal SlVangezeigt sind.

Die Betriebsartanzeigeschaltung kann

(I) mehreren FI FO-Speichern gemeinsam sein, derart, daß sie von ihnen »geteilt« wird zur Synchronwirkung miteinander, oder

(2) weiter eine Schaltung zum Ändern des Signals SlV bei jeder Verarbeitung einer Leseanforderung enthalten derart, daß die als nächste zu lesende Bank stets gewählt werden kann, wenn eine Möglichkeit zur Konkurrenz zwischen dem Lesebetrieb und dem Schreibbetrieb verschwunden ist, nachdem alle acht Schreibdaten angekommen sind, oder

(3) weiter eine Schaltung zum Ändern des Signals SlV bei jeder Verarbeitung einer Schreibanforderung

to enthalten, so daß der Gerade/Ungerade-Zustand der ankommenden Daten stets mit dem Gerade/ Ungerade-Zustand der Bank übereinstimmt, die in der W-Betriebsart angezeigt ist, bei einem nichtkonkurrierenden Zustand des Schreibbetriebes und des Lesebetriebes.

Fig. 4 zeigt ein Schaltbild der W-Steuerung 42. Die Funktionen der Zähler und der Flipflops gemäß Fig. 4 und die Funktionen der Haupt-Verknüpfungsglieder wird zunächst erläutert, wobei dann der Betrieb mit Bezug auf die zeitliche Darstellung gemäß F i g. 6 erläutert werden wird. Ein Zähler 62 ist ein flankengetriggerter Synchronzähler mit einem Einbit-Ausgang. Ein Zähler 64 ist ein flankengetriggerter Drei-Bit-Synchronzähler. Ein Anschluß i/P ist ein Vorwärtszählen anzeigender Eingangsansehluß, ein Anschluß R ist ein Rücksetzanschluß zum Löschen des Zählerstandes, ein Anschluß CK ist ein Eingangsansehluß für das Taktsignal T und ein Anschluß Q ist ein Ausgangsanschluß für den Zählerstand. Der Vorwärtszählbetrieb wird durchgeführt, wenn das Eingangssignal am Anschluß UP auf »!« ist und das Taktsignal T, das dem Anschluß CK zugeführt ist, von »0« auf »1« ansteigt. Wenn das Eingangssignal am Anschluß UP auf »0« ist, ändert sich der Zählerstand des Zählers nicht. Ein Flipflop 63 ist ein flankengetriggertes Fiipflop, wobei sich ein Ausgangssignal am Ausgangsanschluß Q beim Anstieg des Taktsignals ändert, das einem Anschluß CK zugeführt ist, wie bei dem Zähler 62 oder 64.

Der Zähler 62 wird durch das externe Signal START rückgesetzt und zählt bis zum Ende des Zyklus vorwärts (dem Anstieg des Taktsignals T), in dem das externe Schreibanforderungssignal WREQ eintrifft. Das Ausgangssignal WCNT des Zählers 62 zeigt an, ob die Schreibanforderung (das Schreibanforderungssignal WREQ und das Schreibdatensignal WDATA), die im Zyklus ankommt, für die ungerade Bank 48 oder die gerade Bank 47 ist. Wenn das WCNT-Ausgangssignal auf »0« ist, zeigt dies an, daß die Schreibanforderung in

so der geraden Bank 47 vorliegt und wenn das WCNT-Ausgangssignal auf »1« ist, zeigt dies an, daß die Schreibanforderung für die ungerade Bank 48 vorliegt. Ein weiteres Ausgangssignal IVCNrdes Zählers 62 besitzt entgegengesetzte Polarität zum Ausgangssignal WCNT.

Der Zähler 64 wird durch das externe Signal START rückgesetzt und zählt bis zum Ende des Zyklus vorwärts, in dem die Daten in irgendeine der Bänke eingeschrieben werden (d. h. der Zyklus, in dem das Signal IVE auf »1« ist). Das Ausgangssignal des Zählers 64 ist das Signal WA und das Ausgangssignal WAH der beiden höheren Bit zeigt die Schreibadresse der Bank an und das Ausgangssignal WAL des niedrigstwertigen Bit zeigt den Gerade/Ungerade-Zustand der Schreibbank an oder ob die Schreibbank eine gerade Bank ist oder nicht. Wenn das Ausgangssignal IV.4 des Zählers 64 auf »OOO2« ist (wobei die tiefer gesetzte 2 eine binäre Darstellung wiedergibt), zeiet die W-Steueninn 45 dip

Adresse (Kb der geraden Bank 47 als Schreibadresse. W enn das Ausgangssignal des Zählers 64 auf »OOI2« ist, wird die Adresse 0O₂ der ungeraden Bank 48 angezeigt und wenn das Ausgangssignal WA auf »OIO2« ist wird die Adresse »012« der geraden Bank 47 angezeigt Zum Durchführen des Schreibbetriebes für die Bank muß das Srhreibf reigabesignal WE auf»1« sein.

Wenn das Signal WREQ auf »1« in einem bestimmten Zyklus ist, ist das zu schreibende Signal das Signal WDA TA in diesem Zyklus. Die paarweise vorgesehenen Signale WREQ und WDATA müssen bei der W-Steuerung42 im gleichen Zyklus eintreffen.

Wie in Fig.3B dargestellt, wird eine von gerader Bank 47 und ungerader Bank 48 in der W-Betriebsart angezeigt abhängig vom Wert des Signals SW in dem Zyklus. Andererseits trifft die Schreibanforderung, die an der W-Steuerung 42 von der externen Einheit eintrifft, unabhängig vom Wert des Signals SW ein. Folglich führt die W-Steuerung 42 eine der folgenden beiden Schreibprozeduren durch für jede der aufeinanderfolgend eintreffenden Schreibanforderungen WREQ:

(a) Die Daten werden in die Bank in dem gleichen Zyklus wie im Zyklus des Eintreffens der Anforderung eingeschrieben. Wenn eine Anforderung WREQ eingetroffen ist und der Gerade/Ungerade-Zustand der sequentiellen Zahl der angekommenen Anforderung, d. h. ob die Schreibdaten für die gerade Bank sind oder nicht, mit dem Gerade/Ungerade-Zustand der Bank in Übereinstimmung sind, die in der W-Betriebsart in dem Zyklus sind, in dem die Anforderung eingetroffen ist, wird die Schreibprozedur (a) durchgeführt. Dies wird im folgenden als sofortige Schreibprozedur bezeichnet.

(b) Die Daten werden in die Bank in dem Zyklus eingeschrieben, der dem Zyklus am nächsten ist, in dem die Anforderung eingetroffen ist. Wenn eine Anforderung eingetroffen ist und der Gerade/Ungerade-Zustand der Zahl der eingetroffenen Anforderung nicht mit dem Gerade/Ungerade-Zustand der Bank in Übereinstimmung ist, die in der W-Betriebsart in dem Zyklus ist, in dem die Anforderung eingetroffen ist, wird die Schreibprozedur (b) durchgeführt. Dies wird im folgenden als verzögerte Schreibprozedur bezeichnet.

Ein Exklusiv-ODER-Glied 67 (EOR) gemäß Fig.4 erfaßt das Nichtübereinstimmen der Gerade/Ungerade-Zustände der ankommenden Anforderung und de^r W-Betriebsart-Bank. Das EOR-Glied 67 ist mit den Signalen SWund WCNTversorgt und gibt eine »1« nur dann ab, wenn diese Signale unterschiedliche Werte besitzen. Wenn das Ausgangssignal des EOR-Glieds 67 auf der Signalleitung 88 »0« in einem bestimmten Zyklus ist, stimmen dessen Gerade/Ungerade-Zustände überein, so daß die sofortige Schreibprozedur durchzuführen ist, wenn die Anforderung WREQ eintrifft. Wenn das Ausgangssignal des EOR-Glieds 76 auf »1« ist, stimmen die Gerade/Ungerade-Zustände nicht überein, weshalb die verzögerte Schreibprozedur durchzuführen ist, wenn die Anforderung WREQ eintrifft. UND-Glieder 68 und 69 erfassen die Durchführungen der sofortigen Schreibprozedur bzw. der verzögerten Schreibprozedur. Ein Kreis an einem der Eingangsanschlüsse des UND-Glieds 69 zeigt die invertierende Funktion des zugeführten Eingangssigna's an, wie das auch bei dem UND-Glied 441 gemäß F · g. 2 der Fall ist. Die notwendige und ausreichende Bedingung für das »!«-Ausgangssignal des UND-Glieds 69 ist, daß das Signal WREQ auf der Signalleitung 33 auf »1« und das Signal auf der Signallcitung88 auf »0« sind.

Wenn das Ausgangssignal des UND-Glieds 69 auf der Signalleilung 90 auf »1« ist. wird das Schreibfreigabesignal WE auf der Signalleitung 91 zu »1« über ein ODER-Glied 70 gemacht derart, daß die Daten in die Bank in dem Zyklus eingeschrieben werden, in dem die Schreibanforderung eingetroffen ist Dies ist die Ausführung der sofortigen Schreibprozedur.

Wenn das Ausgangssignal des UN D-Glieds 68 auf der Signalleitung 89 auf »1« ist, wird das »1 «-Signal dem Anschluß T dem Füpflop 63 zugeführt und nimmt im nächsten Zyklus das Ausgangssignal WREQDL des Flipflops 63 auf der Signalleitung 86 »1« ein und nimmt das Signal WE »1« über das ODER-Glied 70 ein, so daß die Daten :n die Bank in dem Zyklus eingeschrieben werden, der dem Zyklus nächstliegend ist, in dem die Schreibanforderung WREQ eingetroffen ist. Dies ist die Ausführung der verzögerten Schreibprozedur. Daher speichert das Flipflop 63 das Eintreffen der Schreibanforderung WREQ, die in der verzögerten Schreibprozedur auszuführen ist, und befiehlt den Schreibbetrieb für die Bank im näc.sten Zyklus.

Wenn das Signal WEauf »1« ist, werden die Daten in die gerade Bank 47 oder die ungerade Bank 48 eingeschrieben. Der Gerade/Ungerade-Zustand der Schreibbank kann bestimmt werden entweder durch das Signal SVVoder durch das Signal WAL. Wie vorstehend erläuterl, wird beim Allsführungsbeispiel gemäß F i g. 2 das Signal 5VVaIs das Ungerade/Gerade-Wählsignal für das Einschreiben in die Bank verwendet.

Das Schreibanforderungssignal WREQ wird als das Signal W in dem Zyklus weitergetragen, indem die Schreibanforderung WREQ bei der W-Stcuerung 42 in der sofortigen Schreibprozedur eingetroffen ist, und wird zwischengespeichert und als das Signal Wf im nächsten Zyklus weitergetragen in der verzögerten Schreibprozedur. Das Sehrcibdutcnsignal WDA TA muß ebenfalls sofort verwendet oder bis zum nächsten Zyklus gespeichert werden in der ersteren bzw. der letzteren Prozedur. Die Betriebe für die beiden Fälle für das Signal WDATA können durch zwei UND-Glieder (entsprechend den UND-Gliedern 68 und 69), ein Flipflop (entsprechend dem Füpflop 63) und ein ODER-Glied (entsprechend dem ODER-Glied 70) erreicht werden, wie das für das Signal WREQ der Fall ist. ledoch zeigt F i g. 4 eine andere Ausführungsform, die ?.wei Verriegelungsglieder 60 und 61 (latches) verwendet.

Die Vcrriegelungsglieder 60 und 61 arbeiten unterschiedlich gegenüber den flankengesteuertcn Flipflops. Wenn das Taktsignal am Eingangsanschluß CK auf »1« ist, wird ein eingegebener Inhalt am Eingangsanschluß D direkt als Ausgangssignal an einem Ausgangsan-Schluß Q erzeugt und ein eingegebener Inhalt am 1-ingangsanschluß D wird gehalten oder gespeichert b/.w. verriegelt, selbst wenn das Taktsignal von »1« auf »0« fällt, und der verriegelte Inhalt wird am Ausgangsansehluß Q erzeugt, wenn das Taktsignal wieder vom »0« auf »1« ansteigt.

Das Verriegelungsglicd 60 wird zum Zwischenspeichern der geradzahligen Sehreibdaicn (der Schreibdaten zur geraden Bank 47) verwendet, wahrend das Verriegelungsglied ftl /um Zwischenspeichern der unge-

b^ri radzahligcn Schreibdulen (der Schreibdaten zur ungeladen Bank 48) verwendet wird. In einem Zyklus, in dem die geradzahligen Sehreibdaien eintreffen, ist das Signal VvTTvT! das dem Taklcingatig CK des Verriegclungs

glieds 60 zugeführt wird, auf »1« und erzeugt das Ausgangssignal SDRE des Verriegelungsglieds 60 den Inhalt des Signals WDATA zu diesem Zeitpunkt, d. h. das Verricgelungsglied 60 speichert geradzahlige Schreibdaten. Bei dem Obergang zr.m nächsten Zyklus fällt das Signal WCNTvon »1« auf »0« und wird Inhalt des Signals WDATA gehallen bzw. gespeichert, so daß der Inhalt des Signals SDRE\m nächsten Zyklus der gleiche ist wie in dem vorhergehenden Zyklus. Daher ist, ob nun die Daten in die gerade Bank 47 in dem Zyklus, in dem die geradzahlige Schreibanforderung eintritt, oder in dem Zyklus, der dem Eintreffzyklus folgt, eingeschrieben werden, der Inhalt des Signals SDREder Inhalt der richtigen geradzahligen Schreibdaten für dieses Schreiben.

Das Verriegelungsglied 61 und dessen Ausgangssignal SDRO sind ähnlich dem Verriegelungsglied 60 und dessen Ausgangssignal SDRE mit der Ausnahme, daß das Taktsignal für das Verriegelungsglied 61 das Signal WCNTist. Der Inhalt des Signals SDRÖ ist der Inhalt der richtigen Schreibdaten für die ungerade Bank.

Der Schreibbetrieb des FIFO-Speichers 20 wird nun mit Bezug auf die Zeiltafel gemäß F i g. 6 erläutert. Die eintreffenden Schreibanforderungen sind mit 0 bis 7 numeriert und werden in die Adresse 0 der geraden Bank 47. die Adresse 0 der ungeraden Bank 48, der Adresse I der geraden Bank 47 usw. und schließlich in die Adresse 3 der ungeraden Bank 48 eingeschrieben.

Wenn auch in Fig. 6 nicht dargestellt, werden der Zähler 62 und der Zähler 64 durch das »\«-START-S\- gnal auf »0« vor der Folge der Schreibbctriebe aufgrund dieser Schreibanforderungen rückgesetzt. Das Flipflop 63 wird ebenfalls durch das »!«-Sr/l/iT-Signal rückgesetzt, das dem Rücksetzanschluß R zugeführt ist zur Anzeige, daß die erste Schreibanforderung ungerad- j;> /ahlig (Zahl 1) ist.

Bei dem Beispiel gemäß Fig.6 wird die sofortige Schreibprozedur für die Scnrcibanforderungcn 0 bis 2 durchgeführt, wird die verzögerte Schreibprozediir für die Schreibanforderungen 3 und 4 durchgeführt und wird die sofortige Schreibprozedur für die Schreibanforderungen 5 bis 7 durchgeführt.

Zunächst trifft die Schreibanfordcrung 0 in einem Zyklus »0« ein, der durch eine eingekreiste Ziffer 0 wiedergegeben ist. Das Signal WREQ auf der Signallciuing 33 und das Signal WDA TA auf der Datenleitung 30 weiden der W-Steuerung 42 zugeführt. Das Signal WREQ ist auf »1« und der Inhalte des Signals WDATA gibt die Schreibdaten wieder. Im Zyklus »0« ist das Signal WC WT noch auf »0« und ist bei dem Beispiel gemäß 5«

1 i g. 6 das Signal SWauf »0« zur Anzeige, dall die gerade Bank in der W-Beiriebsari ist. Folglich ist das Ausgangssignal des EOR-Glicds 67 auf »0«, isi das Ausgangssignal des UND-Glieds 68 auf »0«, ist das Ausgangssignal des UND-Glieds 90 auf »1« und ist das Aus- κ gangssignal WF des ODER-Glieds 70 auf »1«. In dem Zyklus, in dem das Signal WE auf »1« ist, werden die Daten in die Bank eingeschrieben, die in der W-Betriebsart spezifiziert ist durch das Signal SW, wie in F i g.

2 dargestellt. Das heißt das Signal WEEauf der Signal- bo leitung 59 wird auf »1« durch das UND-Glied 441 gemäß F i g. 2 geändert zur Anzeige des Schreibbetriebes für die gerade Bank 47.

Die .Schreibadresse wird im folgenden erläutert. Nachdem der Zahler 64 gemäß F i g. 4 durch das Signal ι,ί START rückgesetzt ist. bleibt das Ausgangssignal des Zählers 64 auf »000_:« im />klus »0« wie das durch die umkreiste Ziffer 0 wiedergegeben ist, und das Signal WAH, das die beiden Bit höherer Ordnung des Ausgangssignais des Zählers t>4 enthält, d. h. »00₂«, wird der Adreßleitung 93 zugeführt. Da das Signal SWauf »0« ist, wählt das Wählglied 451 gemäß Fig.2, das den Inhalt des Speicheradreßsignals AE zur geraden Bank 47 bestimmt das Schreibadreßsignal WAHauf der Adreßleitung 93 und führt es zur Adreßleitung 57. Auf diese Weise wird in dem Zyklus »0« die richtige Adresse »00₂« dem Adreßanschluß ATder geraden Bank 47 zugeführt Das Signal RAH wird dem Adreßanschluß A Tder ungeraden Bank 48 durch das Wählglied 452 zugeführt jedoch wird der Schreibbetrieb nicht durchgeführt weil das Signal WEÖ auf »0« aufgrund der Wirkung des UND-Glieds 442 ist

Die Schreibdaten werden nun erläutert. In F i g. 4 erzeugt, da das Signal WCNTauf »1« in dem Zyklus »0« ist, das Verriegelungsglied 60 das Signal WDATA, das der Anforderung »0« auf der Datenleitung 30 entspricht, als das Signal SDRE auf der Datenleitung 82. Da das Signal SW auf »0« ist, führt das Wählglied 461 gemäß Fig. 2 das Signal SDRE auf der Datenleitung 82 zur Datenleitung 55. Daher wird im Zyklus »0« das Ote Schreibdatensignal WDATA richtig dem Dateneingangsanschluß DITder geraden Bank 47 zugeführt.

In einem Zyklus »1« trifft die Schreibanforderung 1 ein und werden die Daten in die ungerade Bank 48 eingeschrieben, anders als im Schreibbetrieb im Zyklus »0«. Da das Signal SWauf »1« ist, ist das Signal WEEauf »0« und ist das Signal WEO auf »1«. Das Signal WAH wird durch das Wählglied 452 gewählt und als Signal AÖ zugeführt, und das Signal SDRÖ wird durch das Wählglied 461 gewählt und als das Signal DEÖ zugeführt. Das 3-Bit-Ausgangssignal des Zählers 64 gemäß F i g. 4 ändert sich auf »0012«, wenn der Zyklus von »0« auf »1« übergeht, weil das Signal IVE im Zyklus »0« auf »1« war. Die Ausgangssignale WCNT und WCNT von dem Zähler 62 werden zu »1« bzw. »0« im Zyklus »1« invertiert, weil das Signal WREQ auf »1« im Zyklus »0« war. Das Ausgangssignal WREQDL des Flipflops 63 bleibt auf »0« im Zyklus »1<«, weil das Ausgangssignal des UND-Glieds 68 im Zyklus »0« auf »0« war. Der Inhalt des Signals WDATA in dem Zyklus »0« wurde in dem Vcrriegelungsglied 60 gehalten und wird im Zyklus »1« als das Signal SDRE zugeführt, wird jedoch nicht verwendet.

In einem Zyklus »2« trifft die Anforderung 2 ein und werden die Daten in die gerade Bank 47 eingeschrieben. Das Alisgangssignal des Zählers 64 ändert sich auf »ΟΙΟ?« im Zyklus »2«, weil das Signal WEim Zyklus »1« auf »1« war. Folglich wird das zweite Schreibanforderungsdatensignal WDATA in die Adresse 1 der geraden Bank 47 eingeschrieben.

Bei dem Beispiel gemäß der zeitlichen Darstellung in Fig.6 trifft die Schreibanforderung 3 nicht in einem Zyklus »3«, sondern in einem Zyklus »4« ein. In dem Zyklus »4« wird, da die eintreffende Anforderung ungeradzahlig ist und die ungerade Bank 48 nicht in der W-Betriebsart ist, der Schreibbetrieb für die ungerade Bank 48 für die Schreibanforderung 3 im nächsten Zyklus »5« durchgeführt. In Fig.4 ist im Zyklus »4« das Signal WCNTauf »1« und das Signal SWauf »0«. Das Signal auf der Signalleitung 89 wird zu »1« geändert und das Signal auf der Signallciuing 88 wird auf »0« geändert durch die Wirkung des EOR-Glieds 67 und des UND-Glieds 68. Das Flipflop 63 erzeugt das »\«-WREQDL-Signa\ in dem Zyklus »5«, weil »1« dem Eingangssignalanschluß O zugeführt wird. Das Bank-Schreibfrcigabesignal WEist auf »0« im Zyklus »4« und

3i 37 292

ändert sich auf »1« im Zyklus »5« zur Anzeige des dritten Schreibbetriebes. Dies ist die verzögerte Schreibprozedur, die oben erläutert ist

Der Zähler 64, der die Schreibadresse WA erzeugt, hält den gleichen Inhalt »0112« durch die Zyklen »3« bis »5«, weil das Signal WE in den Zyklen »3« und »4« auf »0« war. In dem Zyklus »5« wird die richtige Speicheradresse »012« der ungeraden Bank 48 zugeführt

Die Schreibdaten sind wie im folgenden erläutert Im Zyklus »4« trifft das dritte Schreibdatensignal WDATA ein. Da das Signal WCNT, das das Verriegelungsglied 61 taktet, im Zyklus »4« auf »1« und im Zyklus »5« auf »0« ist, ist der Inhalt des Ausgangssignals SDRÖ des Verriegelungsglieds 61 identisch dem Inhalt des Signals WDA- TA im Zyklus »4« ebenso wie im Zyklus »5«.

Folglich können die Schreibdaten für die Anforderung 3 richtig der ungeraden Bank 48 im Zyklus »5« zugeführt werden.

Die W-Steuerung 42 gemäß F i g. 4 kann den Schreibbetrieb zur ungeraden Bank 48 für die Schreibanforderung 3 im Zyklus »4« nicht durchführen, kann sie jedoch in dem nächsten Zyklus »5« durchführen. Aus der Periodi/.ität des Signals SW wird vorhergesagt, daß dann, wenn das Signal SWm dem Zyklus »4« auf »0« ist, es im nächsten Zyklus »5« auf »1«ist.

Die Schreibanforderung 4 trifft ebenfalls im Zyklus »5« ein, in der die gerade Bank 47 nicht in der W-Betriebsart ist und daher werden die Daten in die gerade Bank 47 mit einer Verzögerung um einen Zyklus eingeschrieben.

Die Anforderung 5 trifft im Zyklus »7« ein, in dem die ungerade Bank 48 in der W-Betriebsart ist derart, daß die Daten sofort in die ungerade Bank 48 eingeschrieben werden, wie bei den Anforderungen 0, 1 und 2. Daher wird die sofortige Schreibprozedur durchgeführt, wobei das Signal WREQ und das Signal VVFaiif »1« im gleichen Zyklus »7« sind.

Jedesmal, wenn die Daten für eine der acht Schreibanforderungen in die Bank eingeschrieben wird, wird der 3-Bit-Zähler 64 vorwärtsgezählt, so daß das Ausgangssignal sich von »OOO2« bis »111« ändert. In einem Zyklus »10« kann das Ausgangssignal auf »OOO2« zurückkehren, jedoch wird der Inhalt der Adresse »00.>« der geraden Bank 47 nicht zerstört, weil die Schreibanforderung 8 nicht von außen eintrifft.

F i g. 5 zeigt ein Schaltbild der R-Steuerung 43. Ein flankengetriggerter Zähler 100(CNT) ist ein reversibler 4-Bit-Zähler. Das Vorwärtszählen und das Rückwärtszählen des Zählers 100 werden durch Eingangssignale zu einem Vorwärtszähleingang UP und einem Rückwärtszähleingang DOWN angezeigt. Wenn das Schreibfreigabesignal WE, das dem Anschluß UPzugcführt ist, auf »1« ist und das Leseanforderungssignal RREQ, das dem Anschluß DOWNzugeführt ist, auf »0« ist, zählt der Zähler 100 um Eins vorwärts mit dem Anstieg des dem Taktanschluß CK zugeführten Taktsignals T. Wenn das Eingangssignal WE zum Anschluß UP auf »0« ist und das Eingangssignal RREQ zum Anschluß DOWW auf »!«ist, zählt der Zähler 100 um Eins rückwärts. Wenn beide Eingangssignale auf »0« oder auf »1« sind, zählt der Zähler 100 weder vorwärts noch rückwärts. Ein 4-Bit Ausgangssignal REQCNTaa Zählers 100 und einer 4-Bit-Datenleitung 101 zugeführt. Der Inhalt des Zählers 100 zeigt die Zahl der Daten an, die geschrieben worden sind, jedoch nicht gelesen worden sind. Der Zähler t00 ist ein 4-Bit-Zähler, so daß er neun unterschiedliche Zählen 0 bis 8 der Eingangsdaten speichern kann. Der Zähler 100 wird durch das Initialisie-

rungssignal S7"/4Ärrückgesetzt das einem Rücksetzanschluß R zugeführt ist Das 4-Bit-Ausgangssignal des Zählers 100 wird einem ODER-Güed 104 zugeführt das die jeweiligen Bit ODER-verknüpft und das Ergebnis einer Signalleitung 105 zuführt Wenn das Ausgangssignal des ODER-Glieds 104'nicht auf »0« ist zoigt dies das Vorliegen von Daten an, die in die Bänke 47 und 48 geschrieben sind und noch nicht gelesen sind. Ein Zähler 109 ist ein binärer 3-Bit-Zähler, der durch das Inititialisierungssignal S7/4/?rrückgeseizt ist, das einem Rücksetzanschluß R zugeführt ist, und zählt beim Anstieg des Taktsignals T, das einem Taktsignal CK zugeführt ist vorwärts, wenn das Eingangssignal RREQ zu einem Vorwärtszähleingang UPauf »1« ist.

Der Inhalt des binären 3-Bit-Zählers 109 zeigt die Leseadresse an. Der Zähler 109 führt die oberen zwei Bit des Inhalts der Adießleitung 99 als Bank-Leseadressc RAH zu und führt das niedrigere eine Bit der Signalleitung 111 als das Signal RAL zu zur Anzeige des Ungcradc/Gcrade-Zustandes der zu lesenden Bank.

Weiter ist ein Exklusiv-ODER-Glied 112 (F.OR-Glied) vorgesehen, das bestimmt, ob die zu lesende Bank mit der Bank übereinstimmt, die durch die R-Betriebsari durch das Betriebsartanzeigesignal SW angezeigt ist Wenn das Signal RAL des Bit niedrigerer Ordnung des Zählers 109 auf »0« ist, ist aus der geraden Bank 47 zu lesen, und wenn das Signal SlVauf »1« ist, ist die gerade Bank 47 in der R-Betriebsart Wenn das Signal RAL auf »1« ist, ist aus der ungeraden Bank 48 zu lesen, und wenn das Signal SW auf »0« ist, ist die ungerade Bank 48 in der R-Betriebsart. Folglich erzeugt das EOR-Glied 112 ein »1 «-Ausgangssignal, wenn die zu lesende Bank mit der Bank übereinstimmt, die in der R-Betricbsart durch das Betriebsartanzeigesignal angezeigt ist, und erzeugt

j5 andernfalls ein »O«-Ausgangssignal. Ein UND-Glied 106 UND-verknüpft die Signale auf den Signalleitungen 105 und 113. Folglich ist das Lesefreigabesignal ROK vom Ausgang des UND-Glieds 106 auf »1« nur dann, wenn Daten in den Bänken 47 und 48 sind, die geschrieben worden sind, jedoch noch nicht gelesen worden sind und die zu lesende Bank in der R-Betriebsart ist. Andernfalls ist das Signal RÖK auf »0«. Das Signal RC)K zeigt an, daß der FIFO-Spcicher zum Lesen bereit ist, wie d;is erläutert worden ist.

Der Betrieb der R-Steuerung wird mit bezug auf die zeitliche Darstellung in F i g. 6 näher erläutert.

Die externe Schaltung stellt sicher, daß das Lcseanfordcrungssignal RREQ, das von der Signalleitung 15 zugeführt wird, nur eine »1« einnimmt, wenn das Signal RÖK auf »1« ist. Beispielsweise stellt dies die Leitungs-Steuerlogik 3 gemäß Fig. 1 sicher. Die Zähler 100 und 109 werden auf »0« durch das Signal S7"/4/?7"initialisiert vor einer Folge von Lesebetrieben, wie das auch bei der W-Steuerung der Fall ist.

In dem /yklus »0« werden Schreibdaten 0 in die gerade Bank 47 eingeschrieben und ist das Signal WE auf »1« und zählt der Zähler 100 beim Anstieg des Taktsignals Γ vorwärts. Im Zyklus »1« ändert sich das Ausgangssignal REQCNTdes Zählers 100 auf »0001.,« und führt das ODER-Glied 104 des »1 «-Ausgangssignals zur Signalleitung 105 zur Anzeige des Vorliegens iingclesc· 11er Daten in der Bank. Andererseits bestimmt im 'Akliis »1« das liOR-Glied 112. daß das Signal SW auf »ί<· ist und daß die gerade Bank 47 in der R-Betriebsart ist. und führt das »I «-Ausgangssignal zur Signalleitung 113. I).is UND-Glied bestimmt, daß die beiden Bedingungen erfüllt sind und führt das »!«-WÖ/C-Signal zur Sign.illcitung 13.

Bei dem Beispiel gemäß F i g. 6 ändert sich das externe Signal RREQ auf »1« abhängig vom Signal ROK. Wenn das Signal RREQ auf der Signalleitung 15 auf »1« iM. zählt der Zähler 109 vorwärts. Im Zyklus »1« zählt der Zähler 100 nicht, weil das Signal IVf. das das erste Schreiben anzeigt auf »1« ist Im nächsten Zyklus »2« bleibt das Ausgangssignal REQCNJ auf »000b« zur Anzeige des Vorliegens von ungclesenen Daten, nämlich einer Dateneinheit. Im Zyklus »1« ist das Ausgangssignal RAH, das die beiden Bit höherer Ordnung des Inhalts des Zählers 109 ist, auf »00« und wird der Wählschaltung 45 gemäß Fig.2 über die Datenleitung 99 zugeführt. Im Zyklus »1« wählt da das Signal SW auf »1« ist, das Wählglied 451 in der Wählschaltung 45 das Signal RAH und führt es dem Adreßanschluß ATder geraden Bank 47 zu. Da das Signal 51V auf »1« ist, erzeugt andererseits das UND-Glied 441 gemäß F i g. 2 das »0«- W££-Signal. Weil das Signal WEE auf »0« ist, verden die Daten von der Bank 47 bei der Adresse »00« ausgelesen, die durch das Signal /tE spezifiziert ist, und wird der Inhalt der Daten 0, die in dem unmittelbar vorhergehenden Zyklus geschrieben sind, der Datenleitung 471 als Signal DOE zugeführt. Das das Signal SW auf »1« ist, wählt das Wählglied 491 gemäß Fig. 2 das Signal DÖE und führt es zur Datenleitung 10 als Signal RDATA. Auf diese Weise werden die Daten 0 dem Signal RDATA im Zyklus »1« zugeführt.

Die Lesebetriebe für die Daten 1 und 2 sind ähnlich zu dem vorstehend erläuterten mit Ausnahme des Wertes des Signals SW und des Ungerade/Gerade-Zustandes 3« der Bänke.

Die Daten 3 werden drei Zyklen nach der Beendigung des Schreibens der Daten 2 geschrieben. Als Ergebnis ist im Zyklus »3«. in dem Daten 2 gelesen werden, das Signal RREQ auf »1« und ist das Signal WF. auf »0«, so daß der Zähler 100 rückwärtszählt. Im nächsten Zyklus »4« ändert sich das Signal REQCNT'auf »0000?«, ändert sich das Signal RÖK auf »0« und wird das »U<-RREQ-Signal nicht zugeführt. Folglich wird der Lesebetrieb für die Daten 3 nicht durchgeführt. In dem Zyklus »b«, der dem Zyklus folgt, in dem das Signal WE sich auf »1« ändert abhängig von dem dritten Schrcibanforderungssignal WREQ. ändert sich das Signal REQCNT auf »00012« und ändert sich das Signal RÖK auf »1«. Bei dem Beispiel gemäß F i g. 6 bleibt das Signal RREQ auf »0« aufgrund irgendeiner externen Ursache. Im nächsten Zyklus »7« ändert sich das Signal SW auf »1« und iindcrt sich das Signal RÖK auf »0«, weil die ungerade Bank 48. in der die Daten 3 gespeichert sind, nicht in der R-Betriebsart ist. In diesem Zyklus ist der Inhalt des 5(1 Zählers 100 auf »0010>«, was das vierte Schreiben in dem unmittelbar vorhergehenden Zyklus wiedergibt. Im nächsten Zyklus »8« ist das Signal SW auf »0« und ist das Signal RÖK auf »I« und ist das Signal RREQ auf »1«. Im Zyklus »8« ist das Signal REQCNTauf »001 b« erhöht worden.

Die Daten 4 bis 7 werden sequentiell gelesen. Im Zyklus »12« werden die letzten Daten 7 als das Signal RDATA zugeführt. Während 13 Zyklen vom Zyklus »0« zum Zyklus »12« werden acht Schreibanforderungen mj und acht Leseanforderungen in dem FIFO-Speicher behandelt bzw. verarbeitet. Während der vier Zyklen vom /vklus »b« bis /um Zyklus »4« werden die vier Schreibanlordcrunfien und die vier l.escanfordcrungen parallel ix'hiindliiihl. ein Salz in ledern Z\klus. so daM eine maxi- hi 11 la Ic Wirkungsweise des Il I'O-Speichers erreicht wird.

Wenn die Lrl'indung bei den I.ciuings-Ausluhrungsi-iiiheiien angewendet wiru. kann der Fll-'O-Speicher fest mit den Ausführungseinheiten gemäß F i g. 1 kombiniert werden oder kann die Kombination dynamisch durch Programmieren geändert werden. F i g. 7 zeigt ein Beispiel der letzteren Möglichkeit, bei der Verteilungslogikschaltungen 911 und 912 zwischen den Leitungs-Ausführungseinheiten 901,902,903 und den FIFO-Speichern 921, 922, 923, 924, 925 vorgesehen sind. Die Vcrteilungslogikschaltungen 911 und 912 bewirken die Zuordnung der FIFO-Speicher zu den Eingangstoren und den Ausgangstoren der Einheiten gemäß den externen Anweisungen. Die Verteilungslogikschaltungen 911 und 912 weisen jeweils mehrere Multieingangs-Wählglieder auf, die an sich bekannt sind. Beispielsweise kann zu einem bestimmten Zeitpunkt die Verteilungslogikschaltung 912 das Ausgangssignal des FIFO-Speichers 92! als Eingangssignal zu einer Einheit 903 wählen und kann die Verteilungslogikschaltung 911 das Ausgangssignal der Einheit 903 als Eingangssignal zum FIFO-Speicher 922 wählen und kann zu einem anderen Zeitpunkt der FIFO-Speicher 923 als Eingang für die Einheit 903 und der FIFO-Speicher 924 als Ausgang gewählt sein. Die Verteilungslogikschaltungen 911 und 912 können durch eine Anzahl von Wählgliedern gebildet sein.

Die FIFO-Speicher 921 bis 925 enthalten nicht den FIFO-Speicher 41 gemäß Fi g. 2. Ein Speicher 910 entspricht dem FIFO-Speicher 41 und wird von dem FIFO-Speicher 921 bis 925 »geteilt«.

Die Ausführungseinheiten gemäß Fig.7 können ALU-Einheiten sein, die Additions-, Subtraktions-, MuI-tiplikations- und Divisionsbetriebe durchführen, oder Speichersteuereinheiten, die ein großes Datenvolumen speichern können.

Wie erläutert, können bei dem FLFO-Speicher gemäß der Erfindung die Lese- und Schreibbetriebe simultan durchgeführt werden. Wenn die Schreibanforderung eintrifft können die Schreibdaten in den FIFO-Speicher ohne Wartezeit eingeschrieben werden.

Selbstverständlich sind noch andere Ausführungsformen möglich.

Hierzu 6 Blatt Zeichnungen

Claims

Patentansprüche:

1. FIFO-Speicher, gekennzeichnet durch mehrere Speicherbänke (47,48), in die Daten eingeschrieben und aus denen Daten ausgelesen werden können,

eine Bezeichnungseinrichtung (41), die für jeweiligen Speicherbänke wiederholt die Schreibbetriebsart bezeichnet und

eine Lese/Schreib-Steuereinrichtung (42, 44—46; 43). die empfangene Daten in eine Speicherbank, deren Schreibbetriebsart bezeichnet ist, einschreibt und Daten aus einer Speicherbank, deren Schreibbetriebsar» nicht bezeichnet ist ausliest

2. FIFO-Speicher nach Anspruch I, dadurch gekennzeichnet daß die BezeicnnungseinriclHung (41) eine Einrichtung aufweist die sequentiell und wiederholt die Schreibbetriebsart für verschiedene Speicherbänke in einer vorgegebenen Folge angibt.

3. FIFO-Speicher nach Anspruch 2, dadurch gekennzeichnet, daß die Bezeichnungseinrichtung (41) eine Einrichtung aufweist die abhängig von einem Taktsignal die Schreibbetriebsart für die nächste Speicherbank in der vorgegebenen Folge der Speicherbänke angibt

4. FIFO-Speicher nach Anspruch 2, dadurch gekennzeichnet, daß die Bezeichnungseinrichtung (41) eine Einrichtung aufweist, die die Schreibbetriebsart für die Speicherbänke sequentiell und aufeinanderfolgend angibt.

5. FIFO-Speicher nach einem der Ansprüche 2 bis

4, dadurch gekennzeichnet, daß die Bezeichnung der Schreibbetriebsart mit konstantem Intervall zyklisch wiederholt wird.

6. FIFO-Speicher nach einem der Ansprüche 2 bis

5, dadurch gekennzeichnet, daß die Lese/Schreib-Steuereinrichtung (42, 44—46; 43) eine Einrichtung aufweist, die die empfangenen Daten in die entsprechenden Speicherbänke in der Folge einschreibt, wie sie zu dem Zeitpunkt, wo die entsprechenden Speicherbänke in der Schreibbetriebsart sind, empfangen wurden und die Daten, die in den Speicherbänken mit nicht bezeichneter Schreibbetriebsart gespeichert sind, in derselben Folge, wie sie in diese Speicherbänke eingeschrieben sind, ausliest.

7. FIFO-Speicher nach einem der Ansprüche 1 bis

6, dadurch gekennzeichnet, daß die Speicherbänke erste und zweite Speicherbänke aufweisen, die Bezeichnungseinrichtung die Schreibbetriebsart * für jeweils eine Bank der ersten und zweiten Speicherbänke zyklisch und abwechselnd abhängig von einem Taktsignal bezeichnet, und daß die Lese/Schreib-Steuereinrichtung aufweist: