DE3131204A1 - Adressumrechnungs- und generatoranordnung - Google Patents
Adressumrechnungs- und generatoranordnungInfo
- Publication number
- DE3131204A1 DE3131204A1 DE19813131204 DE3131204A DE3131204A1 DE 3131204 A1 DE3131204 A1 DE 3131204A1 DE 19813131204 DE19813131204 DE 19813131204 DE 3131204 A DE3131204 A DE 3131204A DE 3131204 A1 DE3131204 A1 DE 3131204A1
- Authority
- DE
- Germany
- Prior art keywords
- address
- register
- command
- segment
- logical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Executing Machine-Instructions (AREA)
Description
Adressumrechnungs- und Generatoranordnung
Die Erfindung betrfft eine Adressumrechnungs- und Generatoranordnung,
die insbesondere keinen Assoziativspeicher benötigt.
In einem Mehrprogrammsystem erfolgt die Zuordnung der
Hauptspeichereinheit im allgemeinen bevor ein Programm ausgeführt wird. Während der Ausführung des Programmes
muß eine dynamische Umstellung oder Verschiebung gelegentlich durchgeführt werden, um die Hauptspeichereinheit
umzustellen. Dies zeigt an, daß es während Programmier- und Umrechnungsabläufen nicht möglich ist zu wissen,
an welcher Stelle der Hauptspeichereinheit das betreffende Programm ausgeführt wird. Aus diesem Grund
ist es unmöglich, durch ein Programm eine besondere Adresse in der Hauptspeichereinheit während eines Programnierens
oder Kompilierens festzulegen. Die beim Programmieren verwendete Adresse muß unabhängig von der
Adresse der Hauptspeichereinheit zugeordnet werden« In diesem Fall wird die beim Programmieren verwendete
Adresse als logische Adresse bezeichnet, und die in der Hauptspeichereinheit zugeordnete Adresse wird physikalische
Adresse genannt.
Im allgemeinen bestehen logische Adressen jedes Programmes aus aufeinander folgenden Adressen, die bei Null beginnen.
Der durch die aufeinanderfolgenden Adressen ausgehend von Null festgelegte Bereich wird als der Adressraum des
Programmes bezeichnet. Jedes Programm hat so seinen eigenen Programmraum, der aus logischen Adressen besteht, die
lediglich in diesem Programm wirksam sind. Im Mehrprogrammsystem
wird eine Vielzahl von Programmen, die jeweils ihren eigenen Adressraum besitzen, in der Hauptspeichereinheit
gespeichert und gleichzeitig ausgeführt. Das Mehrprogrammsystem erfordert Hardware zunautomatischen
Umsetzen logischer Adressen des Programmes in physikalische Adressen. In einem Informationsverarbeitungssystem,
das einen Mechanismus zum automatischen Umsetzen logischer Adressen in physikalische Adressen anwendet, ist
es im allgemeinen üblich, eine logische Adresse in eine physikalische Adresse für einen Speicherzugriff umzusetzen,
indem auf eine Adressumsetzungstabelle in der Hauptspeichereinheit Bezug genommen wird, so oft ein
Befehl ausgeführt wird. Wenn dieser Mechanismus verwendet wird, muß auf die Adressumsetzungstabelle in der Hauptspeichereinheit
zu oft Bezug genommen werden, was die Leistungsfähigkeit der Programmausführung herabsetzt.
Es wurde ein gegenüber diesem bestehenden System verbesserter Mechanismus entwickelt, bei dem die Einsprünge der
Adressumsetzungstabelle , die oft verwendet werden müssen, in einem Hochgeschwindigkeitsassoziativspeicher
gespeichert werden, um so die Frequenz des Speicherzugriffes zu verringern. Bei diesem Adressumsetzungsmecha-
nismus muß jedoch auch auf die Adressumsetzungstabelle im Hauptspeicher für Einsprünge Bezug genommen werden,
die nicht im Assoziativspeicher gespeichert sind, und die Wirksamkeit der Ausführung wird dadurch verschlechtert.
Weiterhin muß für eine wirkungsvolle Verwendung des Assoziativspeichers
die Kapazität gesteigert werden, oder es muß ein wirksamer Mechanismus vorgesehen werden, um die
Inhalte zu speichern und wiederzugewinnen, was den Aufwand für einen mittleren oder kleinen Rechner steigert und
dessen Wettbewerbsfähigkeit herabsetzt. Wenn zusätzlich hierzu zur Verwirklichung eines sogenannten "virtuellen
Speichers", der den herkömmlichen dynamischen Adressum-Setzungsmechanismus
verwendet, der Datenwert oder ein erforderlicher Befehl nicht in der Hauptspeichereinheit
während der Ausführung des Befehles gefunden wird, muß die Ausführung des Befehles unterbrochen werden. Dann muß der
erforderliche Datenwert oder der Befehl in die Hauptspeichereinheit aus einer externen Speichereinheit gelesen werden,
und anschließend kann der unterbrochene Befehl erneut begonnen werden. Um einen erneuten Start aller allgemeinen
Rechnerbefehle freizugeben, die spezielle Operationen zum Einspeichern und Ausspeichern, eine Unterbrechung eines
Befehles und einen erneuten Start des unterbrochenen Befehles erfordern, sind sehr fortgeschrittene Technologien
und aufwendige Mechanismen erforderlich, die mit den Anforderungen eines mittleren und kleinen Rechners nicht
verträglich sind. Beispielsweise werden benötigt ein Mechanismus zum Prüfen, ob die Daten oder ein Befehl,
der zum Ausführen eines Befehles erforderlich ist, in der Hauptspeichereinheit vor der Ausführung des Befehles sind,
und ein Mechanismus, der eine Anzahl von Registern innerhalb der Hardware, die für die Ausführung des Befehles
erforderlich ist, bewahrt oder speichert.
Da die Hauptspeichereinheit weniger aufwendig ist, steigt die Anzahl der eingeschlossenen physikalischen Adressen
notwendig an. Dieses Problem kann nicht vollständig gelöst werden, indem die Adressspezifiziereinheit für die
Befehle ausgedehnt wird. Es wird als wesentlich angesehen, eine auf den logischen Adressen beruhende Software zu
entwickeln, und einen Mechanismus anzuwenden, um nach einer Methode logische Adressen in physikalische Adressen
umzusetzen. Jedoch werden bei dem für einen bestehenden Rechner angewandten dynamischen Adressumsetzungsmechanismus
die logischen Adressen in physikalische Adressen während einer Ausführung jedes Befehles umgesetzt. Die
wirksame Verwendung dieses Mechanismus benötigt eine aufwendige Vorrichtung, wie beispielsweise einen Assoziativspeicher,
und dieser Mechanismus ist nicht für mittlere und kleine Rechner geeignet.
Es ist daher Aufgabe der Erfindung, eine Adressumrechnungsund
Generatoranordnung anzugeben, die die Nachteile der oben beschriebenen bestehenden Mechanismen oder Anordnungen ausschließt,
die weiterhin eine logische Adresse in eine physikalische Adresse gemäß einem besonderen Befehl umrechnet,
um diese physikalische Adresse in ein Register zu setzen, ohne eine Adressumrechnung während einer normalen
Ausführung eines Befehles zu benötigen, da lediglich auf dieses Register Bezug genommen wird, und die schließlich
weniger aufwendig und wirksamer als die bestehenden Mechanismen ist.
Diese Aufgabe wird bei einer Adressumreehnungs- und Generatoranordnung
nach dem Oberbegriff des Patentanspruches 1 erfindungsgemäß durch die in dessen kennzeichnendem Teil
angegebenen Merkmale gelöst.
Die erfindungsgemäße Adressumrechnungs- bzw. Umsetzungsund
Generatoranordnung für ein Informationsverarbeitungssystem hat die Vorteile der bestehenden Adressumsetzungsanordnungen
oder -mechanismen, wie beispielsweise den kleinen Einfluß, der durch die Größe der Kapazität der Hauptspeichereinheit
ausgeübt wird, und eine hohe Schutzfunktion für den Speicher. Darüber hinaus benötigt die erfindungsgemäße
Adressumrechnungs- und Generatoranordnung keine aufwendigen Einrichtungen, wie beispielsweise einen Assoziativspeicher,
die bei den bestehenden Adressumsetzungsanordnungen erforderlich sind, und es muß keine Umsetzung einer
logischen Adresse in eine physikalische Adresse erfolgen, so oft ein Befehl auszuführen ist, was den Ablauf wesentlich
wirksamer macht.
Nachfolgend wird die Erfindung anhand der Zeichnung näher erläutert. Es zeigen:
Fig. 1 ein Blockschaltbild eines Inforraationsverarbeitungssystems,
bei dem die Erfindung anwendbar ist,
Fig. 2 ein Blockschaltbild mit dem inneren Aufbau einer in Fig. 1 dargestellten Rechensteuereinheit,
Fig. 3 ein Blockschaltbild mit dem inneren Aufbau einer in Fig. 2 dargestellten Rechenlogikeinheit,
Fig. 4 eine Darstellung des Operationsprinzips mit der
Segmententwicklung eines in der erfindungsgemäßen
Adressumrechnungs- und Generatoranordnung verwendeten Segmentsystems und mit dem Prinzip der
Segmentgruppierung oder -einteilung der Hauptspeichereinheit,
Segmentgruppierung oder -einteilung der Hauptspeichereinheit,
- ίο -
Fig. 5 eine Darstellung für das Operationsprinzip der erfindungsgemäßen Adressumrechnungs- und Generatoranordnung
,
Fig. 6 ein Flußdiagramm, das die Operation zeigt, wenn ein besonderer Befehl gemäß dem in Fig. 5 dargestellten
Operationsprinzip in der erfindungsgemäßen Adressumrechnungs- und Generatoranordnung ausgeführt
wird, .
Fig. 7 eine Darstellung mit dem Operationsprinzip zum Erzeugen einer wirksamen Adresse in der erfindungsgemäßen
Adressumrechnungs- und Generatoranordnung,
Fig. 8 eine Darstellung mit einem anderen Operationsprinzip der erfindungsgemäßen Adressumrechnungsund
Generatoranordnung, und
Fig. 9 ein Flußdiagramm mit der Operation, wenn ein besonderer Befehl gemäß dem in Fig. 8 dargestellten
Operationsprinzip ausgeführt wird.
Bevorzugte Ausführungsbeispiele der Erfindung werden im folgenden anhand der Zeichnung näher erläutert.
Fig. 1 ist ein Blockschaltbild, das den Aufbau des Informationsverarbeitungssystems
zeigt, auf das die Erfindung angewandt wird. In dieser Figur sind mit einem Systembus 1
gemeinsam Rechensteuereinheiten (ACU) 2 und 3 , Hauptspeichereinheiten
(MMU) 4 und 5 , eine Kommunikationssteuereinheit (CCM) 6, Eingabe/Ausgabe-Verarbeitungseinheiten (IOP)
7 und 8, ein Mehrfachverknüpfungs-Steuergerät (MLC) 9, ein
Dateiprozessor (FP) 10 und eine Eingabe/Ausgabe-Steuereinheit (CR/LPC) 11 verbunden. Die ACUs 2 und 3 sind der Hauptteil
des Systems und vom Mehrverarbeitungstyp, wie dies in
der Figur gezeigt ist. Die ACUs 2 und 3 steuern die Rechen-
und Logikoperation sowie das Gesamtsystem gemäß den Programmen, die in den MMUs 4 und 5 gespeichert sind. Die
MMUs 4 und 5 sind passive Module, die die Programme und Daten speichern und auf die durch die jeweiligen Module
ein Zugriff erfolgt, die mit dem Systembus 1 verbunden sind, um von dort Daten auszulesen oder darin Daten einzuschreiben.
Die CCM 6 ist ein Modul, das eine Funktion einer Kommunikationssteuerung besitzt, die gewöhnlich zur ACU
gehört, und die eine Datenübertragung mit Peripheriegeräten
steuert, die über eine Kommunikationsschaltung 12 angeschlossen sind. Die IOPs 7 und 8 sind Module, die eine
Funktion einer Eingabe/Ausgabe-Verarbeitung besitzen, die im allgemeinen zur ACU gehört. Die IOPs 7 und 8 steuern
eine Datenübertragung mit Eingabe/Ausgabe-Einrichtungen, die dort angeschlossen sind, wie beispielsweise mit einem
Lochstreifenleser (PTR) 13, einem Lochstreifenstanzer (PTP) 14, einem Tastenfeld (KD) 15, einem Seriendrucker (SP) 16,
einer Elektronenstrahlröhren-Anzeigeeinheit (CRT) 17 und einer Floppy-disk (FDD) 18. Das MLC 9 steuert die Datenübertragung
mit einer Vielzahl von Arbeitsstationen (VJS) , von denen 20 η dort über eine inline-(oder online-)
Schaltung 19 angeschlossen sind. FP 10 steuert eine Datenübertragung mit einer Magnetplatteneinheit (MK) 21, die
dort angeschlossen ist. CR/LPC 11 steuert eine Datenübertragung mit einem Kartenleser (CR) 22 und einem Zeilendrucker
(LP) 23.
Fig. 2 ist ein Blockschaltbild mit Einzelheiten der ACUs 2 und 3. In dieser Figur werden in ein Befehlsregister
31 Befehle, die in MMUs 4 und 5 (vgl. Fig. 1) gespeichert sind, über den Systembus 1, eine Empfängerschaltung 32
und einen A-BUS (Quellenbus) 30 eingestellt. Unter diesen Einstellbefehlen wird ein Operationscodeteil (OP-Codeteil)
zu einem Multiplexer 37 gespeist. Ein Festwertspeicher (ROM) 34 speichert Mikrobefehle entsprechend den Be-
fehlen (Makrobefehlen), die ausgelesen wurden. Der Zugriff zu ROM 34 kann über einen Mikroprogrammsortierer 35 erfolgen,
der beispielsweise der Typ AM 2911 der Firma Advanced Micro Devices, Inc., USA sein kann. Der aus ROM 34 ausgelesene Mikrobefehl wird in einem ROM-Datenregister (RDR)
36 verriegelt. Unter den in RDR 36 verriegelten Inhalten werden einige Bits verwendet zum Festlegen der Adresse, die
eingegeben wird, zusammen mit der Trapadresse und der Adresse, die über A-BUS 30 zu einem Multiplexer 37 gespeist
wird. Der Multiplexer 37 wählt die Adresse, die dann in den Mikroprogrammsortierer 35 eingegeben wird, um die
Adresse zu bestimmen, auf die sodann ein Zugriff erfolgt.
Eine Rechenlogikeinheit(ALU) 38 arbeitet, um zu berechnen
die Inhalte, die in das darin vorhandene Register eingestellt sind, und die externen Daten, und um die Adressberechnung
auszuführen, damit eine logische Adresse in eine physikalische Adresse gemäß dem aus ROM 34 ausgelesenen Mikrobefehl
umgesetzt wird. Für ALU 38 kann der Typ AM 29O1A der Firma Advanced Micro Devices, Inc. verwendet werden.
Obwohl ein Blockschaltbild mit Einzelheiten von diesem Typ AM 29O1A in Fig. 3 dargestellt ist, kann für den genauen
Betrieb der Einheit des Blockschaltbildes auf "The AM 2900 Family Data Book" , herausgegeben von Advanced Micro Devices,
Inc. verwiesen werden.
Ein Direktzugriffspeicher bzw. Speicher mit wahlfreiem
Zugriff (RAM) 41 speichert temporäre Daten, wie beispielsweise Kennzeichen bzw. Flaggen usw. Eine Gruppe von Basisregistern
(BR) 4 3 wird für eine Umsetzung von der logischen Adresse in die physikalische Adresse und umgekehrt verwendet.
Eine Treiberschaltung 4 8 speist Daten zum Systembus 1. Da die anderen Blöcke nicht direkt mit der Erfindung verknüpft
sind, wird von deren näheren Beschreibung abgesehen.
Das Informationsverarbeitungssystem, auf das die Erfindung
angewandt wird, benutzt das Seginentsystern. Fig. 4 zeigt
die Segmententwicklung und die Segmenteinteilung bei MMUs 4 und 5.
An den vorbestimmten Adressen von MMUs 4 und 5 werden Segmenttabellenverzeichniszeiger
(STDP) 51/ Segmenttabellenverzeichnisse (STD) 52 und Segmenttabellen (ST) 53 gespeichert.
Die STDPs 51 zeigen die Startadressen der STDs 52. Wie in einem Format 54 dargestellt ist, zeigen die
STDs 52 die Größen-(STS) und die Lageinformation (STP) der STs 53. Die jeweiligen STs 53 haben Segmentbeschreiber 53,
die, wie in einem Format 55 gezeigt ist, die Attribute (FLAG), die Größen (SIZE) und die Lagen (SBA) auf MMUs 4
und 5 der jeweiligen Segmente angeben. In dieser Figur bezeichnet eine Segmenttabellenzahl STN die Zahl der Segmenttabelle
und wird für eine Entscheidung über eine Zugriff serlaubnis zwischen Segmenten verwendet. Wenn STN den
Wert "00" hat, so zeigt dies die Kernel- bzw. Kern-Betriebsart, in der alle Befehle ausgeführt werden können und bei
der auf alle Stellen der MMUs 4 und 5 ein Zugriff erfolgen kann mit Ausnahme eines Schreibens in dem WRITE-PROTECT-Bereich
(Schreib-Schutz-Bereich). Das heißt, in dieser Betriebsart kann ein Zugriff zu- einem Segment erfolgen, das
zu dem Adressraum aller Aufgaben bzw. Tasks gehört. Wenn STN dagegen den Wert "01" hat, zeigt dies die Uberwachungsbetriebsart
an, in der ein durch eine Überwachung SV angegebener Befehl ausgeführt werden kann, und zu einem
Segment, das zum Adressraum aller Tasks gehört, kann ein Zugriff erfolgen. Wenn STN den Wert "10" hat, so zeigt
dies das Programm einer gemeinsamen Betriebsart an, in der ein durch das Benutzerprogramm festgelegter Befehl
ausgeführt werden kann, und es kann ein Zugriff zu einem Segment erfolgen, das gemeinsam benutzt wird. Wenn STN den
31312OA
Wert "11" hat, zeigt dies die Benutzerprogramm-Lokalbetriebsart an, in der ein durch das Benutzerprograinm festgelegter
Befehl ausgeführt werden kann. Die Zugriffsrechte sind vollkommen gleich, wenn STN den Wert "10"
und "11" hat. Der Zugriff zwischen den Segmenten wird gemäß der folgenden Prozedur entschieden. Ein Zugriff ist
möglich, wenn STNi <_ STNj, und ein Zugriff ist unmöglich,
-ι
wenn STNi > STNj , wobei das Segment, das ausgeführt wird,
STNi ist, während das Segment, auf das ein Zugriff erfolgt, STNj ist. Mit der Kombination von STNi =2,3 und STNj =
2,3 kann ein Zugriff zu allen Segmenten erfolgen. Dies zeigt an, daß Segmenttabellenzahlen STN2 und STN3 die
gleichwertigen Zugriffsrechte haben. Ein Segmenttabelleneinsprung STE zeigt die Einsprungzahl auf der Segmenttabelle
an, und eine segmentbezogene Adresse SRA gibt die Relativadresse bezüglich der Startadresse des Segmentes an.
Die Vielzahl von Basisregistern BR4 3 umfaßt Felder zum Halten physikalischer Adressen PADR, die Segmenttabellenzahlen
STN, die Segmenttabelleneinsprünge STE und die Segmentbasisadresse SBA für eine Adressumsetzung und eine Erzeugung
wirksamer Adressen (Basisregisterabwandlung). STN ist der Datenwert, der anzeigt, wie viele Felder weg das aktuelle
Feld vom Beginn von STD ist, und STE ist der Datenwert, der anzeigt, wie viele Felder weg das aktuelle Feld vom Beginn
von ST ist. Gemäß diesem Ausführungsbeispiel gelten die folgenden Beziehungen:
O < STN < 3 und 0 £ STE <
255
Die Betriebsart dieses Ausführungsbeispiels wird im folgenden anhand der Operationsprinzipdarstellungen und Flußdiagramme
der Fig. 5 und danach erläutert. Fig. 5 zeigt ein Ausführungsbeispiel eines Adressumsetzungsmechanismus
(Umsetzung von einer logischen Adresse in eine
physikalische Adresse), auf den die Erfindung anwendbar ist, und gibt das Operationsprinzip eines Befehles für
eine Umsetzung von einer logischen Adresse in eine physikalische Adresse an. Der Befehl für eine Umsetzung von
einer logischen Adresse in eine physikalische Adresse wird als Ladebasisregisterbefehl (im folgenden LB-Befehl genannt)
bezeichnet. Dieser LB-Befehl bezieht sich auf die Segmentverzeichnistabelle STD und die Segmenttabelle ST
gemäß der Segnenttabellenanzahl STN und des Segmenttabelleneinsprunges
STE, der durch einen Adressteil A des Befehles angegeben ist; er addiert die Segmentbasisadresse SBA eines
dadurch erhaltenen Segmentbeschreibers SD mit der segmentbezogenen
Adresse SRA; und er lädt das erhaltene Ergebnis in das Basisregister. In der Fig. 5 besteht ein
LB-Befehl 61 aus einem Operationscode-(OP-)teil 62, der die Art der Rechen- und Logikoperation, eine Verzweigungsoperation u.dgl. anzeigt, einem Basisabwandlungs-Entscheidungsteil
(BE) 77 zum Entscheiden, ob die Basisadressenabwandlung erfolgt ist oder nicht, einem Indexregisterbestimmungsteil
(XRn) 78 zum Auswählen des Registers für eine Indexadressenabwandlung, einem ersten Basisregisterbestimmungsteil
(BRn) 63 zum Auswählen des Registers für ein Speichern des durch diesen Befehl verarbeiteten Ergebnisses,
einem zweiten Basisregisterbestimmungsteil (BRm) 79 zum Auswählen des Registers für eine Basisadressenabwandlung
und einem Adressenbestimmüngsteil (A) 64 zum Anzeigen der Adressen von MMU 4, bei denen die
umzusetzende logische Adresse gespeichert wird. Obwohl der LB-Befehl 61 zur Vereinfachung der Darstellung mit
dem obigen Aufbau erläutert wurde, ist darauf hinzuweisen, daß es möglich ist, einen Indexregisterbestimmungsteil für
eine Indexabwandlung und einen Basisregisterbestimmungsteile für eine Basisabwandlung vorzusehen. An einer Stelle
6 5 von MMU 4 , die durch die Adresse festgelegt ist, die durch den Adressenbestimmüngsteil A bestimmt ist, werden
logische Adressen STN 66, STE 67 und SRA 6 8 gespeichert,
_ 16 -
die umzusetzen sind. STN 66 und STE 67 sind Einsprungzahlen (Segmentzahlen), die für eine Adressumsetzung erforderlich
sind, und SRA 68 ist die relative Adresse innerhalb des Segmentbereiches auf MMU 4 t festgelegt durch STE.
Weiterhin ist eine Segmentverzeichnistabelle 70 vorhanden, die die Stelle der Adressumsetzungstabelle auf MMU 4
darstellt. Die Startadresse einer Adressumsetzungstabelle 71 ist durch STP dargestellt und ihre Größe wird durch STS
wiedergegeben. Die Adressumsetzungstabelle ST 71 besteht
aus einer Anzahl von Einsprüngen, und sie speichert Daten 76 auf physikalischen Adressen (Segmentbasisadressen SBA),
die Stellen von MMU 4 darstellen, Daten 74 über Attribute des Logikadressbereiches (Segmentes), der beispielsweise
durch den Adressumsetzungstabelleneinsprung dargestellt ist, eine Größe oder ein Datenwe'rt 75 , der die Möglichkeit
der Ausführung oder eines Schreibens darstellt. Weiterhin ist ein Addierer 72 vorgesehen, um die Segmentbasisadresse
SBA und die Segmentrelativadresse SRA zu addieren. Weiterhin ist ein Adressregister 73 vorgesehen,
in dem die Summe von SBA und SRA , die durch Addition im Addierer 72 erhalten wird, als die physikalische Adresse.
gespeichert wird, und in dem auch die Segmentbasisadresse
SBA, die Segmenttabellenanzahl STN und der Segmenttabelleneinsprung
STE gespeichert werden.
Die Betriebsart des Adressumsetzungsmechanismus von Fig.
5 wird im folgenden anhand des in Fig. 1 und 2 gezeigten Hardware-Aufbaues näher erläutert. Der LB-Befehl 61 wird
aus MMU 4 ausgelesen und durch den Decodierer 33 decodiert. ACU2 erhält die entsprechende Startadresse STP
der Adressumsetzungstabelle ST und die Größe STS, die sich auf den Segmentbeschreiber SD bezieht, gemäß STDP
und STN. Durch weitere Bezugnahme auf die Segmenttabelle ST
gemäß STP und STE wird die Segmentbasisadresse SBA erhalten.
Der Addierer 72 addiert SBA und die Segmentrelativadresse SRA, um die physikalische Adresse PADR zu erzielen.
Diese physikalische Adresse wird im Basisregister 7 3 gespeichert, das durch den Basisregisterbestimmungsteil'63
des LB-Befehles 61 festgelegt ist. Dieses Register 7 3 speichert auch die Segmentbasisadre,sse SBA, die Segmenttabellenanzahl
STN und den Segmenttabelleneinsprung STE.
Die Betriebsart des Adressumrechnungsmechanismus wurde so beschrieben. Der Adressumrechnungsmechanismus der Erfindung
kann Mechanismen umfassen, die im allgemeinen mit einem üblichen dynamischen Adressumsetzungsmechanismus ausgerüstet
sind, wie beispielsweise mit einem Speicherschutzmechanismus oder einem Mechanismus zum Erfassen der Abwesenheit von
Daten oder Befehlen in MMU entsprechend den umzusetzenden logischen Adressen. Der erfindungsgemäße Mechanismus kann
auch eine Einheit umfassen, um die Attribute des Segmentes des Einsprunges der Adressumsetzungstabelle 71 zu prüfen.
Diese Einheit kann durch einen üblichen Komparator verwirklicht werden. Zusätzlich regelt ALU 38 unter Steuerung
von Mikrobefehlen einen Vergleich der Größe des logischen
Adressbereiches (Segment) mit der Segmentrelativadresse, eine Unterbrechung einer unerwünschten Adressumrechnung,
eine Erfassung der Abwesenheit von Daten entsprechend der bestimmten logischen Adresse in die Hauptspeichereinheit
und eine Unterbrechung des Datenumrechnungsprozesses und Einstellen des entsprechenden Flip-Flops zum Anzeigen dieser
Abwesenheit. Es ist auch möglich, den logischen Adressbereich zu schützen, indem geprüft wird, ob die Adressumrechnung
erlaubt ist.
Fig. 6 zeigt ein Flußdiagramm für die Operation des LB-Befehls. In einem Schritt 81 wird der durch den Segmenttabelleneinsprung
STE festgelegte Segmentbeschreiber SD
aus der Segmenttabelle ST ausgelesen. In einem Schritt 82
werden die Segmenttabellenanzahl STN und der Segmenttabelleneinsprung STE in das Basisregister geladen. In einem Schritt
83 wird die Segmentbasisadresse SBA aus dem Segmentbeschreiber SD ausgelesen. In einem Schritt 84 wird das Additionsergebnis der Segmentbasisadresse SBA und der Segmentrelativadresse
SRA in das Basisregister BR geladen. In einem Schritt 85 wird ein Leseschutz für den Speicherbereich für
die durch die Größeninformation dargestellte Kapazität gemäß der Adresse freigegeben, die durch SBA angegeben ist.
In einem Schritt 86 erfolgt eine Entscheidung, ob das V!- Bit des Kennzeichens bzw. der Flagge im Segmentbeschreiber
SD eine logische "1" ist oder nicht. Wenn es nicht eine logische "1" ist, endet die Verarbeitung. Wenn es eine
logische "1" ist, wird der Schreibschutz für den im Schritt 85 zugewiesenen Speicherbereich freigegeben, und die Verarbeitung
endet.
Wenn dieser LB-Befehl ausgeführt wird, werden ein Programmstatuswort (PSW), ein Operationscode (OP-Code), das Kennzeichen
FLAG, die Größe SIZE und SBA des Segmentbeschreibers SD nicht beeinflußt.
Die Erzeugung einer wirksamen Adresse, die zur Ausführung eines allgemeinen Befehles erforderlich ist, wird im folgenden
anhand der Fig. 7 näher erläutert. Fig. 7 zeigt das Betriebsprinzip der Erzeugung der wirksamen Adresse
mittels der umgesetzten physikalischen Adresse durch den in Fig. 5 dargestellten Adressurnrechnungsmechanismus.
Dieser Befehl bewirkt eine Basisadressabwandlung bzw. -modifikation für die physikalische Adresse, die gemäß den
in Fig. 6 gezeigten Schritten erhalten ist, er lädt die erhaltene wirksame Adresse in das Adressregister AR und
_ 19 -
führt die Rechen- und Logikoperation aus, die durch den
OP-Code des Befehls für diese Adresse festgelegt ist. In dieser Figur besteht ein Befehl 91 aus einem OP-Codeteil 92, einem Basisregisterbestimmungsteil 93 für eine Basisadressabwandlung und aus einer Distanzadresse 94. Ein
Addierer 96 addiert die Distanzadresse 94 des Befehls 91 mit der physikalischen Adresse, die in dem Basisregister gespeichert ist, das durch den Basisregisterbestimmungsteil 93 des Befehles 91 festgelegt wird, und das Additionsergebnis wird als die v/irksame Adresse erhalten. Das Ausgangssignal kann zu einer Adressleitung anstelle eines
Adressregisters 97 gespeist werden. Die durch den OP-Codeteil 92 des Befehls festgelegte Verarbeitung erfolgt aufgrund der Daten, die in der Adresse von MMU 4 gespeichert sind, die durch das Adressregister 97 angezeigt werden.
OP-Code des Befehls für diese Adresse festgelegt ist. In dieser Figur besteht ein Befehl 91 aus einem OP-Codeteil 92, einem Basisregisterbestimmungsteil 93 für eine Basisadressabwandlung und aus einer Distanzadresse 94. Ein
Addierer 96 addiert die Distanzadresse 94 des Befehls 91 mit der physikalischen Adresse, die in dem Basisregister gespeichert ist, das durch den Basisregisterbestimmungsteil 93 des Befehles 91 festgelegt wird, und das Additionsergebnis wird als die v/irksame Adresse erhalten. Das Ausgangssignal kann zu einer Adressleitung anstelle eines
Adressregisters 97 gespeist werden. Die durch den OP-Codeteil 92 des Befehls festgelegte Verarbeitung erfolgt aufgrund der Daten, die in der Adresse von MMU 4 gespeichert sind, die durch das Adressregister 97 angezeigt werden.
Die Software umfaßt lediglich die logischen Adressen, ohne die physikalischen Adressen einzuschließen. Wenn aus diesem
Grund die Inhalte des Basisregisters bewahrt werden, müssen die physikalischen Adressen, die in der Operation
eingeschlossen waren, erneut in logische Adressen umgesetzt und bewahrt werden. Ein Mechanismus zum erneuten Umrechnen
mit einer physikalischen Adresse in eine logische Adresse, der für diesen Zweck verwendbar ist, wird im folgenden
anhand der Fig. 8 näher erläutert. Fig. 8 zeigt
ein Ausführungsbeispiel eines Wiederumrechnungsmechanismus (zum Umsetzen einer logischen Adresse in eine physikalische Adresse), auf den die Erfindung anwendbar ist, und diese Figur gibt das Betriebsprinzip dieses Wiederumrechnungsbefehles an. In der Fig. 8 ist ein Speicherbasisregisterbefehl (im folgenden als STB-Befehl bezeichnet) 101 zum Wiederumrechnen von einer physikalischen Adresse in eine logische Adresse und zum Speichern des Ergebnisses in einem bestimmten Basisregister gezeigt. Der STB- Befehl
ein Ausführungsbeispiel eines Wiederumrechnungsmechanismus (zum Umsetzen einer logischen Adresse in eine physikalische Adresse), auf den die Erfindung anwendbar ist, und diese Figur gibt das Betriebsprinzip dieses Wiederumrechnungsbefehles an. In der Fig. 8 ist ein Speicherbasisregisterbefehl (im folgenden als STB-Befehl bezeichnet) 101 zum Wiederumrechnen von einer physikalischen Adresse in eine logische Adresse und zum Speichern des Ergebnisses in einem bestimmten Basisregister gezeigt. Der STB- Befehl
101 umfaßt einen Operationscode-(OP-)teil 102, einen Basisregisterteil
103 zum Bestimmen des Basisregisters zum Speichern der erneut umzurechnenden Adresse und einen
Adressbestimmungsteil A, der mit dem Bezugszeichen 104 versehen ist. Weiterhin ist ein Basisregister 73 vorgesehen,
das durch den Basisregisterbestimmungsteil 103 des STB-Befehles 101 festgelegt wird. In diesem Basisregister
sind die erneut umzurechnenden physikalischen Adressen PADR, die Segmentbasisadresse SBA, die Segmenttabellenanzahl
STN und der Segmenttabelleneinsprung STE gespeichert. Mit den Bezugszeichen 106 ist ein Subtrahierglied versehen.
Wie im Schritt 111 von Fig. 9 gezeigt ist, wird die Segmentbasisadresse SBA von der physikalischen Adresse PADR im
Basisregister im Subtrahierglied 106 subtrahiert. Als Ergebnis dieser Subtraktion wird die Segmentrelativadresse
SRA erhalten, die in dem besonderen Bereich von MMU 4 gespeichert wird, der durch den Adressbestimnmngsteil
des Befehls 101 festgelegt ist. Dann werden in einem Schritt 112 von Fig. 9 die Segmenttabellenanzahl STN und
der Segmenttabelleneinsprung STE im Basisregister in diesem besonderen Bereich gespeichert. Folglich wird
die logische Adresse erneut in den bestimmten Speicherbereich gespeichert.
Leerseite
Claims (8)
- PatentansprücheAdressumrechnungs- und Generatoranordnung eines Informations verarbeitungssystems miteiner Speichereinheit, die ein segmentiertes Programm speichert, das aus Befehlen besteht, die einen ersten und einen zweiten Befehl mit Befehlsfeldern und Operandenfeldern umfassen, und die wenigstens eine Adressumsetzungstabelle zum Umrechnen logischer Adressen in Segmentbasisadressen speichert, und
einer Recheneinheit einschl. eines Akkumulators, gekennzeichnet durch A) eine erste Einrichtung zum Erzeugen einer physikalischen Adresse, die eine segmentbezogene Adresse (Segmentrelativadresse) darstellt, durch Berechnung der Summe der gemäß der Adressumsetzungstabelle erhaltenen Segmentbasisadresse und einer durch den ersten Befehlfestgelegten Relativadresse,B) eine zweite Einrichtung zum Einstellen der die Segmentrelativadresse darstellenden physikalischen Adresse in ein Register, undC) eine dritte Einrichtung zum Erzeugen einer wirksamen Adresse durch Berechnung der Summe der in das Register eingegebenen physikalischen Adresse und einer durch den zweiten Befehl festgelegten Distanzadresse. - 2. Anordnung nach Anspruch 1, gekennzeichnet durchA) eine vierte Einrichtung zum Bewirken einer Rechenoperation der physikalischen Adresse und der Segmentbasisadresse, undB) eine fünfte Einrichtung zum Umrechnen der physikalischen Adresse in die logische Adresse durch Zusammenfassen eines Ergebnisses der Berechnung und eines Teiles der logischen Adresse.
- 3. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die zweite Einrichtung den ersten Befehl aufweist, der wenigstens besteht aus:einem Operationscodeteil, einem Feld zum Festlegen eines Registers zum Laden der physikalischen Adresse, die die Segmentrelativadresse darstellt, und eine Distanzadresse zum direkten oder indirekten Festlegen der logischen Adresse.
- 4. Anordnung nach Anspruch 3, dadurch gekennzeichnet, daß die zweite Einrichtung weiterhin aufweist: ein Basisadressmodifikationsfeld zum Basismodifizieren der durch die Distanzadresse festgelegten logischen Adresse, und ein Indexadressmodifikationsfeld zumIndexmodifizieren der durch die Distanzadresse festgelegten logischen Adresse.
- 5. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die erste Einrichtung die physikalische Adresse und eine wirksame Adresse jedes Befehles erzeugt, nachdem die in das Register durch die Registriereinrichtung eingegebene physikalische Adresse bezüglich des Registers erzeugt ist.
- 6. Adressumrechnungs- und Generatoranordnung für ein Segmenttypinformationsverarbeitungssystem mit einer Hauptspeichereinheit, einer Vielzahl von Basisregistern und einer Rechen- und Logikeinheit, gekennzeichnet durch ein Befehlsregister, das mit der Hauptspeichereinheit über den Speicherbus verbunden ist und in das ein aus der Hauptspeichereinheit ausgelesener Befehl einspeisbar ist, eine Befehlsentscheidungs- und Steuereinrichtung, die mit dem Befehlsregister verbunden ist, um den in das Befehlsregister eingegebenen Befehl zu entscheiden und entsprechend diesem Befehi Mikrobefehle abzugeben, eine mit der Befehlsentscheidungs- und Steuereinrichtung verbundene Mikroprogrammsteuereinheit, die die Mikrobefehlsausgangssignale von der Befehlsentscheidungs- und Steuereinrichtung steuert, eine physikalische Adressgeneratoreinrichtung zum Erzeugen der physikalischen Adresse aus der logischen Adresse und zum Laden der physikalischen Adresse in ein Register, das durch ein Registerbestimmungsfeld gemäß dem Ergebnis einer Entscheidung über einen Operationscodeteil und das Registerbestimmungsfeld festgelegt ist, das in der Befehlsentscheidungs- und Steueeinrichtung erfolgt,wobei der Befehl den Operationscodeteil, eine Distanzadresse zum Festlegen der logischen Adresse und das Registerbestimmungsfeld zum Bestimmen eines Registers aufweist, um die die Segmentrelativadresse darstellende physikalische Adresse zu laden.
- 7. Anordnung nach Anspruch 6, gekennzeichnet durch.· eine logische Adressgeneratoreinrichtung zum Erzeugen der logischen Adresse aus der physikalischen Adresse und zum Laden der logischen Adresse in ein Register, das durch das Registerbestimmungsfeld gemäß einem Ergebnis einer Entscheidung über den Operationsteil und das Registerbestimmungsfeld festgelegt ist, die durch die Befehlsentscheidungs- und Steuereinrichtung erfolgt, wobei der Befehl den Operationscodeteil, die Distanzadresse zum Festlegen der logischen Adresse und das Registerbestimmungsfeld aufweist, um das Register festzulegen, das die in die logische Adresse umzurechnende physikalische Adresse speichert.
- 8. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß der zweite Befehl aufweist:eine Distanzadresse zum direkten oder indirekten Festlegen der logischen Adresse, und einen Basisregisterbestimmungsteil zum Auswählen des Registers, dessen Inhalt zum Inhalt der Distanzadresse addiert wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10770480A JPS5734251A (en) | 1980-08-07 | 1980-08-07 | Address conversion and generating system |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3131204A1 true DE3131204A1 (de) | 1982-05-19 |
Family
ID=14465822
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19813131204 Ceased DE3131204A1 (de) | 1980-08-07 | 1981-08-06 | Adressumrechnungs- und generatoranordnung |
Country Status (4)
Country | Link |
---|---|
US (1) | US4466056A (de) |
JP (1) | JPS5734251A (de) |
DE (1) | DE3131204A1 (de) |
GB (1) | GB2083254B (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0136882A1 (de) * | 1983-10-05 | 1985-04-10 | Nippon Gakki Seizo Kabushiki Kaisha | Datenverarbeitungskreis für ein digitales Audiosystem |
DE19723676A1 (de) * | 1997-06-05 | 1998-08-27 | Siemens Ag | Verfahren zum Nachladen von Programmen auf eine Chip-Karte |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6047623B2 (ja) * | 1982-02-12 | 1985-10-22 | 株式会社日立製作所 | アドレス変換方式 |
JPS60110056A (ja) * | 1983-10-31 | 1985-06-15 | Nec Corp | デ−タ処理システムにおけるメモリのアドレス生成を動的に変更する方法 |
US4654790A (en) * | 1983-11-28 | 1987-03-31 | Amdahl Corporation | Translation of virtual and real addresses to system addresses |
US5027273A (en) * | 1985-04-10 | 1991-06-25 | Microsoft Corporation | Method and operating system for executing programs in a multi-mode microprocessor |
JPH087680B2 (ja) * | 1985-09-19 | 1996-01-29 | 日本電気株式会社 | 命令カウンタのロード装置 |
JPH0827716B2 (ja) * | 1985-10-25 | 1996-03-21 | 株式会社日立製作所 | データ処理装置及びデータ処理方法 |
US4811206A (en) * | 1986-01-16 | 1989-03-07 | Ibm Corporation | Data processing system with overlapped address translation and address computation |
JP2520882B2 (ja) * | 1986-08-27 | 1996-07-31 | 株式会社日立製作所 | デ−タ処理装置およびデ−タ処理方法 |
ATE97535T1 (de) * | 1986-09-25 | 1993-12-15 | Siemens Ag | Adressenverwaltungseinheit einer multiprozessor- zentralsteuereinheit eines nachrichten- vermittlungssystems. |
US4922417A (en) * | 1986-10-24 | 1990-05-01 | American Telephone And Telegraph Company | Method and apparatus for data hashing using selection from a table of random numbers in combination with folding and bit manipulation of the selected random numbers |
FR2606183B1 (fr) * | 1986-10-31 | 1991-11-29 | Thomson Csf | Sequenceur d'acces direct memoire |
JPS63231626A (ja) * | 1987-03-20 | 1988-09-27 | Nec Corp | 情報処理装置 |
US5317717A (en) * | 1987-07-01 | 1994-05-31 | Digital Equipment Corp. | Apparatus and method for main memory unit protection using access and fault logic signals |
CA1324447C (en) * | 1988-05-03 | 1993-11-16 | Raymond Y. Lee | Microprocessor having external control store |
US4965720A (en) * | 1988-07-18 | 1990-10-23 | International Business Machines Corporation | Directed address generation for virtual-address data processors |
US5247632A (en) * | 1989-01-23 | 1993-09-21 | Eastman Kodak Company | Virtual memory management arrangement for addressing multi-dimensional arrays in a digital data processing system |
US7190617B1 (en) * | 1989-04-13 | 2007-03-13 | Sandisk Corporation | Flash EEprom system |
JPH04506720A (ja) * | 1990-03-23 | 1992-11-19 | イーストマン・コダック・カンパニー | ディジタル・データ処理システムのための仮想メモリ管理及び割付け装置 |
JP2669158B2 (ja) * | 1991-01-22 | 1997-10-27 | 三菱電機株式会社 | データ処理装置 |
US5890220A (en) * | 1991-02-05 | 1999-03-30 | Hitachi, Ltd. | Address conversion apparatus accessible to both I/O devices and processor and having a reduced number of index buffers |
US5386534A (en) * | 1992-10-27 | 1995-01-31 | Motorola, Inc. | Data processing system for generating symmetrical range of addresses of instructing-address-value with the use of inverting sign value |
US5974525A (en) * | 1997-12-05 | 1999-10-26 | Intel Corporation | System for allowing multiple instructions to use the same logical registers by remapping them to separate physical segment registers when the first is being utilized |
US7596680B2 (en) * | 2003-09-15 | 2009-09-29 | International Business Machines Corporation | System and method for encoding and decoding architecture registers |
US20060284876A1 (en) * | 2005-06-15 | 2006-12-21 | Low Yun S | Method and apparatus for programming an input/output device over a serial bus |
US8799620B2 (en) | 2007-06-01 | 2014-08-05 | Intel Corporation | Linear to physical address translation with support for page attributes |
US8171206B2 (en) * | 2008-07-22 | 2012-05-01 | Sandisk Technologies Inc. | Avoidance of self eviction caused by dynamic memory allocation in a flash memory storage device |
US20120324164A1 (en) * | 2011-06-15 | 2012-12-20 | Mips Technologies, Inc. | Programmable Memory Address |
US9081657B2 (en) * | 2011-10-13 | 2015-07-14 | Conexant Systems, Inc. | Apparatus and method for abstract memory addressing |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3983096A (en) * | 1973-10-17 | 1976-09-28 | Montedison S.P.A. | Polymerization process under pressure in an annular equipment |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3412382A (en) * | 1965-11-26 | 1968-11-19 | Massachusetts Inst Technology | Shared-access data processing system |
NL6806735A (de) * | 1968-05-11 | 1969-11-13 | ||
US3786427A (en) * | 1971-06-29 | 1974-01-15 | Ibm | Dynamic address translation reversed |
US3761881A (en) * | 1971-06-30 | 1973-09-25 | Ibm | Translation storage scheme for virtual memory system |
DE2134816C3 (de) * | 1971-07-13 | 1978-04-27 | Ibm Deutschland Gmbh, 7000 Stuttgart | Einrichtung zur Adressenübersetzung |
US3764996A (en) * | 1971-12-23 | 1973-10-09 | Ibm | Storage control and address translation |
US3723976A (en) * | 1972-01-20 | 1973-03-27 | Ibm | Memory system with logical and real addressing |
US3854126A (en) * | 1972-10-10 | 1974-12-10 | Digital Equipment Corp | Circuit for converting virtual addresses into physical addresses |
FR2230258A5 (de) * | 1973-05-16 | 1974-12-13 | Honeywell Bull Soc Ind | |
US3942155A (en) * | 1973-12-03 | 1976-03-02 | International Business Machines Corporation | System for packing page frames with segments |
FR122199A (de) * | 1973-12-17 | |||
US4145745A (en) * | 1974-12-20 | 1979-03-20 | U.S. Philips Corporation | Address conversion device for secondary memories |
US3976978A (en) * | 1975-03-26 | 1976-08-24 | Honeywell Information Systems, Inc. | Method of generating addresses to a paged memory |
JPS52130532A (en) * | 1976-04-27 | 1977-11-01 | Fujitsu Ltd | Address conversion system |
US4084226A (en) * | 1976-09-24 | 1978-04-11 | Sperry Rand Corporation | Virtual address translator |
US4128875A (en) * | 1976-12-16 | 1978-12-05 | Sperry Rand Corporation | Optional virtual memory system |
US4096573A (en) * | 1977-04-25 | 1978-06-20 | International Business Machines Corporation | DLAT Synonym control means for common portions of all address spaces |
FR2400729A1 (fr) * | 1977-08-17 | 1979-03-16 | Cii Honeywell Bull | Dispositif pour la transformation d'adresses virtuelles en adresses physiques dans un systeme de traitement de donnees |
US4155119A (en) * | 1977-09-21 | 1979-05-15 | Sperry Rand Corporation | Method for providing virtual addressing for externally specified addressed input/output operations |
GB2008821B (en) * | 1977-11-04 | 1982-01-13 | Sperry Rand Corp | Digital computers |
US4218743A (en) * | 1978-07-17 | 1980-08-19 | International Business Machines Corporation | Address translation apparatus |
JPS6017130B2 (ja) * | 1980-06-06 | 1985-05-01 | 日本電気株式会社 | アドレス制御装置 |
-
1980
- 1980-08-07 JP JP10770480A patent/JPS5734251A/ja active Pending
-
1981
- 1981-07-31 US US06/288,695 patent/US4466056A/en not_active Expired - Lifetime
- 1981-08-06 DE DE19813131204 patent/DE3131204A1/de not_active Ceased
- 1981-08-07 GB GB8124170A patent/GB2083254B/en not_active Expired
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3983096A (en) * | 1973-10-17 | 1976-09-28 | Montedison S.P.A. | Polymerization process under pressure in an annular equipment |
Non-Patent Citations (2)
Title |
---|
US-Buch D. Tsichiritzis P. Bernstein, Academic Press 1974, S. 80-83 * |
US-Buch H. Katzan Computer Systems Organization and Programming Science Research Ass. 1976, S. 431-443 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0136882A1 (de) * | 1983-10-05 | 1985-04-10 | Nippon Gakki Seizo Kabushiki Kaisha | Datenverarbeitungskreis für ein digitales Audiosystem |
DE19723676A1 (de) * | 1997-06-05 | 1998-08-27 | Siemens Ag | Verfahren zum Nachladen von Programmen auf eine Chip-Karte |
Also Published As
Publication number | Publication date |
---|---|
GB2083254B (en) | 1984-10-03 |
US4466056A (en) | 1984-08-14 |
JPS5734251A (en) | 1982-02-24 |
GB2083254A (en) | 1982-03-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3131204A1 (de) | Adressumrechnungs- und generatoranordnung | |
DE2458065C2 (de) | Datenverarbeitungsanlage | |
DE2459006A1 (de) | Verfahren und einrichtung zur entwicklung absoluter adressen bei segmentadressierung | |
DE2411963C3 (de) | Elektronische Datenverarbeitungsanlage mit einer Prioritätssteuerschaltung mit änderbaren Steuerblöcken | |
DE3607889C2 (de) | ||
DE69802437T2 (de) | Feinkörniger übereinstimmungsmechanismus für optimistische parallelsteuerung mit verriegelungsgruppen | |
DE69231611T2 (de) | Verfahren zu grosser logischer Adressierung | |
DE3833933C2 (de) | Informationsverarbeitungseinrichtung mit einer Adressenerweiterungsfunktion | |
DE69730276T2 (de) | Vorrichtung und Verfahren zur Erleichterung der Vermeidung von exzeptionellen bestimmten Zuständen während des Ablaufs eines Programmes | |
DE69738101T2 (de) | Verwaltung des Zugangs zu Objekten mit Hilfe von Referenzen mit drei Zuständen | |
DE2725718C2 (de) | Datenverarbeitungsanordnung zum Übersetzen von virtuellen Adressen | |
DE68916853T2 (de) | Unabhängige Programmlader für virtuelle Maschinenarchitektur. | |
DE69311330T2 (de) | Befehlsablauffolgeplanung von einem risc-superskalarprozessor | |
DE10297433B4 (de) | Speicherverwaltungseinheit, Verfahren zum Bereitstellen einer Speicherzugriffssicherheit auf der Basis einer linearen Adresse und Prozessor | |
DE3751540T2 (de) | Verfahren und Vorrichtung zur Datenverarbeitung. | |
DE3151745C2 (de) | ||
DE68924546T2 (de) | Verfahren und Vorrichtung zur Ausführung von Befehlen für ein Vektorverarbeitungssystem. | |
DE69918334T2 (de) | Erzeugung von kompilierten programmen für interpretative laufzeitumgebungen | |
DE102007025397B4 (de) | System mit mehreren Prozessoren und Verfahren zu seinem Betrieb | |
DE69321929T2 (de) | Verfahren und System um einen unabhängige Zugriff auf Zwischenspeicherpuffern in einem superskalaren Prozessorsystem zu gewährleisten. | |
DE69634315T2 (de) | Verfahren und Gerät zur Verwendung eines Ladebefehls der keinen Fehler verursacht | |
DE2517276A1 (de) | Datenverarbeitungssystem | |
DE3805107A1 (de) | Verfahren und vorrichtung zur steuerung virtueller adressraeume eines virtuellen speichers | |
DE2456602A1 (de) | Datenverarbeitungssystem | |
DE2230102A1 (de) | Rechenwerk fuer variable wortlaengen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8128 | New person/name/address of the agent |
Representative=s name: HENKEL, G., DR.PHIL. FEILER, L., DR.RER.NAT. HAENZ |
|
8110 | Request for examination paragraph 44 | ||
8127 | New person/name/address of the applicant |
Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP |
|
8131 | Rejection |