DE3131204A1

DE3131204A1 - Adressumrechnungs- und generatoranordnung

Info

Publication number: DE3131204A1
Application number: DE19813131204
Authority: DE
Inventors: Kenichi Ome Tokyo Tanahashi
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1980-08-07
Filing date: 1981-08-06
Publication date: 1982-05-19
Also published as: GB2083254B; GB2083254A; US4466056A; JPS5734251A

Description

Adressumrechnungs- und Generatoranordnung

Die Erfindung betrfft eine Adressumrechnungs- und Generatoranordnung, die insbesondere keinen Assoziativspeicher benötigt.

In einem Mehrprogrammsystem erfolgt die Zuordnung der Hauptspeichereinheit im allgemeinen bevor ein Programm ausgeführt wird. Während der Ausführung des Programmes muß eine dynamische Umstellung oder Verschiebung gelegentlich durchgeführt werden, um die Hauptspeichereinheit umzustellen. Dies zeigt an, daß es während Programmier- und Umrechnungsabläufen nicht möglich ist zu wissen, an welcher Stelle der Hauptspeichereinheit das betreffende Programm ausgeführt wird. Aus diesem Grund ist es unmöglich, durch ein Programm eine besondere Adresse in der Hauptspeichereinheit während eines Programnierens oder Kompilierens festzulegen. Die beim Programmieren verwendete Adresse muß unabhängig von der Adresse der Hauptspeichereinheit zugeordnet werden« In diesem Fall wird die beim Programmieren verwendete

Adresse als logische Adresse bezeichnet, und die in der Hauptspeichereinheit zugeordnete Adresse wird physikalische Adresse genannt.

Im allgemeinen bestehen logische Adressen jedes Programmes aus aufeinander folgenden Adressen, die bei Null beginnen. Der durch die aufeinanderfolgenden Adressen ausgehend von Null festgelegte Bereich wird als der Adressraum des Programmes bezeichnet. Jedes Programm hat so seinen eigenen Programmraum, der aus logischen Adressen besteht, die lediglich in diesem Programm wirksam sind. Im Mehrprogrammsystem wird eine Vielzahl von Programmen, die jeweils ihren eigenen Adressraum besitzen, in der Hauptspeichereinheit gespeichert und gleichzeitig ausgeführt. Das Mehrprogrammsystem erfordert Hardware zunautomatischen Umsetzen logischer Adressen des Programmes in physikalische Adressen. In einem Informationsverarbeitungssystem, das einen Mechanismus zum automatischen Umsetzen logischer Adressen in physikalische Adressen anwendet, ist es im allgemeinen üblich, eine logische Adresse in eine physikalische Adresse für einen Speicherzugriff umzusetzen, indem auf eine Adressumsetzungstabelle in der Hauptspeichereinheit Bezug genommen wird, so oft ein Befehl ausgeführt wird. Wenn dieser Mechanismus verwendet wird, muß auf die Adressumsetzungstabelle in der Hauptspeichereinheit zu oft Bezug genommen werden, was die Leistungsfähigkeit der Programmausführung herabsetzt.

Es wurde ein gegenüber diesem bestehenden System verbesserter Mechanismus entwickelt, bei dem die Einsprünge der Adressumsetzungstabelle , die oft verwendet werden müssen, in einem Hochgeschwindigkeitsassoziativspeicher gespeichert werden, um so die Frequenz des Speicherzugriffes zu verringern. Bei diesem Adressumsetzungsmecha-

nismus muß jedoch auch auf die Adressumsetzungstabelle im Hauptspeicher für Einsprünge Bezug genommen werden, die nicht im Assoziativspeicher gespeichert sind, und die Wirksamkeit der Ausführung wird dadurch verschlechtert. Weiterhin muß für eine wirkungsvolle Verwendung des Assoziativspeichers die Kapazität gesteigert werden, oder es muß ein wirksamer Mechanismus vorgesehen werden, um die Inhalte zu speichern und wiederzugewinnen, was den Aufwand für einen mittleren oder kleinen Rechner steigert und dessen Wettbewerbsfähigkeit herabsetzt. Wenn zusätzlich hierzu zur Verwirklichung eines sogenannten "virtuellen Speichers", der den herkömmlichen dynamischen Adressum-Setzungsmechanismus verwendet, der Datenwert oder ein erforderlicher Befehl nicht in der Hauptspeichereinheit während der Ausführung des Befehles gefunden wird, muß die Ausführung des Befehles unterbrochen werden. Dann muß der erforderliche Datenwert oder der Befehl in die Hauptspeichereinheit aus einer externen Speichereinheit gelesen werden, und anschließend kann der unterbrochene Befehl erneut begonnen werden. Um einen erneuten Start aller allgemeinen Rechnerbefehle freizugeben, die spezielle Operationen zum Einspeichern und Ausspeichern, eine Unterbrechung eines Befehles und einen erneuten Start des unterbrochenen Befehles erfordern, sind sehr fortgeschrittene Technologien und aufwendige Mechanismen erforderlich, die mit den Anforderungen eines mittleren und kleinen Rechners nicht verträglich sind. Beispielsweise werden benötigt ein Mechanismus zum Prüfen, ob die Daten oder ein Befehl, der zum Ausführen eines Befehles erforderlich ist, in der Hauptspeichereinheit vor der Ausführung des Befehles sind, und ein Mechanismus, der eine Anzahl von Registern innerhalb der Hardware, die für die Ausführung des Befehles erforderlich ist, bewahrt oder speichert.

Da die Hauptspeichereinheit weniger aufwendig ist, steigt die Anzahl der eingeschlossenen physikalischen Adressen notwendig an. Dieses Problem kann nicht vollständig gelöst werden, indem die Adressspezifiziereinheit für die Befehle ausgedehnt wird. Es wird als wesentlich angesehen, eine auf den logischen Adressen beruhende Software zu entwickeln, und einen Mechanismus anzuwenden, um nach einer Methode logische Adressen in physikalische Adressen umzusetzen. Jedoch werden bei dem für einen bestehenden Rechner angewandten dynamischen Adressumsetzungsmechanismus die logischen Adressen in physikalische Adressen während einer Ausführung jedes Befehles umgesetzt. Die wirksame Verwendung dieses Mechanismus benötigt eine aufwendige Vorrichtung, wie beispielsweise einen Assoziativspeicher, und dieser Mechanismus ist nicht für mittlere und kleine Rechner geeignet.

Es ist daher Aufgabe der Erfindung, eine Adressumrechnungsund Generatoranordnung anzugeben, die die Nachteile der oben beschriebenen bestehenden Mechanismen oder Anordnungen ausschließt, die weiterhin eine logische Adresse in eine physikalische Adresse gemäß einem besonderen Befehl umrechnet, um diese physikalische Adresse in ein Register zu setzen, ohne eine Adressumrechnung während einer normalen Ausführung eines Befehles zu benötigen, da lediglich auf dieses Register Bezug genommen wird, und die schließlich weniger aufwendig und wirksamer als die bestehenden Mechanismen ist.

Diese Aufgabe wird bei einer Adressumreehnungs- und Generatoranordnung nach dem Oberbegriff des Patentanspruches 1 erfindungsgemäß durch die in dessen kennzeichnendem Teil angegebenen Merkmale gelöst.

Die erfindungsgemäße Adressumrechnungs- bzw. Umsetzungsund Generatoranordnung für ein Informationsverarbeitungssystem hat die Vorteile der bestehenden Adressumsetzungsanordnungen oder -mechanismen, wie beispielsweise den kleinen Einfluß, der durch die Größe der Kapazität der Hauptspeichereinheit ausgeübt wird, und eine hohe Schutzfunktion für den Speicher. Darüber hinaus benötigt die erfindungsgemäße Adressumrechnungs- und Generatoranordnung keine aufwendigen Einrichtungen, wie beispielsweise einen Assoziativspeicher, die bei den bestehenden Adressumsetzungsanordnungen erforderlich sind, und es muß keine Umsetzung einer logischen Adresse in eine physikalische Adresse erfolgen, so oft ein Befehl auszuführen ist, was den Ablauf wesentlich wirksamer macht.

Nachfolgend wird die Erfindung anhand der Zeichnung näher erläutert. Es zeigen:

Fig. 1 ein Blockschaltbild eines Inforraationsverarbeitungssystems, bei dem die Erfindung anwendbar ist,

Fig. 2 ein Blockschaltbild mit dem inneren Aufbau einer in Fig. 1 dargestellten Rechensteuereinheit,

Fig. 3 ein Blockschaltbild mit dem inneren Aufbau einer in Fig. 2 dargestellten Rechenlogikeinheit,

Fig. 4 eine Darstellung des Operationsprinzips mit der

Segmententwicklung eines in der erfindungsgemäßen Adressumrechnungs- und Generatoranordnung verwendeten Segmentsystems und mit dem Prinzip der
Segmentgruppierung oder -einteilung der Hauptspeichereinheit,

- ίο -

Fig. 5 eine Darstellung für das Operationsprinzip der erfindungsgemäßen Adressumrechnungs- und Generatoranordnung ,

Fig. 6 ein Flußdiagramm, das die Operation zeigt, wenn ein besonderer Befehl gemäß dem in Fig. 5 dargestellten Operationsprinzip in der erfindungsgemäßen Adressumrechnungs- und Generatoranordnung ausgeführt wird, .

Fig. 7 eine Darstellung mit dem Operationsprinzip zum Erzeugen einer wirksamen Adresse in der erfindungsgemäßen Adressumrechnungs- und Generatoranordnung,

Fig. 8 eine Darstellung mit einem anderen Operationsprinzip der erfindungsgemäßen Adressumrechnungsund Generatoranordnung, und

Fig. 9 ein Flußdiagramm mit der Operation, wenn ein besonderer Befehl gemäß dem in Fig. 8 dargestellten Operationsprinzip ausgeführt wird.

Bevorzugte Ausführungsbeispiele der Erfindung werden im folgenden anhand der Zeichnung näher erläutert.

Fig. 1 ist ein Blockschaltbild, das den Aufbau des Informationsverarbeitungssystems zeigt, auf das die Erfindung angewandt wird. In dieser Figur sind mit einem Systembus 1 gemeinsam Rechensteuereinheiten (ACU) 2 und 3 , Hauptspeichereinheiten (MMU) 4 und 5 , eine Kommunikationssteuereinheit (CCM) 6, Eingabe/Ausgabe-Verarbeitungseinheiten (IOP) 7 und 8, ein Mehrfachverknüpfungs-Steuergerät (MLC) 9, ein Dateiprozessor (FP) 10 und eine Eingabe/Ausgabe-Steuereinheit (CR/LPC) 11 verbunden. Die ACUs 2 und 3 sind der Hauptteil des Systems und vom Mehrverarbeitungstyp, wie dies in

der Figur gezeigt ist. Die ACUs 2 und 3 steuern die Rechen- und Logikoperation sowie das Gesamtsystem gemäß den Programmen, die in den MMUs 4 und 5 gespeichert sind. Die MMUs 4 und 5 sind passive Module, die die Programme und Daten speichern und auf die durch die jeweiligen Module ein Zugriff erfolgt, die mit dem Systembus 1 verbunden sind, um von dort Daten auszulesen oder darin Daten einzuschreiben. Die CCM 6 ist ein Modul, das eine Funktion einer Kommunikationssteuerung besitzt, die gewöhnlich zur ACU gehört, und die eine Datenübertragung mit Peripheriegeräten steuert, die über eine Kommunikationsschaltung 12 angeschlossen sind. Die IOPs 7 und 8 sind Module, die eine Funktion einer Eingabe/Ausgabe-Verarbeitung besitzen, die im allgemeinen zur ACU gehört. Die IOPs 7 und 8 steuern eine Datenübertragung mit Eingabe/Ausgabe-Einrichtungen, die dort angeschlossen sind, wie beispielsweise mit einem Lochstreifenleser (PTR) 13, einem Lochstreifenstanzer (PTP) 14, einem Tastenfeld (KD) 15, einem Seriendrucker (SP) 16, einer Elektronenstrahlröhren-Anzeigeeinheit (CRT) 17 und einer Floppy-disk (FDD) 18. Das MLC 9 steuert die Datenübertragung mit einer Vielzahl von Arbeitsstationen (VJS) , von denen 20 η dort über eine inline-(oder online-) Schaltung 19 angeschlossen sind. FP 10 steuert eine Datenübertragung mit einer Magnetplatteneinheit (MK) 21, die dort angeschlossen ist. CR/LPC 11 steuert eine Datenübertragung mit einem Kartenleser (CR) 22 und einem Zeilendrucker (LP) 23.

Fig. 2 ist ein Blockschaltbild mit Einzelheiten der ACUs 2 und 3. In dieser Figur werden in ein Befehlsregister 31 Befehle, die in MMUs 4 und 5 (vgl. Fig. 1) gespeichert sind, über den Systembus 1, eine Empfängerschaltung 32 und einen A-BUS (Quellenbus) 30 eingestellt. Unter diesen Einstellbefehlen wird ein Operationscodeteil (OP-Codeteil) zu einem Multiplexer 37 gespeist. Ein Festwertspeicher (ROM) 34 speichert Mikrobefehle entsprechend den Be-

fehlen (Makrobefehlen), die ausgelesen wurden. Der Zugriff zu ROM 34 kann über einen Mikroprogrammsortierer 35 erfolgen, der beispielsweise der Typ AM 2911 der Firma Advanced Micro Devices, Inc., USA sein kann. Der aus ROM 34 ausgelesene Mikrobefehl wird in einem ROM-Datenregister (RDR) 36 verriegelt. Unter den in RDR 36 verriegelten Inhalten werden einige Bits verwendet zum Festlegen der Adresse, die eingegeben wird, zusammen mit der Trapadresse und der Adresse, die über A-BUS 30 zu einem Multiplexer 37 gespeist wird. Der Multiplexer 37 wählt die Adresse, die dann in den Mikroprogrammsortierer 35 eingegeben wird, um die Adresse zu bestimmen, auf die sodann ein Zugriff erfolgt.

Eine Rechenlogikeinheit(ALU) 38 arbeitet, um zu berechnen die Inhalte, die in das darin vorhandene Register eingestellt sind, und die externen Daten, und um die Adressberechnung auszuführen, damit eine logische Adresse in eine physikalische Adresse gemäß dem aus ROM 34 ausgelesenen Mikrobefehl umgesetzt wird. Für ALU 38 kann der Typ AM 29O1A der Firma Advanced Micro Devices, Inc. verwendet werden. Obwohl ein Blockschaltbild mit Einzelheiten von diesem Typ AM 29O1A in Fig. 3 dargestellt ist, kann für den genauen Betrieb der Einheit des Blockschaltbildes auf "The AM 2900 Family Data Book" , herausgegeben von Advanced Micro Devices, Inc. verwiesen werden.

Ein Direktzugriffspeicher bzw. Speicher mit wahlfreiem Zugriff (RAM) 41 speichert temporäre Daten, wie beispielsweise Kennzeichen bzw. Flaggen usw. Eine Gruppe von Basisregistern (BR) 4 3 wird für eine Umsetzung von der logischen Adresse in die physikalische Adresse und umgekehrt verwendet. Eine Treiberschaltung 4 8 speist Daten zum Systembus 1. Da die anderen Blöcke nicht direkt mit der Erfindung verknüpft sind, wird von deren näheren Beschreibung abgesehen.

Das Informationsverarbeitungssystem, auf das die Erfindung angewandt wird, benutzt das Seginentsystern. Fig. 4 zeigt die Segmententwicklung und die Segmenteinteilung bei MMUs 4 und 5.

An den vorbestimmten Adressen von MMUs 4 und 5 werden Segmenttabellenverzeichniszeiger (STDP) 51/ Segmenttabellenverzeichnisse (STD) 52 und Segmenttabellen (ST) 53 gespeichert. Die STDPs 51 zeigen die Startadressen der STDs 52. Wie in einem Format 54 dargestellt ist, zeigen die STDs 52 die Größen-(STS) und die Lageinformation (STP) der STs 53. Die jeweiligen STs 53 haben Segmentbeschreiber 53, die, wie in einem Format 55 gezeigt ist, die Attribute (FLAG), die Größen (SIZE) und die Lagen (SBA) auf MMUs 4 und 5 der jeweiligen Segmente angeben. In dieser Figur bezeichnet eine Segmenttabellenzahl STN die Zahl der Segmenttabelle und wird für eine Entscheidung über eine Zugriff serlaubnis zwischen Segmenten verwendet. Wenn STN den Wert "00" hat, so zeigt dies die Kernel- bzw. Kern-Betriebsart, in der alle Befehle ausgeführt werden können und bei der auf alle Stellen der MMUs 4 und 5 ein Zugriff erfolgen kann mit Ausnahme eines Schreibens in dem WRITE-PROTECT-Bereich (Schreib-Schutz-Bereich). Das heißt, in dieser Betriebsart kann ein Zugriff zu- einem Segment erfolgen, das zu dem Adressraum aller Aufgaben bzw. Tasks gehört. Wenn STN dagegen den Wert "01" hat, zeigt dies die Uberwachungsbetriebsart an, in der ein durch eine Überwachung SV angegebener Befehl ausgeführt werden kann, und zu einem Segment, das zum Adressraum aller Tasks gehört, kann ein Zugriff erfolgen. Wenn STN den Wert "10" hat, so zeigt dies das Programm einer gemeinsamen Betriebsart an, in der ein durch das Benutzerprogramm festgelegter Befehl ausgeführt werden kann, und es kann ein Zugriff zu einem Segment erfolgen, das gemeinsam benutzt wird. Wenn STN den

31312OA

Wert "11" hat, zeigt dies die Benutzerprogramm-Lokalbetriebsart an, in der ein durch das Benutzerprograinm festgelegter Befehl ausgeführt werden kann. Die Zugriffsrechte sind vollkommen gleich, wenn STN den Wert "10" und "11" hat. Der Zugriff zwischen den Segmenten wird gemäß der folgenden Prozedur entschieden. Ein Zugriff ist möglich, wenn STNi <_ STNj, und ein Zugriff ist unmöglich,

-ι

wenn STNi > STNj , wobei das Segment, das ausgeführt wird, STNi ist, während das Segment, auf das ein Zugriff erfolgt, STNj ist. Mit der Kombination von STNi =2,3 und STNj = 2,3 kann ein Zugriff zu allen Segmenten erfolgen. Dies zeigt an, daß Segmenttabellenzahlen STN2 und STN3 die gleichwertigen Zugriffsrechte haben. Ein Segmenttabelleneinsprung STE zeigt die Einsprungzahl auf der Segmenttabelle an, und eine segmentbezogene Adresse SRA gibt die Relativadresse bezüglich der Startadresse des Segmentes an.

Die Vielzahl von Basisregistern BR4 3 umfaßt Felder zum Halten physikalischer Adressen PADR, die Segmenttabellenzahlen STN, die Segmenttabelleneinsprünge STE und die Segmentbasisadresse SBA für eine Adressumsetzung und eine Erzeugung wirksamer Adressen (Basisregisterabwandlung). STN ist der Datenwert, der anzeigt, wie viele Felder weg das aktuelle Feld vom Beginn von STD ist, und STE ist der Datenwert, der anzeigt, wie viele Felder weg das aktuelle Feld vom Beginn von ST ist. Gemäß diesem Ausführungsbeispiel gelten die folgenden Beziehungen:

O < STN < 3 und 0 £ STE < 255

Die Betriebsart dieses Ausführungsbeispiels wird im folgenden anhand der Operationsprinzipdarstellungen und Flußdiagramme der Fig. 5 und danach erläutert. Fig. 5 zeigt ein Ausführungsbeispiel eines Adressumsetzungsmechanismus (Umsetzung von einer logischen Adresse in eine

physikalische Adresse), auf den die Erfindung anwendbar ist, und gibt das Operationsprinzip eines Befehles für eine Umsetzung von einer logischen Adresse in eine physikalische Adresse an. Der Befehl für eine Umsetzung von einer logischen Adresse in eine physikalische Adresse wird als Ladebasisregisterbefehl (im folgenden LB-Befehl genannt) bezeichnet. Dieser LB-Befehl bezieht sich auf die Segmentverzeichnistabelle STD und die Segmenttabelle ST gemäß der Segnenttabellenanzahl STN und des Segmenttabelleneinsprunges STE, der durch einen Adressteil A des Befehles angegeben ist; er addiert die Segmentbasisadresse SBA eines dadurch erhaltenen Segmentbeschreibers SD mit der segmentbezogenen Adresse SRA; und er lädt das erhaltene Ergebnis in das Basisregister. In der Fig. 5 besteht ein LB-Befehl 61 aus einem Operationscode-(OP-)teil 62, der die Art der Rechen- und Logikoperation, eine Verzweigungsoperation u.dgl. anzeigt, einem Basisabwandlungs-Entscheidungsteil (BE) 77 zum Entscheiden, ob die Basisadressenabwandlung erfolgt ist oder nicht, einem Indexregisterbestimmungsteil (XRn) 78 zum Auswählen des Registers für eine Indexadressenabwandlung, einem ersten Basisregisterbestimmungsteil (BRn) 63 zum Auswählen des Registers für ein Speichern des durch diesen Befehl verarbeiteten Ergebnisses, einem zweiten Basisregisterbestimmungsteil (BRm) 79 zum Auswählen des Registers für eine Basisadressenabwandlung und einem Adressenbestimmüngsteil (A) 64 zum Anzeigen der Adressen von MMU 4, bei denen die umzusetzende logische Adresse gespeichert wird. Obwohl der LB-Befehl 61 zur Vereinfachung der Darstellung mit dem obigen Aufbau erläutert wurde, ist darauf hinzuweisen, daß es möglich ist, einen Indexregisterbestimmungsteil für eine Indexabwandlung und einen Basisregisterbestimmungsteile für eine Basisabwandlung vorzusehen. An einer Stelle 6 5 von MMU 4 , die durch die Adresse festgelegt ist, die durch den Adressenbestimmüngsteil A bestimmt ist, werden logische Adressen STN 66, STE 67 und SRA 6 8 gespeichert,

_ 16 -

die umzusetzen sind. STN 66 und STE 67 sind Einsprungzahlen (Segmentzahlen), die für eine Adressumsetzung erforderlich sind, und SRA 68 ist die relative Adresse innerhalb des Segmentbereiches auf MMU 4 _t festgelegt durch STE. Weiterhin ist eine Segmentverzeichnistabelle 70 vorhanden, die die Stelle der Adressumsetzungstabelle auf MMU 4 darstellt. Die Startadresse einer Adressumsetzungstabelle 71 ist durch STP dargestellt und ihre Größe wird durch STS wiedergegeben. Die Adressumsetzungstabelle ST 71 besteht aus einer Anzahl von Einsprüngen, und sie speichert Daten 76 auf physikalischen Adressen (Segmentbasisadressen SBA), die Stellen von MMU 4 darstellen, Daten 74 über Attribute des Logikadressbereiches (Segmentes), der beispielsweise durch den Adressumsetzungstabelleneinsprung dargestellt ist, eine Größe oder ein Datenwe'rt 75 , der die Möglichkeit der Ausführung oder eines Schreibens darstellt. Weiterhin ist ein Addierer 72 vorgesehen, um die Segmentbasisadresse SBA und die Segmentrelativadresse SRA zu addieren. Weiterhin ist ein Adressregister 73 vorgesehen, in dem die Summe von SBA und SRA , die durch Addition im Addierer 72 erhalten wird, als die physikalische Adresse. gespeichert wird, und in dem auch die Segmentbasisadresse SBA, die Segmenttabellenanzahl STN und der Segmenttabelleneinsprung STE gespeichert werden.

Die Betriebsart des Adressumsetzungsmechanismus von Fig. 5 wird im folgenden anhand des in Fig. 1 und 2 gezeigten Hardware-Aufbaues näher erläutert. Der LB-Befehl 61 wird aus MMU 4 ausgelesen und durch den Decodierer 33 decodiert. ACU2 erhält die entsprechende Startadresse STP der Adressumsetzungstabelle ST und die Größe STS, die sich auf den Segmentbeschreiber SD bezieht, gemäß STDP und STN. Durch weitere Bezugnahme auf die Segmenttabelle ST

gemäß STP und STE wird die Segmentbasisadresse SBA erhalten. Der Addierer 72 addiert SBA und die Segmentrelativadresse SRA, um die physikalische Adresse PADR zu erzielen. Diese physikalische Adresse wird im Basisregister 7 3 gespeichert, das durch den Basisregisterbestimmungsteil'63 des LB-Befehles 61 festgelegt ist. Dieses Register 7 3 speichert auch die Segmentbasisadre,sse SBA, die Segmenttabellenanzahl STN und den Segmenttabelleneinsprung STE.

Die Betriebsart des Adressumrechnungsmechanismus wurde so beschrieben. Der Adressumrechnungsmechanismus der Erfindung kann Mechanismen umfassen, die im allgemeinen mit einem üblichen dynamischen Adressumsetzungsmechanismus ausgerüstet sind, wie beispielsweise mit einem Speicherschutzmechanismus oder einem Mechanismus zum Erfassen der Abwesenheit von Daten oder Befehlen in MMU entsprechend den umzusetzenden logischen Adressen. Der erfindungsgemäße Mechanismus kann auch eine Einheit umfassen, um die Attribute des Segmentes des Einsprunges der Adressumsetzungstabelle 71 zu prüfen. Diese Einheit kann durch einen üblichen Komparator verwirklicht werden. Zusätzlich regelt ALU 38 unter Steuerung von Mikrobefehlen einen Vergleich der Größe des logischen Adressbereiches (Segment) mit der Segmentrelativadresse, eine Unterbrechung einer unerwünschten Adressumrechnung, eine Erfassung der Abwesenheit von Daten entsprechend der bestimmten logischen Adresse in die Hauptspeichereinheit und eine Unterbrechung des Datenumrechnungsprozesses und Einstellen des entsprechenden Flip-Flops zum Anzeigen dieser Abwesenheit. Es ist auch möglich, den logischen Adressbereich zu schützen, indem geprüft wird, ob die Adressumrechnung erlaubt ist.

Fig. 6 zeigt ein Flußdiagramm für die Operation des LB-Befehls. In einem Schritt 81 wird der durch den Segmenttabelleneinsprung STE festgelegte Segmentbeschreiber SD

aus der Segmenttabelle ST ausgelesen. In einem Schritt 82 werden die Segmenttabellenanzahl STN und der Segmenttabelleneinsprung STE in das Basisregister geladen. In einem Schritt 83 wird die Segmentbasisadresse SBA aus dem Segmentbeschreiber SD ausgelesen. In einem Schritt 84 wird das Additionsergebnis der Segmentbasisadresse SBA und der Segmentrelativadresse SRA in das Basisregister BR geladen. In einem Schritt 85 wird ein Leseschutz für den Speicherbereich für die durch die Größeninformation dargestellte Kapazität gemäß der Adresse freigegeben, die durch SBA angegeben ist.

In einem Schritt 86 erfolgt eine Entscheidung, ob das V!- Bit des Kennzeichens bzw. der Flagge im Segmentbeschreiber SD eine logische "1" ist oder nicht. Wenn es nicht eine logische "1" ist, endet die Verarbeitung. Wenn es eine logische "1" ist, wird der Schreibschutz für den im Schritt 85 zugewiesenen Speicherbereich freigegeben, und die Verarbeitung endet.

Wenn dieser LB-Befehl ausgeführt wird, werden ein Programmstatuswort (PSW), ein Operationscode (OP-Code), das Kennzeichen FLAG, die Größe SIZE und SBA des Segmentbeschreibers SD nicht beeinflußt.

Die Erzeugung einer wirksamen Adresse, die zur Ausführung eines allgemeinen Befehles erforderlich ist, wird im folgenden anhand der Fig. 7 näher erläutert. Fig. 7 zeigt das Betriebsprinzip der Erzeugung der wirksamen Adresse mittels der umgesetzten physikalischen Adresse durch den in Fig. 5 dargestellten Adressurnrechnungsmechanismus. Dieser Befehl bewirkt eine Basisadressabwandlung bzw. -modifikation für die physikalische Adresse, die gemäß den in Fig. 6 gezeigten Schritten erhalten ist, er lädt die erhaltene wirksame Adresse in das Adressregister AR und

_ 19 -

führt die Rechen- und Logikoperation aus, die durch den
OP-Code des Befehls für diese Adresse festgelegt ist. In dieser Figur besteht ein Befehl 91 aus einem OP-Codeteil 92, einem Basisregisterbestimmungsteil 93 für eine Basisadressabwandlung und aus einer Distanzadresse 94. Ein
Addierer 96 addiert die Distanzadresse 94 des Befehls 91 mit der physikalischen Adresse, die in dem Basisregister gespeichert ist, das durch den Basisregisterbestimmungsteil 93 des Befehles 91 festgelegt wird, und das Additionsergebnis wird als die v/irksame Adresse erhalten. Das Ausgangssignal kann zu einer Adressleitung anstelle eines
Adressregisters 97 gespeist werden. Die durch den OP-Codeteil 92 des Befehls festgelegte Verarbeitung erfolgt aufgrund der Daten, die in der Adresse von MMU 4 gespeichert sind, die durch das Adressregister 97 angezeigt werden.

Die Software umfaßt lediglich die logischen Adressen, ohne die physikalischen Adressen einzuschließen. Wenn aus diesem Grund die Inhalte des Basisregisters bewahrt werden, müssen die physikalischen Adressen, die in der Operation eingeschlossen waren, erneut in logische Adressen umgesetzt und bewahrt werden. Ein Mechanismus zum erneuten Umrechnen mit einer physikalischen Adresse in eine logische Adresse, der für diesen Zweck verwendbar ist, wird im folgenden anhand der Fig. 8 näher erläutert. Fig. 8 zeigt
ein Ausführungsbeispiel eines Wiederumrechnungsmechanismus (zum Umsetzen einer logischen Adresse in eine physikalische Adresse), auf den die Erfindung anwendbar ist, und diese Figur gibt das Betriebsprinzip dieses Wiederumrechnungsbefehles an. In der Fig. 8 ist ein Speicherbasisregisterbefehl (im folgenden als STB-Befehl bezeichnet) 101 zum Wiederumrechnen von einer physikalischen Adresse in eine logische Adresse und zum Speichern des Ergebnisses in einem bestimmten Basisregister gezeigt. Der STB- Befehl

101 umfaßt einen Operationscode-(OP-)teil 102, einen Basisregisterteil 103 zum Bestimmen des Basisregisters zum Speichern der erneut umzurechnenden Adresse und einen Adressbestimmungsteil A, der mit dem Bezugszeichen 104 versehen ist. Weiterhin ist ein Basisregister 73 vorgesehen, das durch den Basisregisterbestimmungsteil 103 des STB-Befehles 101 festgelegt wird. In diesem Basisregister sind die erneut umzurechnenden physikalischen Adressen PADR, die Segmentbasisadresse SBA, die Segmenttabellenanzahl STN und der Segmenttabelleneinsprung STE gespeichert. Mit den Bezugszeichen 106 ist ein Subtrahierglied versehen. Wie im Schritt 111 von Fig. 9 gezeigt ist, wird die Segmentbasisadresse SBA von der physikalischen Adresse PADR im Basisregister im Subtrahierglied 106 subtrahiert. Als Ergebnis dieser Subtraktion wird die Segmentrelativadresse SRA erhalten, die in dem besonderen Bereich von MMU 4 gespeichert wird, der durch den Adressbestimnmngsteil des Befehls 101 festgelegt ist. Dann werden in einem Schritt 112 von Fig. 9 die Segmenttabellenanzahl STN und der Segmenttabelleneinsprung STE im Basisregister in diesem besonderen Bereich gespeichert. Folglich wird die logische Adresse erneut in den bestimmten Speicherbereich gespeichert.

Leerseite

Claims

Patentansprüche

Adressumrechnungs- und Generatoranordnung eines Informations verarbeitungssystems mit

einer Speichereinheit, die ein segmentiertes Programm speichert, das aus Befehlen besteht, die einen ersten und einen zweiten Befehl mit Befehlsfeldern und Operandenfeldern umfassen, und die wenigstens eine Adressumsetzungstabelle zum Umrechnen logischer Adressen in Segmentbasisadressen speichert, und
einer Recheneinheit einschl. eines Akkumulators, gekennzeichnet durch A) eine erste Einrichtung zum Erzeugen einer physikalischen Adresse, die eine segmentbezogene Adresse (Segmentrelativadresse) darstellt, durch Berechnung der Summe der gemäß der Adressumsetzungstabelle erhaltenen Segmentbasisadresse und einer durch den ersten Befehl

festgelegten Relativadresse,

B) eine zweite Einrichtung zum Einstellen der die Segmentrelativadresse darstellenden physikalischen Adresse in ein Register, und

C) eine dritte Einrichtung zum Erzeugen einer wirksamen Adresse durch Berechnung der Summe der in das Register eingegebenen physikalischen Adresse und einer durch den zweiten Befehl festgelegten Distanzadresse.
2. Anordnung nach Anspruch 1, gekennzeichnet durch

A) eine vierte Einrichtung zum Bewirken einer Rechenoperation der physikalischen Adresse und der Segmentbasisadresse, und

B) eine fünfte Einrichtung zum Umrechnen der physikalischen Adresse in die logische Adresse durch Zusammenfassen eines Ergebnisses der Berechnung und eines Teiles der logischen Adresse.
3. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die zweite Einrichtung den ersten Befehl aufweist, der wenigstens besteht aus:

einem Operationscodeteil, einem Feld zum Festlegen eines Registers zum Laden der physikalischen Adresse, die die Segmentrelativadresse darstellt, und eine Distanzadresse zum direkten oder indirekten Festlegen der logischen Adresse.
4. Anordnung nach Anspruch 3, dadurch gekennzeichnet, daß die zweite Einrichtung weiterhin aufweist: ein Basisadressmodifikationsfeld zum Basismodifizieren der durch die Distanzadresse festgelegten logischen Adresse, und ein Indexadressmodifikationsfeld zum

Indexmodifizieren der durch die Distanzadresse festgelegten logischen Adresse.
5. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die erste Einrichtung die physikalische Adresse und eine wirksame Adresse jedes Befehles erzeugt, nachdem die in das Register durch die Registriereinrichtung eingegebene physikalische Adresse bezüglich des Registers erzeugt ist.
6. Adressumrechnungs- und Generatoranordnung für ein Segmenttypinformationsverarbeitungssystem mit einer Hauptspeichereinheit, einer Vielzahl von Basisregistern und einer Rechen- und Logikeinheit, gekennzeichnet durch ein Befehlsregister, das mit der Hauptspeichereinheit über den Speicherbus verbunden ist und in das ein aus der Hauptspeichereinheit ausgelesener Befehl einspeisbar ist, eine Befehlsentscheidungs- und Steuereinrichtung, die mit dem Befehlsregister verbunden ist, um den in das Befehlsregister eingegebenen Befehl zu entscheiden und entsprechend diesem Befehi Mikrobefehle abzugeben, eine mit der Befehlsentscheidungs- und Steuereinrichtung verbundene Mikroprogrammsteuereinheit, die die Mikrobefehlsausgangssignale von der Befehlsentscheidungs- und Steuereinrichtung steuert, eine physikalische Adressgeneratoreinrichtung zum Erzeugen der physikalischen Adresse aus der logischen Adresse und zum Laden der physikalischen Adresse in ein Register, das durch ein Registerbestimmungsfeld gemäß dem Ergebnis einer Entscheidung über einen Operationscodeteil und das Registerbestimmungsfeld festgelegt ist, das in der Befehlsentscheidungs- und Steueeinrichtung erfolgt,

wobei der Befehl den Operationscodeteil, eine Distanzadresse zum Festlegen der logischen Adresse und das Registerbestimmungsfeld zum Bestimmen eines Registers aufweist, um die die Segmentrelativadresse darstellende physikalische Adresse zu laden.
7. Anordnung nach Anspruch 6, gekennzeichnet durch.· eine logische Adressgeneratoreinrichtung zum Erzeugen der logischen Adresse aus der physikalischen Adresse und zum Laden der logischen Adresse in ein Register, das durch das Registerbestimmungsfeld gemäß einem Ergebnis einer Entscheidung über den Operationsteil und das Registerbestimmungsfeld festgelegt ist, die durch die Befehlsentscheidungs- und Steuereinrichtung erfolgt, wobei der Befehl den Operationscodeteil, die Distanzadresse zum Festlegen der logischen Adresse und das Registerbestimmungsfeld aufweist, um das Register festzulegen, das die in die logische Adresse umzurechnende physikalische Adresse speichert.
8. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß der zweite Befehl aufweist:

eine Distanzadresse zum direkten oder indirekten Festlegen der logischen Adresse, und einen Basisregisterbestimmungsteil zum Auswählen des Registers, dessen Inhalt zum Inhalt der Distanzadresse addiert wird.