DE3044835A1 - Digitaler phasendetektor - Google Patents

Digitaler phasendetektor

Info

Publication number
DE3044835A1
DE3044835A1 DE19803044835 DE3044835A DE3044835A1 DE 3044835 A1 DE3044835 A1 DE 3044835A1 DE 19803044835 DE19803044835 DE 19803044835 DE 3044835 A DE3044835 A DE 3044835A DE 3044835 A1 DE3044835 A1 DE 3044835A1
Authority
DE
Germany
Prior art keywords
signal
reference signal
phase detector
output
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19803044835
Other languages
English (en)
Other versions
DE3044835C2 (de
Inventor
Reinhold Dipl.-Phys. 7000 Stuttgart Braun
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel Lucent Deutschland AG
Original Assignee
Standard Elektrik Lorenz AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Standard Elektrik Lorenz AG filed Critical Standard Elektrik Lorenz AG
Priority to DE19803044835 priority Critical patent/DE3044835C2/de
Priority to GR66609A priority patent/GR76352B/el
Priority to ES507433A priority patent/ES8300421A1/es
Priority to FI813772A priority patent/FI73103C/fi
Priority to CH756181A priority patent/CH656758A5/de
Priority to JP56189406A priority patent/JPS57118445A/ja
Publication of DE3044835A1 publication Critical patent/DE3044835A1/de
Application granted granted Critical
Publication of DE3044835C2 publication Critical patent/DE3044835C2/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D13/00Circuits for comparing the phase or frequency of two mutually-independent oscillations
    • H03D13/003Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means
    • H03D13/004Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means the logic means delivering pulses at more than one terminal, e.g. up and down pulses

Description

  • Digitaler Phasendetektor
  • Die Erfindung betrifft einen digitalen Phasendetektor mit zwei Eingängen und zwei Ausgängen für ein Phasenregelsystem mit Bezugssignal und Verg].eichssignal, bei dem dem ersten Eingang das Bezuassignal und dem zweiten Eingang das Vergleichssignal zuführbar sind und bei dem der erste Ausgang ein erstes Ausgangssignal abgibt, wenn das Bezugssignal dem Vergleichssignal in der Phase vorauseilt, und der zwei-#e. Ausgang ein zweites Ausgangssignal, wenn das Bezugssignal dem Vergleichssignal in der Phase nacheilt, wobei die Impulsbreite dieser Ausaangssignale jeweils dem Wert der Phasenversahiebung zwischen Bezugssignal und Vergleichssignal proportional ist.
  • Ein derartiger Phasendetektor wird vorzuasweise in P1L-Regelsystemen (phase-locked-loop -Systemen) -eingesetzt, um z.B. das Ausgangssignal eines spannungsgesteuerten Oszillators als Vergleichssignal mit einem Steuersignal als Bezugssignal zu synchronisieren. Der Phasendetektor vergleicht die Phase des Bezugssignals mit der Phase. des Vergieichssignals. Je nach der Phasendifferenz entsteht an dem einen oder anderen Ausgang des Phasendetektors ein Ausgangssignal, dessen Impulsbreite dem Wert der Phasendifferenz proportional ist. Das Ausgangssiqnal- wird über einen Verstärker und ein Filter dem Oszillator als Regelspannung zugeführt.
  • Bei den bekannten Phasendetektoren der eingangs erwähnten Art tritt im Falle der Unterbrechung des Bezugssignals immer dann ein Fehlverhalten auf , wenn die Phase des wiedereinsetzenden Bezugssignals der Phase des ursprünglichen Bezugssignals vorauseilt. Die Phase wird dann auf 2 # statt auf Null abgeg,lic'hen. Dieses Fehlverha-lten tritt besonders dann auf, wenn das Bezugssignal vor der Unterbrechun<T aus einer anderen Quelle entnommen wird als das Bezuassi(1na1 nach der Unterbrechung.
  • Es ist AuFgabe der Erfindung, einen diaitalen Phasendetektor der eingangs erwähnten Art zu schaffen, der auch bei Ansteuerung mit duplizierten Bezugs signalen unterschiedlicher Phase im Anschluß an eine Signalunterbrechung in jedem Fall die Phase auf Null abgleich.
  • Diese Aufgabe wird nach der Erfindung dadurch gelöst, daß den Eingängen des Phasendetektors eine Korrektur-Schaltung mit zwei Eingängen und zwei Ausgängen vorgeschaltet ist, wobei die Ausgänge der Korrekturschaltuna mit den Einqängen des Phasendetektors verbunden sind und das Bezuassiqnal und das Vergleichssignal den Eingänqen der Korrekturschaltung zuführbar sind, und daß die Korrekturschaltunq nach einer Unterbrechung des Bezuassignals die Durchschaltung ihrer Eingänge auf ihre Aus gange in der Weise vornimmt, daß die Abfallflanken von Bezugssignal und Vergleichssignal gleichzeitig durchaeschaltet werden oder daß die Abfallflanke des Bezuqssignals nach der Abfallflanke des Vergleichssignals durchgeschaltet wird.
  • Auf diese Weise werden das Bezugssignal und das Vergleichssignal unabhänaig von der Phasenbeziehung des Steuersignals vor und nach der Unterbrechunq stets in der bestimmten Reihenfolge auf den'digitalen Phasendetektor gelangen, um sicherzustellen, daß der Phasenabgleich bei Nul] und nicht bei 2 f erfolgt.
  • Um diese zeitrichtige Durchschaltung des Bezugs- und Vergleichssignals auf die Eingänge des Phasendetektors zu er- reichen, ist nach einer Ausführungsform vorgesehens daß die Korrekturschaltung zwei Durchschaltegatter aufweist, deren Ausgänge mit den Ausgängen der Korrekturschaltung verbunden sind, daß jedes Durchschaltegatter zwei Eingänge aufweist, von denen einer mit dem zugeordneten Eingang der Korrektur-Schaltung verbunden ist und der andere über eine Logikschaltungansteuerbar ist, die die gleichzeitige oder die zeitlich nacheinander erfolgende Durchschaltung der Durchschaltegatter nach einem Ausfall und nach erfolgtem Wiedereinsetzen des Bezugssignals vornimmt.
  • Damit diese Logikschaltung den Beginn und das Ende der terbrechung des Bezugssignals auf einfache Art feststellen kann, sieht eine weitere Ausgestaltung vor, daß, die LogSkschaltung eine Monoflop-Schaltung aufweist, die von den An-'stiegsflanken des Bezugssignals ansteuerbar ist und solange im Einschaltzustand bleibt, solange das Bezugssignal ansteht, und die bei Ausfall des Bezugssignals nach Ablauf der Standzeit die Sperrung der Durchschaltegat~er einleitet.
  • Die Steuerung der Durchschaltegatter in der Korrekturscha tung wird nach einer Ausführungform dadurch erreicht, daß die Logikschaltung eine Kippschaltung aufweist, die im Einschaltzustand der Monoflop-Schaltung in die, Arbeitsstellung -gebracht ist, daß der eine Ausgang der Kippschaltung über einen Inverter mit dem zweiten Eingang des vom Bezugssignal angesteuerten Durchschaltegatters verbunden ist, daß der andere Ausgang der Kippschaltung mit dem zweiten Eingang des vom Vergleichssignal angesteuerten Durchschaltegatters verbunden ist und daß die Kippschaltung über eine Gatterschaltung in die Arbeitsstellung steuerbar ist, die vom Ausgangssignal der Monoflop-Schaltung und vom Vergleichssignal ansteuerbar ist.
  • Die zeitliche Verzögeruna der Durchschaltuna des Bezugssignals wird nach einer Weiterbildung dadurch sicheraestellt, daß die Gatterschaltung die Kippschaltung zurückstellt, wenn die Monoflop-Schaltung im Einschaltzustand ist und das Vergleichssignal ansteht und daß dem zweiten Eingang des vom Bezugssignal gesteuerten Durchschaltegatters ein Kondensator parallelgeschaltet ist.
  • Die Erfindung wird anhand der Zeichnungen näher erläutert.
  • Es zeigt: Fig. 1 das Blockschaltbild eines Phasenregelkreises mit einem Phasendetektor, Fig. 2 ein Blockschaltbild für eine Korrekturschaltung, die dem Phasendetektor gemäß der Erfindung vorgeschaltet ist, Fig. 3 die Signaldiagramme des bekannten Phasendetektors und Fig. 4 die Signaldiaaramme des erfindungsgemäßen Phasendetektors- mit einer Korrekturschaltung.
  • In einem PLL-Regelsystem nach Fig. 1 wird die Frequenz und die Phase eines steuerbaren Oszillators VCO auf die Frequenz und die Phase eines Bezugssignals eingeregelt. Das Bezugssignal R wird dem einen Eingang eines digitalen Phasendetektot PDT zugeführt, während das Ausgangssignal des Oszillators VCO als Vergleichssignal V auf den anderen Eingang des Phasendetektors PDT gelangt. Die Auslegung'des Phasendetektors PDT ist so, daß an dem Ausgang PU ein Ausgangssignal auftritt, wenn das Bezugssignal R in der Phase dem Vergleichssignal V in der Phase vorauseilt, und daß an dem Ausgang PD ein Ausgangssignal auftritt, wenn das Bezugssignal R in der Phase dem Vergleichssignal V in der Phase nacheilt. Das Ausgangssignal hat dabei eine Impulsbreite, die dem Wert der Phasendifferenz proportional ist, und gelangt über den Verstärker Vr und ein Tiefpaßfilter F als Regelspannung Ur auf den Regeleingang des spannungsgesteuerten Oszillators VCO.
  • Der Phasendetektor PDT besteht aus zwei symmetrischen Hälften. Dem Eingang für das Bezugssignal R ist der Ausgang PU, und dem Eingang für das Vergleichssignal V der Ausgang PD zugeordnet. Aus der neutralen Grundstellung, in der die Ausgänge PU und PD im H-Zustand sind, d.h. inaktiv sind, wird bei einer Abfallflanke des zugeordneten Signals der zugeordnete Ausgang in den L-Zustand geschaltet, d.h. aktiviert; Ist ein Ausgang bereits aktiviert, dann haben weitere Abfall flanken am zugeordneten Eingang keinen Einfluß mehr auf den Zustand des Ausganges. Ist ein Ausgang aktiviert und tritt am Eingang der nicht aktivierten Hälfte eine Abfallflanke auf, dann wird der aktivierte Ausgang wieder inaktiv geschaltet (H-Zustand) und der Phasendetektor nimmt wieder seine neutrale Grundstellung (PU=H, PD=H) ~ein. Sind beide Ausgänge inaktiv (H-Zustand) und treten an beiden Einbeiden Eingängen gleichzeitig Abfallflanken auf, dann #.rscheinen an beiden Aushängen PU und PD lediglich kurze Spannungsimpulse, die sich in ihrer Wirkunq kompensieren.
  • Im folgenden wird ausgehend von der Grundstellunc des Phasendetektros PDT mit PU=H und PD=H die erste Abfallflanke, die den zugeordneten Ausgang aktiviert (L-Zustand, als frühe Flanke und diejenige Abfallflanke, die das Zurückschalten des Ausganaes in den inaktiven Zustand (H-Zustand) bewirkt, als späte Flanke bezeichnet. Bei aktiviertem (L-Zustand) Ausgang PU wird in einem PLL-Revelkreis die Phase des spannungscresteuerten Oszillators VCO verzögert und bei aktiviertem Ausgang PD dagegen beschleuniqt.
  • Im Betriebsfall ist mit einem Aus#fall oder einer Unterbrechung des Bezugssignãls R zu rechnen. Diese Unterbrechung kann auch die Folie einer Umschaltung von einer ersten auf eine zweite Bezugssignal-Quelle sein. Der Ausfall und die Unterbrechung des Bezugssignals muß erkannt werden. Das nach der Unterbrechung auftretende Bezuassignal kann aufgrund von Bausteintoleranzen oder dgl. gegenüber dem Be-Bezugssignal vor der Unterbrechung bzw. dem Ausfall einen Phasenversatz in positiver oder negativer Richtung aufweisen. Wenn die Phase des Bezugssignals nach der Unterbrechung der Phase des Bezugssignals vor der Unterbrechung vorauseilt, erfolgt der Phasenabaleich in falscher Richtunq, wie anhand der Signaldiagramme nach Fig. 3 qezeigt wird.
  • Im Zeitpunkt t1 liegt die neutrale Grundstellung tPU=M, PD=Fi) des Phasendetektors PDT vor. Die zum Zeitpunkt t2 auftretende Abfallflanke des Bezuassianals R wirkt des- halb als frühe Flanke und aktiviert den Ausgang PU (L-Zustand). Die Abfall flanke des Vergleichssignals V im Zeitpunkt t3 wirkt als späte Flanke und schaltet den Ausgang PU wieder in den inaktiven Zustand (H-Zustand). Die Impulsbreite des Ausgangssignals am Ausgang PU ist durch die Zeitdifferenz t3-t2 gegeben. Im Idealfall ist t3-t2 = O,d.h.
  • das Bezugssignal R ist mit dem Vergleichssignal V in Phase.
  • Auch im'Zeitpünkt t4 sind die beiden Ausgänge PU und PD inaktiv (H-Zustand). Daher wirkt die Abfallflanke des Vergleichs-'signals V im Zeitpunkt t5 als frühe Flanke und aktiviert den Ausganq PD (L-Zustand). Im Zeitpunkt t6 tritt zum erstenmal nach der Unterbrechung des Bezugssignals R eine Abfallflanke dieses Bezugssignals R auf. Da zu diesem Zeitpunkt t6 der Ausganq PD aktiviert (L-Zustand) ist, wirkt die Abfallflanke des Bezugssignals R als späte'Flanke und schaltet den Ausgang PD inaktiv (H-Zustand). Die Grundstellung (PU=H, PD=~i) des Phasendetektors PDT ist damit wieder hergestellt.
  • Im Zeitpunkt t7 wird daher die Ahfallflanke des Vergleichssignals V bereits wieder als frühe Flanke gewertet, auch wenn die Zeit- bzw. Phasendifferenz A ~ zwischen t7 und t6 nur einen kleinen Bruchteil einer Signalperiode beträgt.
  • Das Ausgangssignal am Ausgang PD hat daher eine Impulsbreite, die durch den Ausdruck (2 7 - i~) bestimmt ist.
  • Der Phasenfehler A ~ wird auf den Wert 2 X vergrößert.
  • Die Wirkungsweise des bekannten Phasendetektors'PDT kann also folgendermaßen beschrieben werden: Beim Ausbleiben der Abfallflanken des Bezugssign#ls R stellt der Phasendetektor PDT fest, daß die Abfallflanken des Vergleichssignals V in viel zu rascher Fo].ge auftreten. Deshalb werde die'Abfallflanken des Vergleichssignals V solange verzögert, bis wieder Gleichzeitigkeit mit den Abfallflanken des Bezugssignals R vorliegt. Falls die Abfallflanken des wieder einsetzenden Bezugssignals R den Abfaliflanken des Vergleichssignals V um einen Phasenwinke] w ~ (der nur einen Bruchtei] einer Signalperiode 2 # betrci(Tt) nanchteilen, führt die Verzögerunq der Abfallflanken des Verqieichssicrnals V zur Verkleinerunq des Phasenwinkels gegen den Wert Null. Falls dagegen die Abfallflanken des wieder einsetzenden Bezugssignals R den Abfallflanken des Veraleichssignals V um einen Phasenwinkel a ~ vorauseilen, wird dieser Phasenwinkel auf den Wert 2 # vergrößert, denn erst bei diesem Phasenwinkel habe die Abfallflanken des Bezugssignals R und des Vergleichssignals V wieder übereinstimmende Phasenlage. Bei vorauseilenden Abfallflanken des Bezuessignals R ist daher eine Korrektur im Ziehverhalten des Phasendetektors PDT erforderlich.
  • Diesem Zweck dient die Korrekturschaltung KS nach Fwlc. 2, die dem bekannten Phasendetektor PDT vorgeschaltet wird. Die orrekturschaltung KS hat zwei Ausgänge, die mit den beiden Eingängen des Phasendetektors PDT verbunden sind. Das nezugssignal R wird jetzt dem einen Eingang der Korrekturschaltung KS zuaeführt, während das Vergleichssignal V auf den zweiten Eingang der Korrekturschaltuna KS gelangt. Diese Korrekturschaltunq KS bewirkt, daß bei einem Ausfall bzw.
  • einer Unterbrechung des Bezugssignals R. beide Eingänge des Phasendetektors PDT in den inaktiven Zustand (H-Zustand) gebracht werden und daß nach dem Wiedereinsetzen des Bezugssignals R, zuerst an ~den dem Verqleichssignal V zugeordneten Eingang des Phasendetektors PDT die Abfallflanke des Verqleichsstqnals V angelegt wird und erst danach an den (l<# Bezugssignal R zugeordneten Eingang des Phasendetektors PDT die Abfallflanke des Bezugssignals R. Dabei bleibt die Ab- Abfallflanke des Vergleichssignals V ohne Wirkung, denn der Ausgang PD des Phasendetektors PDT ist zu diesem Zeitpunkt bereits aktiviert (PD=L). Demzufolge hat die'Abfallflanke des Bezuqssiqnals R die Wirkung einer späten Flanke und bring't den Phasendetektor PDT in seiize Grund stellung (PD=H, PU=II). weitere Abfallflanken des Bezugssignals R und des Vergleic'hssignals V treten erst bei der nächsten Signalperiode auf. Da in diesem Zeitpunkt der Phasendetektor PDT in seiner Grundstellunq (PD=Hr PU=H) ist, wird jetzt die Phase richtig abgeglichen.
  • Die Wirkungsweise der erfindungsgemäßen Korrekturschaltung KS wird anhand des Schaltbildes nach Fig. 2 und der Signal diagramme nach Fig. 4 näher erläutert. Durch eine retriggerbare Monoflop-Schaltung MF wird überwacht, ob das Bezugssignal R ansteht. Solange an dem dem Bezugssignal R zuaeordneten Eingang der Korrekturschaltung RS Anstiegsflanken des Bezugssignals R auftreten, bleibt der Ausganq Q der Monof#op-Schaltung MF im Fr-Zustand. Dabei nimmt die aus den Gattern G4 und G5 bestehende Kippschaltung ihre Arbeitsstellung (D=L,B=H) ein, denn an dem Punkt Q liegt das dem H-Zustand entsprechende Potential und am Punkt A tritt periodisch das dem L-Zustand entsprechende Potential auf. Der eine Ausgang der Kippschaltuna führt über einen durch das Gatter G6 gebildeten Inverter auf den zweiten Eingang des, dem Bezugssiqnal R zugeordneten Durchschalteatters G1, während der andere Ausgang direkt mit dem zweiten Eingang des dem Vergleichssignal V zugeordneten Durchschaltegatters G2 verbunden ist. In der ArbeitssteLlung der Kippschaltung'sind die Durchschaltegatter G1 und G2 für das Bezugssignal R und das Vergleichssignal V geöffnet, da die Punkte E und B ein dem H-Zustand entsprechendes Potential führen.
  • Fällt das Bezugssignal R im Zeitpunkt til aus, dann kippt die Monoflop-Schaltung MF nach seiner Standzeit ts in den Zustand, in dem der Ausgang Q den L-Zustand aufweist. Dies ist zum Zeitpunkt t12 der Fall. Durch die Änderung des Po tentials am Punkt Q wird auch die Kippschaltung in die Ruhestellung (B=L, D=H) umgesteuert. Die Durchschaltegatter G1 und G2 werden demzufolae gesperrt. Die dem Phasendetektor PDT zugeführten Signale R' und V' sind im H-Zustand.
  • Im Zeitpunkt t13 folgt die erste Anstiecrsflanke# des wiedereinsetzenden Bezugssignals R, so daß die Monoflop-Schaltung MF wieder die Stellung mit dem H-Zustand am Ausgang Q einnimmt. Ist der Punkt Q im H-Zustand und steht das Vergleichs-.
  • signal V an, dann tritt am Punkt A eine Abfallflanke zum Zeitpunkt t15 auf. Da zu diesem Zeitpunkt am Eingang des Gatters G4 das dem H-Zustand des Punktes Q entsprechende Potential anliegt, wird durch die Abfallflanke am Punkt A das K£ppglied wieder in seine Arbeitsstellung zurückgestellt.
  • Dabei tritt zunächst am Punkt B im Zeiptunkt t16 eine Anstiegsflanke auf und eine Gatterlaufzeit später zum Zeitpunkt t17 eine Abfallflanke am Punkt D. Schließlich tritt wiederum eine C,atterlaufzeit später im Zeitpunkt t18 a Eingang des Durchschaltegatters Cl (Punkt E) eine Anstiegsflanke auf. Durch den dem Eingang parallelgeschaltete RXondensator C1 kann letztere Gatterlaufzeit relativ groß emacht werden. Bei dieser Reihenfolge der Peqelübergänge ist gewährleistet, daß zuerst am Punkt B des Durchschaltegatters G2 das dem H-Zustand entsprechende Potential anliegt (Zeitpunkt tl6) und erst zwei Gatterlaufzeiten später (Zeitpunkt t18) an dem Punkt E des Durchschaltegatters Cl. Andererseits ist auch gewährleistet, daß in diesen Zeitpunkten t16 und t18 am Durchschaltegatter 1 das Bezugssignal R und am Durchschaltegatter G2 das Vergleichssignal V ansteht.
  • iese beiden Schaltzustände an den Durchschalteqattern 1.
  • und (,2 waren ja Voraussetzung, daß die Abfallflanke am Punkt A zum Zeitpunkt t15 überhaupt auftrat. Diese Abfallflanke am Punkt A hatte ja die Kippschaltunq in die Arbeitsstellung gebracht. Damit ist die Zielsetzung erreicht, daß nach dem Wiedereinsetzen des Bezugssignals R zuerst die Ab-Abfallflanke des Vergleichssignals V dem Phasendetektor PDT zugeführt wird und erst danach die Abfallflanke des Bezugs'-signals R, und dies unabhängig von der Phasenbeziehung zwischen dem Bezuassignal R und dem Vergleichssignal V.
  • Im eingeregelten Zustand bringt die Korrekturschaltung KS keine Ungenauigkeit für die Phasenlage, da die beiden Signal R und V über gleichartige Durchschaltegatter G1 und G2 durchgeschaltet werden. Aufgrund der inneren Laufzeiten des Phasendetektors PDT genügt es, wenn die beiden aktiven Abfallflanken des Vergleichssignals V' im Zeitpunkt t19 und des Bezugssignals R' im Zeitpunkt't20 gleichzeitig angelegt werden. Beim Ausgangszustand PU=H und PD-L wird nämlich die Abfallflanke des Bezugssignals R' selbst dann noch als späte Flanke ausqewertet, wenn sie ungefähr eine Gatterlaufzeit vor der aktiven Abfallflanke des Vergleichssignals V' auftritt.
  • Selbstverständlich kann auch der dem Vergleichssignal V zugeordnete Eingang der Korrekturschaltung KS in gleicher Weise überwacht werden.

Claims (6)

  1. Patentansprüche Digitaler Phasendetektor mit zwei Eingängen und zwei Ausgängen für ein Phasenregeisystem mit Bezugssignal und Vergleichssiqnal, bei dem dem ersten Eingang das Bezugssignal und dem zweiten Eingang das Vergleichssignal zuführbar sind und bei dem der erste Ausgang ein erstes Ausganassignal abgibt, wenn das Bezugssignal dem Vergleichssignal in der Phase vorauseilt, und der zweite Ausgang ein zweites Ausganqssiqnal, wenn das Bezuqssianal dem Vergieichssignal in der Phase nacheilt, wobei die Impulsbreite dieser Ausganqssi(T-nale jeweils dem Wert der Phasenverschiebuna zwischen Bezuassignal und Veraleichssigna] proportional ist, d a d u r c h g e k e n n z e i c h n e t , daß den Eingänaen des Phasendetektors (PDT) eine Korrektur-Schaltuna (KS) mit zwei Eingängen und zwei Auscränqen vorgeschaltet ist, wobei die Ausaänge der Korrekturschaltunq (KS) mit den Eingängen des Phasendetektors (PDT) verbunden sind und das t3ezuass#gnal (R) und das Vergleichssignal (V) den Eingängen der Korrekturschaltung (KS) zuführbar sind, und daß die Korrekturschaltuna (KS) nach einer Unterbrechung des Bezugssinals (R) die Durchschaltuncr ihrer Eingänge auf ihre Ausgänze in der Weise vornimmt, daß die Abfallflanken von Bezuassianal (R) und Verqleichssiqnai (V) qleichzeitir durchgeschältet werden oder daß die Abfallflanke des Bezugssiqnals (R) nach der Abfallflanke des Vercrleichssignals (V) durchgeschaltet wird.
  2. 2. Phasendetektor nach Anspruch 1, d a d u r c h g e -k e n n z e i c h n e t , daß die Korrekturschaltung (KS) zwei Durchschaltegatter (G1, G.2) aufweist, deren' Ausgänge mit den Ausgängen der Korrekturschaltung (KS) verbunden sind, daß jedes Durchschaltegatter (G1, G2) zwei Eingänge aufweist, von denen einer mit dem zugeordneten Einfang der Korrekturschaltuna (KS) verbunden ist und der andere über eine Logikschaltung ansteuerbar ist, die die gleichzeitige oder die zeitlich nacheinander erfolgende Durchschaltung der Durchschaitegatter (1, G2) nach einem Ausfall des Bezuassignals (R) vornimmt.
  3. 3. Phasendetektor nach Anspruch 2, d a d u r c h q e -k e n n z e i c h n e t , daß die Logikschaltung eine Monoflop-Schaltunq (MF) aufweist, die von-den Anstieqsflanken des Bezuassignais'(R) ansteuerbar ist und solange im Einschaltzustand (Q=H) bleibt, solange das Bezuassignal (R) ansteht, und die bei Ausfall des Bezugssignals (R) nach Ablauf der Standzeit (ts) die Sperruna der Durchschaltegatter (G1, G2) einleitet.
  4. 4. Phasendetektor nach Anspruch 2 und 3, d a d u r c g e k e n n z e i c h n c t ; daß die Logikschaltung eine Kippschaltung (G4, G5) aufweist, die im Ruhe-' zustand (Q=L) der Monoflop-Schaltuna (MF) -in die Ruhestellung (D=H,B=L) gebracht ist, daß der eine Ausgana (D) der Kippschaltung (G4, G5) über einen Inverter (C6) mit dem zweiten Eingang des vom Bezugssignal <R) angesteuerten Durchschaltegatters (Gi) verbunden ist, daß der andere Ausgang ~(B) der Kippschaltung (G4, G5) mit dem zweiten Einganq des vom Vergleichssignal (V) angesteuerten Durchschaltegatters (G2) verbunden ist und daß die Kippschaltung (G4, G5) über eine Gatterschaltung (G3), die vom Ausgangssignal <Q) der Monoflopschaltung (MF) und vom Vergleichssignal (V) ansteuerbar ist, in die Arbeitsstellung (D=L, B=ll) steuerbar ist.
  5. 5. Phasendetektor nach Anspruch 4, d a d u r c h g e -k e n n z e i c h n e t , daß die Gatterschaltung (G3) die Kippschaltung (G4, G5) in die Arbeitsstellung zurückstellt, wenn die Monoflop-Schaltung (MF) im Einschaltzustand (Q=H) ist und das Vergleichssignal (V) ansteht.
  6. 6. Phasendetektor nach Anspruch 4 und 5, d a d u r c h g e k e n n z e i c h n e t , daß dem zweiten Eingang des vom Bezugssignal gesteuerten Durchschaltegatters (G1) ein Kondensator (C) parallelgeschaltet ist.
DE19803044835 1980-11-28 1980-11-28 Digitaler Phasendetektor Expired DE3044835C2 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE19803044835 DE3044835C2 (de) 1980-11-28 1980-11-28 Digitaler Phasendetektor
GR66609A GR76352B (de) 1980-11-28 1981-11-24
ES507433A ES8300421A1 (es) 1980-11-28 1981-11-25 Un detector de fase digital.
FI813772A FI73103C (fi) 1980-11-28 1981-11-25 Digital fasdetektor.
CH756181A CH656758A5 (en) 1980-11-28 1981-11-26 Phase monitoring circuit
JP56189406A JPS57118445A (en) 1980-11-28 1981-11-27 Digital phase detector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19803044835 DE3044835C2 (de) 1980-11-28 1980-11-28 Digitaler Phasendetektor

Publications (2)

Publication Number Publication Date
DE3044835A1 true DE3044835A1 (de) 1982-06-03
DE3044835C2 DE3044835C2 (de) 1986-04-03

Family

ID=6117795

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19803044835 Expired DE3044835C2 (de) 1980-11-28 1980-11-28 Digitaler Phasendetektor

Country Status (6)

Country Link
JP (1) JPS57118445A (de)
CH (1) CH656758A5 (de)
DE (1) DE3044835C2 (de)
ES (1) ES8300421A1 (de)
FI (1) FI73103C (de)
GR (1) GR76352B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0227171A2 (de) * 1985-12-18 1987-07-01 Philips Patentverwaltung GmbH Schaltungsanordnung für einen Farbfernsehempfänger oder für ein Bildaufzeichnungs- und -wiedergabegerät zur Steuerung eines Oszillators
EP0496171A2 (de) * 1991-01-25 1992-07-29 Kabushiki Kaisha Toshiba Bistabile integrierte Halbleiterschaltung

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5340159A (en) * 1991-07-12 1994-08-23 The Standard Register Company Varying tone security document

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3921095A (en) * 1974-11-14 1975-11-18 Hewlett Packard Co Startable phase-locked loop oscillator
DE2949206A1 (de) * 1978-12-08 1980-06-26 Rca Corp Digitale phasenvergleichsschalung
DE2856211A1 (de) * 1978-12-27 1980-07-03 Licentia Gmbh Digitale phasenregelschaltung mit einer hilfsschaltung

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3921095A (en) * 1974-11-14 1975-11-18 Hewlett Packard Co Startable phase-locked loop oscillator
DE2949206A1 (de) * 1978-12-08 1980-06-26 Rca Corp Digitale phasenvergleichsschalung
DE2856211A1 (de) * 1978-12-27 1980-07-03 Licentia Gmbh Digitale phasenregelschaltung mit einer hilfsschaltung

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
DE-Z: NTZ 1971, S.437-439 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0227171A2 (de) * 1985-12-18 1987-07-01 Philips Patentverwaltung GmbH Schaltungsanordnung für einen Farbfernsehempfänger oder für ein Bildaufzeichnungs- und -wiedergabegerät zur Steuerung eines Oszillators
EP0227171A3 (en) * 1985-12-18 1988-01-07 Philips Patentverwaltung Gmbh Oscillator control circuit for a colour television receiver or for a picture recording and reproducing apparatus
EP0496171A2 (de) * 1991-01-25 1992-07-29 Kabushiki Kaisha Toshiba Bistabile integrierte Halbleiterschaltung
EP0496171A3 (en) * 1991-01-25 1993-12-22 Toshiba Kk Bistable semiconductor integrated circuit
US5373200A (en) * 1991-01-25 1994-12-13 Kabushiki Kaisha Toshiba Semiconductor integrated circuit

Also Published As

Publication number Publication date
JPS6347163B2 (de) 1988-09-20
ES507433A0 (es) 1982-11-01
CH656758A5 (en) 1986-07-15
FI813772L (fi) 1982-05-29
FI73103C (fi) 1987-08-10
DE3044835C2 (de) 1986-04-03
GR76352B (de) 1984-08-06
ES8300421A1 (es) 1982-11-01
JPS57118445A (en) 1982-07-23
FI73103B (fi) 1987-04-30

Similar Documents

Publication Publication Date Title
EP0012899B1 (de) Digitale Phasenregelschaltung mit einer Hilfsschaltung
DE4326844C2 (de) Phasenregelschleife
DE2703395C3 (de) Schaltungsanordnung zum Rückgewinnen kodierter Binärinformation
DE1952926A1 (de) Verfahren zur Synchronisierung zweier parallel arbeitender Datenverarbeitungseinheiten
EP0878912B1 (de) Einrasterkennungsschaltung für einen Phasenregelkreis
EP0978176A1 (de) Verfahren zur datenregeneration
DE2355533A1 (de) Empfaenger fuer synchrone datensignale mit einem uebertragungsgeschwindigkeitsaenderungsdetektor
DE3022746A1 (de) Digitale phasenkomparatorschaltung
EP0775406B1 (de) System zum fehlersicheren übertragen von daten über einen differentiellen bus
DE2949206A1 (de) Digitale phasenvergleichsschalung
EP1039638B1 (de) Schaltungsanordnung zum störungsfreien Initialisieren von Verzögerungsregelschleifen mit schneller Verriegelung
DE3044835A1 (de) Digitaler phasendetektor
DE2135683B1 (de) Taktstromversorgung für ein zweikanaliges Schaltkreissystem
DE1437712B2 (de) Schaltungsanordnung zur Synchronisierung eines Oszillators
DE102004044815A1 (de) Datenverarbeitungsvorrichtung mit Taktrückgewinnung aus unterschiedlichen Quellen
DE19905053C2 (de) Komparatorschaltung
DE2141888A1 (de) Rahmensynchronisiersystem
DE3631801C2 (de) Automatische Phasenregelschaltung insbesondere für ein Videomagnetbandgerät
DE10319899A1 (de) Verfahren zum Erzeugen eines Kontrollsignals, das eine Frequenzabweichung anzeigt
DE2938043C2 (de)
DE3924907A1 (de) Redundante taktgeberanordnung
EP0588050B1 (de) Anordnung zur Erzeugung eines Taktsignals mit bitgenauen Lücken
EP0149097A2 (de) Verfahren und Anordnung zur störungssicheren Alarmauswertung einer Meldelinie einer Gefahrenmeldeanlage
EP0460260B1 (de) Schaltungsanordnung zur Nachlaufsynchronisation
DE3625270C2 (de)

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: ALCATEL SEL AKTIENGESELLSCHAFT, 7000 STUTTGART, DE

8339 Ceased/non-payment of the annual fee