FI73103B - Digital fasdetektor. - Google Patents

Digital fasdetektor. Download PDF

Info

Publication number
FI73103B
FI73103B FI813772A FI813772A FI73103B FI 73103 B FI73103 B FI 73103B FI 813772 A FI813772 A FI 813772A FI 813772 A FI813772 A FI 813772A FI 73103 B FI73103 B FI 73103B
Authority
FI
Finland
Prior art keywords
signal
phase
output
check
reference signal
Prior art date
Application number
FI813772A
Other languages
English (en)
Swedish (sv)
Other versions
FI813772L (fi
FI73103C (fi
Inventor
Reinhold Braun
Original Assignee
Int Standard Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Int Standard Electric Corp filed Critical Int Standard Electric Corp
Publication of FI813772L publication Critical patent/FI813772L/fi
Publication of FI73103B publication Critical patent/FI73103B/fi
Application granted granted Critical
Publication of FI73103C publication Critical patent/FI73103C/fi

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D13/00Circuits for comparing the phase or frequency of two mutually-independent oscillations
    • H03D13/003Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means
    • H03D13/004Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means the logic means delivering pulses at more than one terminal, e.g. up and down pulses

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)

Description

Digitaalinen vaiheilmaisin 7 310 3
Keksintö koskee digitaalista vaiheilmaisinta vai-heensäätöjärjestelmää varten, jossa ilmaisimessa on ensim-5 mäinen sisääntulo, johon syötetään tarkistussignaali, ja toinen sisääntulo, johon syötetään vertailusignaali, ainakin yksi ulostulo, josta annetaan ensimmäinen ulostulosignaali, kun tarkistussignaalin vaihe on edellä vertailusig-naalin vaihetta, ja josta annetaan toinen ulostulosignaali, 10 kun tarkistussignaalin vaihe on jäljessä vertailusignaalin vaihetta, jolloin näiden ulostulosignaalien impulssileveys on kulloinkin verrannollinen tarkistussignaalin ja vertailusignaalin välisen vaihesiirron arvoon, sekä korjauskyt-kentä, jonka sisääntuloihin tarkistussignaali ja vertailu-15 signaali kulloinkin syötetään ja jonka ulostulot on liitetty vaiheilmaisimen sisääntuloihin.
Tällainen vaiheilmaisin liitetään edullisesti vaihelukittujen piirien säätöjärjestelmiin, jotta esim. voidaan tahdistaa jänniteohjatun oskillaattorin ulostulosig-20 naali vertailusignaalina tarkistussignaalina toimivaan ohjaussignaaliin. Vaiheilmaisin vertaa tarkistussignaalin vaihetta vertailusignaalin vaiheeseen. Kulloisenkin vaihe-eron mukaan syntyy jompaan kumpaan vaiheilmaisimeen ulostuloon ulostulosignaali, jonka impulssinleveys on verran-25 nollinen vaihe-eron arvoon. Ulostulosignaali johdetaan vahvistimen ja suotimen kautta oskillaattorin säätöjännit-teenä.
Tunnetuissa vaiheilmaisimissa, jotka ovat edellä mainittua tyyppiä, syntyy aina silloin tarkistussignaalin 30 katkoksen tapauksessa virhetilanne, kun jälleen kytkeytyvän tarkistussignaalin vaihe on edellä alkuperäisen tarkistussignaalin vaihetta. Vaihetta verrataan tällöin arvoon 2 Jt nollan sijasta. Tämä virhetilanne tulee erityisesti silloin esiin, kun tarkistussignaali ennen katkosta 35 otetaan toisesta lähteestä kuin katkoksen jälkeinen tarkistussignaali.
2 73103
Keksinnön tehtävä on muodostaa jo mainitun laatuinen digitaalinen vaiheilmaisin, joka myös ohjattaessa kahdennetuilla, eri vaiheisilla tarkistussignaaleilla signaa-likatkoksen yhteydessä joka tapauksessa vertaa vaihetta 5 arvoon nolla.
Tämä tehtävä ratkaistaan keksinnön mukaisesti siten, että korjauskytkentää ohjataan yksinomaan tarkistus-ja vertailusignaalilla ja että korjauskytkennän sisääntulot tarkistussignaalin katkoksen jälkeen läpikytkeytyvät 10 sen ulostuloihin siten, että vertailusignaalin laskureuna tulee ulostuloon tarkistussignaalin laskureunan jälkeen.
Tällä tavoin tulevat tarkistussignaalit ja vertai-lusignaali riippumatta ohjaussignaalin vaihesiirrosta ennen ja jälkeen katkoksen aika tietyssä järjestyksessä di-15 gitaaliseen vaiheilmaisimeen sen varmistamiseksi, että vaihevertailu suoritetaan arvoon 0 eikä arvoon 2 T£ .
Tämän oikea-aikaisen tarkistus- ja vertailusignaa-lien läpikytkennän saavuttamiseksi vaiheilmaisimen sisääntuloihin on yhden suoritusmuodon mukaisesti menetelty si-20 ten, että korjauskytkennässä on kaksi läpikytkentäporttia, joiden ulostulot on liitetty korjauskytkennän ulostuloihin, että kummassakin läpikytkentäportissa on kaksi sisääntuloa, joista toinen on liitetty korjauskytkennän asianomaiseen sisääntuloon ja toista ohjataan logiikkakytkennällä, joka 25 suorittaa läpikytkentäportin oikea-aikaisen ohjauksen tarkistussignaalin poisjäämisen jälkeen.
Jotta tämä logiikkakytkentä voi yksinkertaisella tavalla määrätä tarkistussignaalin katkoksen alun ja lopun on eräässä toisessa rakenteessa menetelty siten, että lo-30 giikkakytkennässä on yksiasentoinen kiikkukytkentä, jota ohjaavat tarkistussignaalin nousureunat ja joka pysyy kyt-keytymistilassa niin kauan kuin tarkistussignaali on läsnä ja joka tarkistussignaalin jäädessä pois pitoajan kuluttua aloittaa läpikytkentäporttien sulkeutumisen.
35 Korjauskytkennän läpikytkentäportin ohjaus saavute taan erään suoritusmuodon mukaisesti siten, että logiikka- 3 73103 kytkennässä on kiikkukytkentä, joka yksiasentoisen kiikku-kytkennän lepotilassa on lepoasennossa, että kiikkukytken-nän toinen ulostulo on invertterin kautta liitetty tarkis-tussignaalin ohjaaman läpikytkentäportin toiseen sisään-5 tuloon, että kiikkukytkennän toinen ulostulo on liitetty vertailusignaalin ohjaaman läpikytkentäportin toiseen sisääntuloon ja että kiikkukytkentä saatetaan toimintatilaan porttikytkennän kautta, jota ohjaavat yksiasentoisen kiikkukytkennän ulostulosignaali ja vertailusignaali.
10 Tarkistussignaalin ajallinen viivästys varmiste taan erään suoritusmuodon mukaisesti siten, että portti-kytkentä palauttaa kiikkukytkennän toimintatilaan, kun yksiasentoinen kiikkukytkentä on kytkeytymistilassa ja vertailusignaali on läsnä, että tarkistussignaalin ohjaa-15 man läpikytkentäportin toisen sisääntulon ja maan välissä on kondensaattori.
Keksintöä kuvataan lähemmin kuvioiden avulla, joissa kuvio 1 esittää vaiheilmaisimella varustetun vai-20 heensäätöpiirin lohkokaaviota, kuvio 2 esittää lohkokaaviota korjauskytkennälle, joka on keksinnön mukaisesti kytketty vaiheilmaisimen eteen, kuvio 3 esittää tunnetun vaiheilmaisimen signaali-25 diagrammeja, ja kuvio 4 esittää keksinnön mukaisen korjauskytken-nällä varustetun vaiheilmaisimen signaalidiagrammeja.
Kuvion 1 mukaisessa vaihelukitun piirin säätöjärjestelmässä säädetään ohjattavan oskillaattorin VCO taa-30 juus ja vaihe tarkistussignaalin taajuuteen ja vaiheeseen. Tarkistussignaali R johdetaan digitaalisen vaiheilmaisimen PDT yhteen sisääntuloon samalla kun oskillaattorin VCO ulostulosignaali viedään vertailusignaalina V vaiheilmaisimen PDT toiseen sisäänmenoon. Vaiheilmaisimen PDT toimin-35 ta on sellainen, että ulostuloon PU tulee ulostulosignaali, kun tarkistussignaalin R vaihe on edellä vertailusignaalin 4 73103 V vaihetta, ja että ulostuloon PD tulee ulostulosignaali, kun tarkistussignaalin R vaihe on jäljessä vertailusignaa-lin V vaihetta. Ulostulosignaalilla on tällöin impulssile-veys, joka on verrannollinen vaihe-eron arvoon ja se vie-5 dään vahvistimen Vr ja alipäästösuotimen F kautta säätö-jännitteenä Ur jänniteohjatun oskillaattorin VCO säätösi-sääntuloon.
Vaiheilmaisin PDT koostuu kahdesta symmetrisestä puoliskosta. Tarkistussignaalin R sisääntuloon on liitet-10 ty ulostulo PU ja vertailusignaalin V sisäänmenoon ulostulo PD. Neutraalista perustilasta, jossa ulostulot PU ja PD ovat H-tilassa, ts. epäaktiivisia, kytkeytyy asianomaisen laskureunan yhteydessä asianomainen ulostulo L-tilaan ts. aktivoituu. Jos ulostulo on jo aktivoitunut, eivät 15 asianomaisen sisääntulon muut laskureunat enää vaikuta ulostulon tilaan. Jos ulostulo on aktivoitunut ja ei aktivoidun puoliskon sisääntuloon tulee laskureuna, niin silloin kytkeytyy aktivoitunut ulostulo jälleen epäaktiivi-seksi (H-tilaan) ja vaiheilmaisin ottaa jälleen neutraalin 20 perustilansa (PS=H, PD=H). Jos molemmat ulostulot ovat epäaktiivisia (H-tila) ja molempiin sisääntuloihin tulee samanaikaisesti laskureunat, niin silloin ilmestyy molempiin ulostuloihin PU ja PD ainoastaan lyhyet jänniteimpulssit, jotka kompensoivat toistensa vaikutuksen.
25 Seuraavassa nimitetään lähtien vaiheilmaisimen PDT
perustilasta, kun PU=H ja PD=H, ensimmäistä laskureunaa, joka aktivoi asianomaisen ulostulon (L-tila) etureunaksi ja kutakin laskureunaa, joka aikaansaa ulostulon kytkeytymisen epäaktiiviseen tilaan (H-tila) takareunaksi. Ulostu-30 lon PU ollessa aktivoituna (L-tila) viivästetään jännite-ohjatun oskillaattorin VCO vaihetta vaihelukitun silmukan säätöpiirissä ja ulostulon PD ollessa aktivoituna sitä sitävastoin edistetään.
Käyttötapauksessa on varauduttava tarkistussignaa-35 Iin R poisjäämiseen tai katkokseen. Tämä katkos voi olla seuraus myös kytkeytymisestä ensimmäisestä toiseen tarkis- 5 73103 tussignaalilähteeseen. Tarkistussignaalin poisjäänti tai katkos täytyy tunnustaa. Katkoksen jälkeen esiintyvällä tarkistussignaalilla voi rakenneosien toleranssien tai vastaavien johdosta olla ennen katkosta tai poisjäämistä 5 vaikuttaneen tarkistussignaalin suhteen vaihesiirto positiiviseen tai negatiiviseen suuntaan. Kun katkoksen jälkeisen tarkistussignaalin vaihe on edellä katkosta edeltäneen tarkistussignaalin vaihetta, seuraa vaihevertailu väärään suuntaan, kuten on esitetty kuvion 3 signaalidia-10 grammin avulla.
Ajanhetkenä tl on vaiheilmaisin PDT neutraalissa perustilassa (PU=H, PD=H). Ajanhetkenä t2 ilmestyvä tarkistussignaalin R laskureuna toimii siten etureunana ja aktivoi ulostulon PU (L-tilaan). Vertailusignaalin V las-15 kureuna ajanhetkenä t3 toimii takareunana ja kytkee ulostulon PU jälleen epäaktiiviseen tilaan (H-tila). Ulostulon PU ulostulosignaalin impulssileveys saadaan aikaerona t3-t2. Ideaalitapauksessa t3-t2=0 ts. tarkistussignaali R on vaiheessa vertailusignaalin V kanssa. Myös ajanhetkenä t4 20 ovat molemmat ulostulot PU ja PD epäaktiiviset (H-tila). Tämän jälkeen vaikuttaa vertailusignaalin V laskureuna ajanhetkenä t5 etureunana ja aktivoi ulostulon PD (L-tila). Ajanhetkenä t6 tulee ensimmäisen kerran tarkistussignaalin R katkoksen jälkeen esiin tämän tarkistussignaalin R las-25 kureuna. Koska tänä ajanhetkenä t6 ulostulo PD on aktivoituna (L-tila) toimii tarkistussignaalin laskureuna R takareunana ja kytkee ulostulon PD epäaktiiviseksi (H-tila). Vaiheilmaisimen PDT perustila (PU=H, PD=H) on siten jälleen vallitsevana. Ajanhetkenä tl pidetään siten vertailu-30 signaalin V laskureunaa jälleen etureunana myös, kun aika-tai vaihe-ero Λ0 t7:n ja t6:n välillä kattaa vain pienen signaalijakson murto-osan. Ulostulon PD ulostulosignaalilla on siten impulssileveys, jonka määrää lauseke (2ΤΓ-Α0). Vaihevirhe suurennetaan arvoon 2Tl .
35 Tunnetun vaiheilmaisimen PDT toimintatapaa voidaan 6 73103 siis kuvata seuraavasti: Tarkistussignaalin R laskureuno- jen jäädessä pois toteaa vaiheilmaisin PDT, että vertailu-signaalin V laskureunat esiintyvät aivan liian nopeassa tahdissa. Tämän johdosta viivästetään vertailusignaalin V 5 laskureunoja niin pitkään kunnes jälleen vallitsee samanaikaisuus tarkistussignaalin R laskureunojen kanssa. Siinä tapauksessa, että jälleen kytkeytyvän tarkistussignaalin R laskureunat ovat jäljessä vertailusignaalin V laskureunoja vaihekulmalla Δ 0 (joka kattaa ainoastaan muorto-osan sig-10 naalijaksosta 2 Ti), johtaa vertailusignaalin V laskureuno-jen viivästäminen vaihekulman pienenemiseen kohti arvoa nolla. Jos sitävastoin jälleen kytkeytyvän tarkistussignaalin R laskureunat ovat edellä vertailusignaalin V laskureunoja vaihekulmalla Δ0, suurennetaan tämä vaihekulma 15 arvoon 2 X , sillä vasta tällä vaihekulmalla on tarkistus-signaalin R ja vertailusignaalin V laskureunoilla jälleen yhteensopiva vaihetila. Tarkistussignaalin R edellä olevien laskureunojen yhteydessä on siten vaiheilmaisimen siirtokäyttäytymisen korjaus välttämätön.
20 Tätä tarkoitusta palvelee kuvion 2 mukainen kor- jauskytkentä KS, joka on kytketty tunnetun vaiheilmaisimen PDT eteen. Korjauskytkennässä KS on kaksi ulostuloa, jotka on kytketty vaiheilmaisimen PDT molempiin sisääntuloihin. Tarkistussignaali R johdetaan nyt korjauskytkennän KS toi-25 seen sisääntuloon, kun taas vertailusignaali V viedään korjauskytkennän KS toiseen sisääntuloon. Tämä korjauskyt-kentä KS aikaansaa, että tarkistussignaalin R poisjäämisen tai katkoksen yhteydessä molemmat vaiheilmaisimen PDT ulostulot saatetaan aktivoimattomaan tilaan (H-tila) ja 30 että tarkistussignaalin R jälleenkytkeytymisen jälkeen ensin johdetaan vertailusignaalin V laskureuna vaiheilmaisimen PDT vertailusignaaliin V liittyvään sisääntuloon ja vasta sen jälkeen tarkistussignalain R laskureuna vaiheilmaisimen PDT tarkistussignaaliin liittyvään sisääntuloon. 35 Tällöin jää vertailusignaalin V laskureuna ilman vaikutusta sillä vaiheilmaisimen PDT ulostulo PD on tänä ajanhet- 73103 kenä jo aktivoitu (PD=L). Tämän johdosta on tarkistussig-naalin R laskureunalla takareunan vaikutus ja se saattaa vaiheilmaisimen PDT perustilaansa (PD=H, PU=H). Muut tar-kistussignaalin R ja vertailusignaalin V laskureunat tule-5 vat esiin vasta seuraavan signaalijakson yhteydessä. Koska vaiheilmaisin PDT tänä ajanhetkenä on perustilassaan (PD=H, PU=H) verrataan nyt vaihetta oikein.
Keksinnön mukaisen korjauskytkennän toimintatapaa kuvataan lähemmin kuvion 2 kytkentäkaavion ja kuvion 4 10 mukaisen signaalidiagrammin avulla. Palautettavan yksi- asentoisen kiikkukytkennän MF avulla valvotaan, onko tar-kistussignaali R läsnä. Niin kauan kuin tarkistussignaa-liin R liittyvään korjauskytkennän KS sisääntuloon tulee tarkistussignaalin R nousureunoja, pysyy yksiasentoisen 15 kiikun MF ulostulo Q H-tilassa. Tällöin ottaa porteista G4 ja G5 koostuva kiikkukytkentä toiminta-asentonsa (D=L, B=H), sillä pisteessä Q on H-tilaa vastaava potentiaali ja pisteeseen A tulee jaksottaisesti L-tilaa vastaava potentiaali. Kiikun toinen ulostulo johtaa portin G6 muodosta-20 man invertterin kautta tarkistussignaaliin R liittyvään, läpikytkentäportin Gl toiseen sisääntuloon samalla, kun toinen ulostulo on liitetty suoraan vertailusignaaliin V liittyvään, läpipäästöportin G2 toiseen sisääntuloon. Kiikun toiminta-asennossa ovat läpipäästöportit Gl ja G2 tar-25 kistussignaalia R ja ve.rtailusignaalia V varten avoimet, koska pisteessä E ja B on H-tilaa vastaava potentiaali.
: Jos tarkistussignaali R jää pois ajanhetkenä tll, niin yksiasentoinen kiikku MF siirtyy pitoaikansa ts jälkeen tilaan, jossa ulostulossa Q on L-tila. Näin on ajan-30 hetkenä tl2. Pisteen Q potentiaalin muutoksen kautta siirtyy myös kiikku lepotilaansa (B=L, D=H). Tämän johdosta läpipäästöportit Gl ja G2 salpautuvat. Vaiheilmaisimelle PDT johdetut signaalit R' ja V ovat H-tilassa. Ajanhetkenä tl3 esiintyy ensimmäinen, jälleen kytkeytyvän tarkistus-35 signaalin R nousureuna niin, että yksiasentoinen kiikku MF ottaa jälleen H-tilan ulostuloonsa Q. Jos piste Q on H-ti- 8 73103 lassa ja vertailusignaali V on läsnä, niin silloin tulee pisteeseen A laskureuna ajanhetkenä tl5. Koska tähän ajan-hetkeen portin G4 sisääntulossa on pisteen Q H-tilaa vastaava potentiaali, asettuu kiikku pisteen A laskureunan 5 johdosta jälleen toiminta-asentoonsa.
Sen jälkeen tulee seuraavaksi pisteeseen B ajanhetkenä tl6 nousureuna ja portin pitoajan jälkeen ajahetkenä tl7 laskureuna pisteeseen D. Lopuksi tulee jälleen portin pitoajan jälkeen ajanhetkenä tl8 läpipäästöportin G1 si-10 sääntuloon (piste E) nousureuna. Tämän sisääntulon rinnalle kytketyn kondensaattorin Cl johdosta voidaan jälkimmäinen portin pitoaika tehdä suhteellisen suureksi. Tällä ta-sosiirtymien sarjalla saadaan aikaan, että ensin läpipäästöportin G2 pisteessä B on H-tilaa vastaa potentiaali 15 (ajanhetki tl6) ja vasta kaksi portin pitoaikaa myöhemmin (ajanhetki tl8) läpipäästöportin G1 pisteessä E. Toisaalta saadaan myös aikaan, että näinä ajanhetkinä tl6 ja tl8 lä-pipäästöportilla Gl on tarkistussignaali R ja läpipäästö-portilla G2 vertailusignaali V. Näille molemmille kytkentä-20 tiloille läpipäästöporteilla Gl ja G2 oli kuitenkin edellytyksenä, että laskureuna ylipäänsä tulee pisteeseen A ajanhetkenä tl5. Tämä laksureunahan pisteessä A oli saattanut kiikun toimintatilaansa. Täten on saavutetu asetettu tavoite, että tarkistussignaalin R jälleenkytkeytymisen jälkeen 25 ensin johdetaan vertailusignaalin V laskureuna vaiheilmai-simelle PDT ja vasta sen jälkeen tarkistussignaalin R laskureuna ja tämä riippumatta tarkistussignaalin R ja vertailusignaalin V vaihesiirrosta.
Säädetyssä tilassa ei korjauskytkentä KS tuo mitään 30 epätarkkuutta vaiheasentoon, koska molemmat signaalit R ja V kytketään samanlaisten läpipäästöporttien Gl ja G2 läpi. Vaiheilmaisimen PDT sisäisten pitoaikojen perusteella riittää, kun molemmat aktiiviset, vertailusignaalin V ajanhetkenä tl9 ja tarkistussignaalin R' ajanhetkenä t20 laskureu-35 nat kytkeytyvät samanaikaisesti. Ulostulon tilan ollessa PU=H ja PD=L arvioidaan nimittäin tarkistussignaalin R' 9 73103 laskureuna vasta sitten takareunaksi, kun se esiintyy noin portin pitoajan verran ennen vertailusignaalin V aktiivista laskureunaa.
Itsestäänselvästi voidaan myös vertailusignaaliin 5 V liittyvää, korjauskytkennän KS sisääntuloa valvoa samalla tavalla.

Claims (6)

73103 10
1. Digitaalinen vaiheilmaisin vaiheensäätöjärjestelmää varten, jossa ilmaisimessa on ensimmäinen sisään- 5 tulo, johon syötetään tarkistussignaali, ja toinen sisääntulo, johon syötetään vertailusignaali, ainakin yksi ulostulo, josta annetaan ensimmäinen ulostulosignaali, kun tarkistussignaalin vaihe on edellä vertailusignaalin vaihetta, ja josta annetaan toinen ulostulosignaali, kun tar-10 kistussignaalin vaihe on jäljessä vertailusignaalin vaihetta, jolloin näiden ulostulosignaalien impulssileveys on kulloinkin verrannollinen tarkistussignaalin ja vertailusignaalin välisen vaihesiirron arvoon, sekä korjauskyt-kentä, jonka sisääntuloihin tarkistussignaali ja vertailu-15 signaali kulloinkin syötetään ja jonka ulostulot on liitetty vaiheilmaisimen sisääntuloihin, tunnettu siitä, että korjauskytkentää (KS) ohjataan yksinomaan tarkistus- ja vertailusignaalilla ja että korjauskytkennän (KS) sisääntulot tarkitussignaalin (R) katkoksen jälkeen 20 läpikytkeytyvät sen ulostuloihin siten, että vertailusignaalin (V) laskureuna tulee ulostuloon tarkistussignaalin (R') laskureunan jälkeen.
2. Patenttivaatimuksen 1 mukainen vaiheilmaisin, tunnettu siitä, että korjauskytkennässä (KS) on 25 kaksi läpikytkentäporttia (Gl, G2), joiden ulostulot on liitetty korjauskytkennän (KS) ulostuloihin, että kummassakin läpikytkentäportissa (Gl, G2), on kaksi sisääntuloa, joista toinen on liitetty korjauskytkennän (KS) asianomaiseen sisääntuloon ja toista ohjataan logiikkakytkennällä 30 (MF, G4, G5, G6), joka suorittaa läpikytkentäportin (Gl, G2) oikea-aikaisen ohjauksen tarkistussignaalin (R) poisjäämisen jälkeen.
3. Patenttivaatimuksen 2 mukainen vaiheilmaisin, tunnettu siitä, että logiikkakytkennässä on yksi- 35 asentoinen kiikkukytkentä (MF), jota ohjaavat tarkistus-signaalin (R) nousureunat ja joka pysyy kytkeytymistilas- 11 73103 sa (Q=H) niin kauan kuin tarkistussignaali (R) on läsnä ja joka tarkistussignaalin (R) jäädessä pois pitoajan (ts) kuluttua aloittaa läpikytkentäporttien (Gl, G2) sulkeutumisen.
4. Patenttivaatimuksen 2 tai 3 mukainen vaiheilmai- sin, tunnettu siitä, että logiikkakytkennässä on kiikkukytkentä (G4, G5), joka yksiasentoisen kiikkukytken-nän (MF) lepotilassa (Q=L) on lepoasennossa (D=H, B=L), että kiikkukytkennän (G4, G5) toinen ulostulo (D) on in-10 vertterin (G6) kautta liitetty tarkistussignaalin (R) ohjaaman läpikytkentäportin (Gl) toiseen sisääntuloon, että kiikkukytkennän (G4, G5) toinen ulostulo (B) on liitetty vertailusignaalin (V) ohjaaman läpikytkentäportin (G2) toiseen sisääntuloon ja että kiikkukytkentä (G4, G5) saa-15 tetaan toimintatilaan (D=L, B=H) porttikytkennän (G3) kautta, jota ohjaavat yksiasentoisen kiikkukytkennän (MF) ulostulosignaali (Q) ja vertailusignaali (V).
5. Patenttivaatimuksen 4 mukainen vaiheilmaisin, tunnettu siitä, että porttikytkentä (G3) palauttaa 20 kiikkukytkennän (G4, G5) toimintatilaan, kun yksiasentoi-nen kiikkukytkentä (MF) on kytkeytymistilassa (Q=H) ja vertailusignaali (V) on läsnä.
" 6. Patenttivaatimuksen 4 tai 5 mukainen vaiheilmai sin, tunnettu siitä, että tarkistussignaalin oh-25 jaaman läpikytkentäportin (Gl) toisen sisääntulon ja maan välissä on kondensaattori (Cl). 73103 12
FI813772A 1980-11-28 1981-11-25 Digital fasdetektor. FI73103C (fi)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19803044835 DE3044835C2 (de) 1980-11-28 1980-11-28 Digitaler Phasendetektor
DE3044835 1980-11-28

Publications (3)

Publication Number Publication Date
FI813772L FI813772L (fi) 1982-05-29
FI73103B true FI73103B (fi) 1987-04-30
FI73103C FI73103C (fi) 1987-08-10

Family

ID=6117795

Family Applications (1)

Application Number Title Priority Date Filing Date
FI813772A FI73103C (fi) 1980-11-28 1981-11-25 Digital fasdetektor.

Country Status (6)

Country Link
JP (1) JPS57118445A (fi)
CH (1) CH656758A5 (fi)
DE (1) DE3044835C2 (fi)
ES (1) ES507433A0 (fi)
FI (1) FI73103C (fi)
GR (1) GR76352B (fi)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3544675A1 (de) * 1985-12-18 1987-06-25 Philips Patentverwaltung Schaltungsanordnung zur steuerung eines frequenzabhaengigen oszillators
JPH04250712A (ja) * 1991-01-25 1992-09-07 Toshiba Corp 半導体集積回路
US5340159A (en) * 1991-07-12 1994-08-23 The Standard Register Company Varying tone security document

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3921095A (en) * 1974-11-14 1975-11-18 Hewlett Packard Co Startable phase-locked loop oscillator
US4237423A (en) * 1978-12-08 1980-12-02 Rca Corporation Digital phase detector
DE2856211A1 (de) * 1978-12-27 1980-07-03 Licentia Gmbh Digitale phasenregelschaltung mit einer hilfsschaltung

Also Published As

Publication number Publication date
FI813772L (fi) 1982-05-29
JPS6347163B2 (fi) 1988-09-20
JPS57118445A (en) 1982-07-23
CH656758A5 (en) 1986-07-15
GR76352B (fi) 1984-08-06
DE3044835A1 (de) 1982-06-03
DE3044835C2 (de) 1986-04-03
ES8300421A1 (es) 1982-11-01
FI73103C (fi) 1987-08-10
ES507433A0 (es) 1982-11-01

Similar Documents

Publication Publication Date Title
KR0130949B1 (ko) 휘도 및 색신호(yc) 분리 자동조정회로
EP0073220B1 (en) Phase locked loop with improved lock-in
CA2204089A1 (en) Digital delay locked loop
FI105501B (fi) Digitaalinen vaihekomparaattori sekä vaiheensäätöpiiri
FI73103B (fi) Digital fasdetektor.
US4135166A (en) Master timing generator
US4408165A (en) Digital phase detector
US20020097073A1 (en) Four quadrant analog mixer-based delay-locked loop for clock and data recovery
US6064235A (en) Shared path phase detector
GB1475532A (en) Phase discrimination circuits
CN113541915A (zh) 一种宽动态范围的快速时钟恢复实现方法及装置
JP2806675B2 (ja) 収束モード切り換え式ディジタルpll装置
JPH0786930A (ja) 位相同期回路
EP0938779B1 (en) Method for performing phase comparison, and phase comparator
JPS58133042A (ja) Pll回路
US7440518B2 (en) Phase-locked loop circuit
AU6365800A (en) Compensation circuit for low phase offset for phase-locked loops
SU1748249A1 (ru) Устройство фазовой автоподстройки частоты
JP2705544B2 (ja) 位相同期回路
SU1048428A1 (ru) Устройство автоматического контрол фазовой автоподстройки частоты
SU1138946A1 (ru) Устройство синхронизации с фазовой автоподстройкой частоты
JPS6276324A (ja) 周波数シンセサイザ
JPS6177427A (ja) アンロツク検出回路
JPS61259357A (ja) 共通バス制御方式
JPH0447806A (ja) 遅延調整回路

Legal Events

Date Code Title Description
MM Patent lapsed

Owner name: ALCATEL N.V.