JPS6276324A - 周波数シンセサイザ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （座業上の利用分野） 本発明は、無線送受信機の局部発信器、標準信号発生器
等に使用されるＰＬＬ方式周波数ンンセサイザに関する
。

（従来の技術） 第５図は、従来の位相ロックループ（Ｐ　Ｌ　Ｌ）方式
周波数シンセサイザの基本的な回路のプロ。

り図を示し、基準発搬器１２分周器２２位相・周波数検
波器３１１位相電圧変換回路４．電圧制御発振器５．及
び可変分周器６で構成でれる。

基準発振器ｌの基準出力全分周した分周器２の出カニ周
波数をｆｒ、電圧制御発振器５の出力周葭数金ｆ　ｏ　
ｒそして可変分周器６の分周比全１／Ｎとすると）　ｆ
　ｏ−ｆ　ｒＸＮなる関係式が２位相ロックループのロ
ック状態において成り立つことば周知の通りである。そ
してＮの値を変化させることによυＮとｆｒの積に応じ
た周波数を電圧制御発系器５より取り出すことができる
。基準発振器１の周波数安定度は、出力として取り出さ
れる電圧制御発系器５の出力周波数の安定度を支配する
ため、目的、用途に適応する周波数安定度の発秦器が使
用きれる。分周器２の出力信号ｆｒ　と可変分周器６の
出力信号ｆｖとの位相および周波数のズレを検出する位
相・周波数検波器３として例えば３６０度位相形のディ
ジタル位相・周波数検波器？便用した場合、検波特性に
第６図の実線で示した様になっている。（同図に於いて
＋ｘｍは入力信号の位相差、縦軸は出力信号のパルス幅
金示す。）ところが同図に於いて２人力ｆｒ、ｆｖの位
相差ψｒ−ψＶ又はψ８−ψｒが零度近辺に江目し、こ
れの特性（横軸と縦軸）全拡大すると、破線で示した様
に２つの信号ｆ　ｒ　＋ｆｖの位相差？検出できない範
囲２Δψ１が存在する。

つ１す２つの信号の位相差がるる一定値以下となると位
相・周波数検波器３の出力にぼ（ｉ’Ｊも現わ扛なくな
る。この現象はディジタル１ｃの伝播遅延時間に起因す
るもので３６０度位相形ディジタル位相・周波数検波器
の欠点の１つであった。

更に第５図に於ける位相・周波数検波器３の検波出力に
応じて、電圧制御発系器５に必女な制御電圧を与えるた
めには１位相・電圧変換回路・１全位相ロ、クループ内
に必要とする。

第７図と第８図は１位相・周波数検波器３と位相・電圧
変換回路４の一例の動作全説明するもので、第７図は位
相・電圧変換回路４の具体例、第８図はその動作タイム
チャート金示す。

第８図に於いて９区間豐１の分周器２の信号ｆｒと可変
分周器６の信号ｆｖの関係の如く比較する２つの信号ｆ
ｒとｆｖが同位相の場合にに。

位相・周波数検波器３の出力Ｐｕ、ＰＤの状態は変化し
ない。ところが２区間す２に於ける信号ｆ「とｆｖの関
係の如＜ｆｒに比べてｆｖの位相が遅れている場合は１
位相・周波数検波器３の一方の出力Ｐｕに位相誤差が現
われる。この出力パルスＰｕＩ″ｉ、第７図の例ではレ
ベルシフタ４１Ｖこ加わり、電子スイッチ４３の電源Ｅ
ｌ　側のスイッチを閉じ、電圧変換出力Ｖｃを上昇させ
るよう作用する。同様に区間＋３のＰｕパルスが位相・
電圧変換回路４に加わると電圧変換出力Ｖｃは更に上昇
する。その結果、電圧制御発系器５の出力周波数ｆＯは
高くなり、可変分周器６の出力信号ｆ■の位相は進み、
やがて信号ｆｒとの位相誤差が零ｖＣなるように位相口
、タループは動作する。

つきＶＣ１こちらとは逆に２区間＋６に於ける信号ｆｒ
／：ｆｖの関係の如くｆｖの位相が進んでいる場合は２
位相・周波数検波器３の他方の出力ＰＤ　　（第７図参
照９に位相誤差が現われる。−。

そして当該■相誤尭は第７図のレベルシフタ４２に加わ
り、電子スイッチ４３の接地側のスイッチ全閉じ、電圧
変換出力Ｖｃ　を下降させるよう作用する。

（発明が解決しようとする問題点） 以上説明したように位相・電圧変換回路４として、スイ
ッチングによる積分コンデンサＣ１の充・放電全利用し
た位相・電圧変換回路２期用した場合、実際に使用され
る素子のスイッチング速度には限界があり１位相・電圧
変換回路４に入力される信号のＰｕ　、　ＰＤのパルス
幅かめる一定値（レベルシフタ４１，４．２および電子
スイッチ４３の伝播遅延時間の加算値）以下になると位
相・電圧変換回路４は応答できなくなる欠点がめる。こ
れは、第６図で示した不感帯２△ψ１？更に広けて２△
ψ２としてしまう結果となる。このような従来のものに
おいては位相２周波数検波器３の位相差検出不能領域と
位相・電圧変換回路４の応答不能領域の２つの理由によ
り１位相ロックループ内に不感帯が生ずる。１だ当該不
感帯は１位相口、クループの応答に不連続性？生じσせ
ルーズの安定領域が定寸らなくなる。

この時２位相慢周肢数検波器３に加わる２つの人力信号
ｆｒ、ｆｖ　　について相対的な位相関係？みると＋　
ｆ　ｒに対してｆｖの不安定な位相変化（位相ジッタ）
が観測され、また更に、電圧副側ｊ発振器５の出力信号
の周波数スペクトル？観測すると、クリスマスツリーと
呼ばれるような純度の低い信号が児受けられる。従来、
この欠点？解決するため２位相・電圧変換回路４の出力
にリーケージ？与えたり１位相・周波数検波器３に幅の
狭いパルス金注入して、不感帯金さけた領域でループを
ロックきせる等の方法が試みられているが、いずれの手
段も逆効果として基準周波数のサイドバンドスプリアス
レベル？増υ口させてし１つ等の欠点がめった。

（問題点を屏次するための手段） 本発明は、これらの欠点を除去するため２位相・周波数
検波器と位相・電圧変換回路による位相差検出の不感帯
を見込んで、あらかじめ位相・周波数検波器に入力され
る信号の一方に不感帯と等価な位相誤差？付加するよう
にしたものである。以下図面により詳細に説明する。

（実施例） 第１図に本発明の一実施例のブロック図で第５図と同一
数字記号は同一素子？示し２本発明は位相・周波数検波
器３を２つ使用し、その３−１は第１の位相・周波数検
波器、３−２は第２の位相・周波数検波器である。また
分周器２の出力に遅延音めたえ、前記第２の位相２周波
数検波器３−２の前段に遅延回路７を設けたこと全特長
とするものである。即ち第１の位相・周波数検波器３−
１の一方の入力端にぽ分周器２の出力信号ｆｒが加わり
、もう一方の入力端Ｇこは可変分族器６の出力信号ｆｖ
が加わる。そして。

ｆｒの立下がりエツジに比べｆｖの立下がジェノンが遅
われている時にアクティブとｌる位相・周波数検波器−
３−１の出力信号ｐｕｌが２位相・電圧変換回路４の一
方の入力に接続でれる。・また２分周器２の出力信号ｆ
ｒは遅延回路７全通してｆｒｄとして第２の位相２周波
数検波器３−２の一方の入力端に加わり、もう一方の入
力端には可変分周器６の出力信号ｆｖが加えられる。

更にｊ’　ｒ　ｄの立下が９エツジに比べｆｖの立下が
りエツジが進んでいる時にアクティブとなる位相・周波
数検波器３−２の出力信号ＰＤ２が９位相・電圧変換回
路４のもう一方の入力に接続される。その他のブロック
の接続は第５図に示した基本的なブロック図と同じでる
る。

第３図に、第１図に示した不発明の一実施例の動作を説
明するためのタイムチャートでるる。

区間Ａ″′ｃは可変分周器６の出力信号ｆｖの位相が、
基準信号ｆｒに比べて遅れている状態でありｒ　ｆ　ｒ
の立下がりエツジからｆｖの立下がり工、ジ壕での位相
誤差がＰｕｌ　（ローアクティブ）として位相・周波数
構Ｖ器３−１より取り出される。当該信号は具体的には
第７図に示したレベル／フタ、１１　’ｋ　、実動して
電子スイッチ４３の電源Ｅｌ　迎ｊ金閉じて電ＥｆＥ変
俣田力Ｖｃ金上列させるよう作用する。そして、Ｖｃは
′〔δ圧制斜発振器５の′面圧制御人力に加えられ、当
該発振器の出力信号の位相を進めるよう作用して１位相
誤差を減少させるよう位相ロックループは動作する。

つぎに区間Ｃは前述とは逆に遅延基準信号ｆｒｄに比べ
て可変分族器３の出力信号ｆｖの位相が進んでいる状ｇ
ｋ示したものでろる。この場合にはｆｖの立下がりエツ
ジからｆｒｄの立下がりエツジまでの位相誤差が第２の
位相・周波数検波器３−２よりＰＤｚ（ローアクティブ
）として出力される。当該信号は′電圧制御発振器５の
出力信号の位相？遅らせるよう作用して２位相ロックル
ープは位相誤差を減少させるよう動作す谷やかて２位相
ロ、クループ状態となった場合は。

同図の区間Ｂに示すＰｕ１とＰＤ２の両方に位相誤差が
現われる。

遅延回路７の遅延時間ｔｄば、第６図で説明した不感帯
２△ψ２と等しくなるよう遅延回路？設定しておく、ル
ープの口、り状態で現われるわずかな誤差信号はループ
の不感帯で吸収され。

ループの動作には実質的な影響？与えない。

？ｌ信号ｆｒと遅延基準信号ｆｒｄの立下がりエツジの
中央に立下がりが位置する仮想基準信号（ｆｒに対して
ｌ／２ｔｄ遅延した信号）金ｆｒｃとし、　ｆｒｃとｆ
ｖが第５図に示した基本ブロック図の位相・周波数検波
器３に入力きれた場合を仮定して当屁検彼出力全本発明
による位相・周波数検波器３の出力と比較すると第３図
に示したようにＰｕｐ、ＰＤ２出力信号でハツチングを
施した部分が付７Ｊ［＋はれているところが従来と異な
る点である。つ″！、ｖ、同図の）・ツチング部分のパ
ルス幅は、第６図の△ψ２に対応し、△ψ２の幅を越え
た誤差信号のみが、実質的にループの動作機能しこ関与
する。促って、ループの不感帯と等価な信号が常Ｖζバ
イアスとして加わったことになる為、ループの不感帯は
除去される。

第２図は本発明の他の実施例のブロック図を示し、第１
図の構成要素と同じであるが、遅延回路の接続方法を異
にする。即ち、第１の位相・周波数検波器３−１の一方
の入力端には基準信号ｆｒが加わり、もう−万の入力端
には、可変分周器６の出力信号ｆｖを遅延回路７で延し
た信号ｆｖｄが加わる。そして当該検波出力信号Ｐｕｌ
が位相・電圧変換回路４の一方の入力に接続される。ま
た、第２の位相・周波数検波器３−２の一方の入力（（
は基準信号ｆｒが加わり、もう−万の入力にＩＩ−！、
ｆＶが人力される。ヤして出力信号ＰＤ２が位相・電圧
変換回路４のもう一方の入力に接続きれる。他のブロッ
クの接続は第１図と同様でるる。

第４図は、第２図に示した本実施例のタイムチャートで
あり５区間Ａはｆｒに対してｆｖが遅れている状態２区
１３１Ｂは位相ロック状態１区間Ｃはｆｒに対してｆｖ
が進んでいる状態を示したものである。ｆｖの立下が９
から１／２　ｔ　ｄ位相が遅れた仮想信号ｆｆｖｃとし
ｒ　ｆ　ｒとｆｖｃが第５図に示した従来の位相ロック
ループの位相・周波数構Ｖ器に入力された場合の当該検
波出力に比べ２本発明による位相・検波器出力に於いて
は、　ＰａｌおよびＰＤ２のび形でハツチングｔ、施し
た部分が付加されているところが異なる。゛・くつまり
２位相ロックルーズがロックした状態では従来第８図で
示した如（ＰＵ比出力ＰＤ出力にはアクティブ信号が両
方とも現われなかったのをで対し、第４図の区間Ｂに於
けるＰＵＩ　、　ＰＤ２出力の如く、不感帯全除去する
為のアクティブ信号が現われている点に特長がるる。な
お、遅延回路７の遅延時間ｔｄの具体例は次に示す通９
である。位相・周波数検波器３の位相差検出が可能な最
小時間を１５．＋］秒１位相・電圧変換回路４内のレベ
ルシフタ４１の伝播遅延時間を１５ナノ秒、電子スイッ
チ４３の伝播遅延時間全秒０ナフ秒とするとｔ　ｄ＝　
（１５＋１５＋４０）　Ｘ２＝１４０ナノ秒となる。Ｇ
Ｅつて、遅延回路７は上記遅延時間ｔｄが侍られるよう
設定すれば良い。

（発明の効果） 以上説明したように１本発明によれば２つの位相・周波
数検波器と遅延回路の組合せにより。

位相ロックループの不感帯全除去できるので。

逼圧制脚発＠器の出力信号の周波数スペクトルのうち基
準周波数のサイドバンドスプリアスレベル？増加させる
ことなく、側帯波雑音の少ない出力信号を該発振器より
得ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図に本発
明の他の実施例のブロック図、第３図及び第４図は本発
明の第１図、第２図に示す各実施例のタイムチャート、
第５図は従来のＰＬＬ方式周波数シ／セサイザの回路ブ
ロック図。 第６図は位相・周波数検波器の検波特性図、第７図は位
相・電圧変換回路の一例、第８図は位相・周波数検波器
と位相・電圧変換回路のタイムチャートである。 １・・・基準発振器、２・・・分周器、３−１．３−２
・・・第１、第２の位相・周波数検波器、４・・・位相
・電圧変換回路、５・・電圧制御発振器、６・・・可変
分周器、７・・・遅延回路

Claims (1)

1. 【特許請求の範囲】 １、電圧制御発振器、可変分周器、位相・周波数検波器
   、位相・電圧変換回路及び基準信号回路から成る位相ロ
   ックループに於いて２つの第１及び第２の位相・周波数
   検波器を設け、また基準発振器及び分周器から成る 前記基準信号回路と前記２つのうちの第２の位相周波数
   検波器との間に遅延回路を設けたことにより位相差検出
   の不感帯と等価な位相誤差を予め付加するようにしたこ
   とを特徴とする周波数シンセサイザ。 ２、電圧制御発振器、可変分周器、位相・周波数検波器
   、位相・電圧変換回路及び基準信号回路から成る位相ロ
   ックループに於いて、２つの第１及び第２の位相・周波
   数検波器を設け、また前記可変分周器と前記２つのうち
   の第１の位相・周波数検波器との間に遅延回路を設けた
   ことにより位相差検出の不感帯と等価な位相誤差を予め
   付加するようにしたことを特徴とする周波数シンセサイ
   ザ。