DE3035645A1 - Korrektureinrichtung in einem demultiplexer fuer plesiochrone digitalsignale - Google Patents

Korrektureinrichtung in einem demultiplexer fuer plesiochrone digitalsignale

Info

Publication number
DE3035645A1
DE3035645A1 DE19803035645 DE3035645A DE3035645A1 DE 3035645 A1 DE3035645 A1 DE 3035645A1 DE 19803035645 DE19803035645 DE 19803035645 DE 3035645 A DE3035645 A DE 3035645A DE 3035645 A1 DE3035645 A1 DE 3035645A1
Authority
DE
Germany
Prior art keywords
counter
clock
digital signals
demultiplexer
pseudo frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19803035645
Other languages
English (en)
Other versions
DE3035645C2 (de
Inventor
Willy Dipl.-Ing. 6100 Darmstadt Bartel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Deutsche Telekom AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche Telekom AG filed Critical Deutsche Telekom AG
Priority to DE19803035645 priority Critical patent/DE3035645A1/de
Publication of DE3035645A1 publication Critical patent/DE3035645A1/de
Application granted granted Critical
Publication of DE3035645C2 publication Critical patent/DE3035645C2/de
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/07Synchronising arrangements using pulse stuffing for systems with different or fluctuating information rates or bit rates
    • H04J3/073Bit stuffing, e.g. PDH

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

  • Die Erfindung betrifft eine Korrektureinrichtung in einem
  • Demultipleer für plesiochrone Digitalsignale, die sendeseitig unter Zuhilfenahme eines Pseudorahmens blockweise verschachtelt sind, Ausgehend von der Überlegung, daß die Schaffung eines synchronen Netzes für die Übertragung digitaler Signale erst in ferner Zukunft möglich erscheint, dies aber dann aus Gründen der Vermittelbarkeit einzelner Zeitkanäle bei hohen Taktfrequenzen (z. B. 34 368 kbit/s) in wirtschaftlicher Weise, d. h. ohne mehrfaches Multiplexen und Demultiplexen, notwendig wird, ist eine für Übertragungs- und Vermittlungsaufgaben gleichermaßen geeignete Rahmenstruktur für ein digitales Zeitmultiplexsystem dritter Ordnung bekannt, die von einer blockweisen Verschachtelung der Signale von 4 Untersystemen ausgeht (DPAnm P 28 14 351.3).
  • Um ein Multiplexsystem für plesiochronen Betrieb der Takte der Unter- und des Obersystems in geeigneter Weise aus zu statten, müssen sendeseitig Taktanpassungen vorgenommen und auf der Empfangsseite wieder ausgeglichen werden.
  • Eine mögliche Realisierung der Sendeeinrichtung zur blockweisen Verschachtelung von mehreren plesiochronen Digitalsignalen zu einem Zeitmultiplex wurde bereits in der deutschen natentanmeldung P 30 22 856.9 vorgeschlagen.
  • Dort ist ein Multiplexer mit positiv-negativer Taktanpassung zur blochfeisen Verschachtelung plesiochroner Digitalsignale mehrer Untersysteme mit Zwischenspeichern und einem Phasenvergleicher für jedes Untersystem beschrieben. Bereits bei der Eingabe in die Zwischenspeicher werden die Eingangssignale entsprechend der vom Phasenvergleicher festgestellten Taktabweichung über einen von diesen gesteuerten Zähler mit um 1 Bit erhöhter oder verminderter Zählrate blockweise sortiert. Sie bilden somit einen vom Multiplexrahmen synchronisierten Pseudorahmen.
  • Eine ähnliche Struktur läßt sich auch für den zugehörigen Demultiplexer zur Aufteilung des Multiplexbitstroms verwenden, wobei die empfangenen Signale blockweise in Zwischenspeicher eingelesen werden und unter Berücksichtigung der empfangenen Taktanpassungssignale aus diesen Zwischenspeichern kontinuierlich ausgelesen werden.
  • Zur Erläuterung der Aufgabe der erfindungsgemäßen Korrektureinrichtung ist ein derartiger Demultiplexer im Blockschaltbild der Fig. 1 dargestellt. Das Phasendiagramm der Fig. 2 erläutert ebenfalls die Aufgabe der Erfindung.
  • Die in Fig. 1 dargestellte Schaltung stellt in ihrer Funktion prinzipiell die Umkehrung der in der früheren Anmeldung (P 30 22 856.9) beschriebenen Anordnung dar. Der empfangsseitig wiedergewonnene Takt wird dem aus drei Stufen mit den Teilerverhältnissen (7) 8 (9) : 1, 3:1 und 11:1 bestehenden Teiler Z zugeführt. Dieser als Pseudorahmenzähler bezeichnete Teiler wird in seiner ersten Stufe über die bistabilen Kippstufe E und F und die nachgeschalteten Und-Tore sowie das V-Tor je nach der empfangenen Taktanpassungsinformation jeweils so eingestellt, daß ein Teilerverhältnis von 7:1 (im Falle des sendeseitigen Einblendens eines Blindbits), 8:1 (im Falle des synchronen Betriebs) oder 9:1 (im Falle des sendeseitigen Ausblendens eines im Zusatzkanal zu übertragenden Informationsbits) entsteht. Die Ausgänge der ersten Teilerstufe des Zählers Z liefern die Ausleseadressen für 3 nachgeschaltete Datenselektoren. Über zwei Ausgänge der zweiten Teilerstufe wird ein Decoder angesteuert, der für jeweils 8 Takte über den entsprechenden "strobe"-Eingang einen der drei Datenselektoren zyklisch öffnet. Die Datenselektoren sind jeweils über 8 Leitungen mit den Ausgängen von Speichern verbunden, die als Schieberegister ausgebildet sind und die über individuelle Daktleitungen aus einer hier nicht dargestellten Daktzentrale zyklisch mit gelückten Taktbündeln zu jeweils 8 Takten angesteuert werden. Ein dem Teiler nachgeschaltetes Und-Tor mit 8 Eingängen wird auch von einem ausgewählten Impuls des Zentraltaktes gesteuert und öffvon net die den Kippstufe E und F geschalteten Und-Tore zur Voreinstellung der ersten Teilerstufe. Wird jeweils eine der KippstuSen E oder F gesetzt, so wird über e oder f das Tor S zu einem Zeitpunkt, der über vier weitere von Zentraltakten versorgte Eingänge bestimmt wird, durchlässig und liefert einen Rücksetzimpuls r für die beiden letzten Stufen des Teilers Z.
  • Den drei Datenselektoren ist ein V-Tor nachgeschaltet über das der wiedergewonnene Datenfluß einem Speicher C zugeführt wird, der mit dem Takt versorgt wird und Unregelmäßigkeiten im zeitlichen Verlauf ausgleichen soll Das V-Dor wird über einen vierten Eingang über ein Und-Tor mit dem Ausgang einer weiteren bistabilen Kippstufe verbunden. Zur den Fall, daß die erste Teilerstufe ein Teilerverhältnis von 9:1 als Voreinstellung erhält, wird über ein nachgeschaltetes Und-Dor das vorher erwähnte Und-Tor durchlässig und das in der Zusatzinformat-ion übertragene und in der bistabilen Kippstufe gespeicherte Informationsbit wird auf diese Weise zeitgerecht eingeblendet und damit der ursprünglich vorhandene Datenfluß wiederhergestellt, In Fig. 1 sind neben dem Demultiplexer die zur Messung der Kennlinien nach Fig. 2 notwendigen zusätzlichen logischen elemente I und ? dargestellt. Der Inverter I und das nachgeschaltete Und-Tor T sind für die demultiplexende Funktion der Anordnung entbehrlich, sie dienen nur zur Ableitung eines Startimpulses q, der zusammen mit dem Ausgangssignal p der ersten Teilerstufe eine Messung der in den Sig. 2 und 6 dargestellten Kennlinien ermöglicht. Mit dem aus dem Und-Tor T kommenden Impuls q wird ein Zeitintervallmeßgerät gestartet und mit dem Ausgangssignal p der ersten Stufe des Pseudorahmenzänlers Z gestoppt. Da der wiedergewonnene Takt und damit auch das Signal p relativ sum Bezugssignal q schwankt, muß über viele (z. B 30) Messwerte gemittelt werden, um einen kontinuierlichen Kennlinienverlauf zu erhalten.
  • Auf Grund von durchgeführten Messungen an dem in Fig. 1 dargestellten Demultiplexer hat sich für den Zusammenhang zwischen der iaktfrequenz des Eingangssystems und der zum Impulsrahmen des Nultiplexsystems empfangsseitig auf Grund der durchgeführten Taktanpassung in Beziehung stehenden Phasenlage des Pseudorahmenzählers der in Fig. 2 dargestellte Kurvenverlauf ergeben. Dieser Kurvenverlauf wird in seiner Steilheit durch die Regelsteilheit der Taktrückgewinnungsschaltung bestimmt, Nach der Inbetriebnahme der Multiplexeinrichtung nach der eingangs enfähnten deutschen PAnm 30 22 856.9 kann der im Demultiplexer notwendige Pseudorahmenzähler in Bezug auf den empfangenen Impulsrahmen des Obersystems eine beliebige Phasenlage in der ersten, durch 7,8 oder 9 teilenden Stufe des Zählers einnehmen, während die zweite, durch 3 teilende und die dritte, durch 11 teilende Stufe mit Hilfe von Rücksetzimpulsen aus dem zentralen Teil des Demultiplexers synchronisierbar ist. Auf Grund von Taktfrequenzänderungen des Eingangs systems oder des frequenzbestimmenden sendeseitigen Taktgenerators kann sich die Phasenlage des Pseudorahmenzählers nach den in Fig. 2 dargestellten Kennlinien in Bezug auf den empfangenen Impulsrahmen des Obersystems verändern. Problemlos ist dies jedoch nur in den dargestellten Kennlinien a bis d (und beliebig vielen zwischen diesen möglichen Kennlinien) der Fall, Bei den Kennlinien e bis h ist eine kontinuierliche Änderung der Phasenlage nicht möglich. Es kommt zu einem "Springen" des Zählerstandes der durch 7,8 oder 9 teilenden ersten Stufe des Pseudorahmenzählers, das sich auf die Folge des wiederzugewinnenden Datenflusses störend auswirkt, Da es nicht gelingt, die in Fig. 2 dargestellten Kennlinien beliebig in ihrer Steilheit zu vergrößern, muß in anderer Weise versucht werden, die nicht kontinuierlich verlaufenden Kennlinien e bis h (und die zwischen diesen möglichen Kennlinien) möglichst zugunsten der stabilen Kennlinien (a bis d) zu verlassen, Der Erfindung liegt die Aufgabe zugrunde, die Vielzahl von möglichen nach Fig. 2 als Kennlinien dargestellten Mittelwerte der Phasenlagen des Pseudorahmenzählers während des Betriebs eines Demultiplexers für blockweise verschachtelte plesiochrone Digitalsignale so einzuschränken, daß nur kontinuierlich verlaufende Kennlinien für den Betrieb der Schaltung ausgewählt werden und dafür nur wenige zusätzliche Schaltkreise benötigt werden.
  • Diese Aufgabe wird durch die im Patentanspruch dargestellte Erfindung gelöst.
  • Im folgenden wird die Erfindung anhand mehrerer Diagramme und eines Blockschaltbildes naher erläutert. Neben den bereits erwähnten Fig. 1 und 2 zeigen die Fig. 3 ein Blockschaltbild der Korrektureinrichtung nach der Erfindung, das anstelle des eingerahmten Teils der Fig. 2 tritt, die Fig. 4 und 5 zwei mögliche Impulsdiagramme für den Korrekturfall, die Fig. 6 die Wirkung der Korrektureinrichtung nach Fig. 3 auf den Verlauf der Phasenlagen nach Fig. 2.
  • In Fig. 3 passiert der Takt t das Tor T und schaltet den Zähler Z so fort, daß an den Ausgängen a bis d in binärer Folge von "2" bis "9" gezählt wird. Am Ausgang rc des Zählers Z tritt während der Stellung "9" ein positiver Impuls auf, der über denliwerter I1 umgekehrt und dann zum Laden (Voreinstellen) des Zählers Z benutzt wird. Mit diesem Impuls 1 werden die aus den Toren X und L bzw.
  • M und N aufgebauten bistabilen Kippstufen so gesetzt, daß das Signal i am Ausgang von K positives und das Signal j am Ausgang von N negatives Potential annehmen.
  • Mit Hilfe des Tores H wird zur Zeit der Zählerstellung "6" und "7" ein negativer Impuls h erzeugt, der die aus M und N bestehende bistabile Kippstufe so einstellt, daß sich ab der Zeit "6" am Ausgang j positives Potential befindet.
  • Dieser Zustand bleibt erhalten bis über das Tor M mit Hilfe des negativen Impulses 1 zur Zeit "9" die Kippstufe rückgesetzt wird. Wird über den Eingang e das Tor Q mit positivem Potential versorgt, so erreicht das Auftreten des positiven Rücksetzimpulses r während der Zählerintervalle "6" bis 9 die Durchschaltung dieses Impulses über das Tor Q und das (Oder-)Tor O (für negative Impulse) das Kippen der monostabilen Kippstufe P, die ihrerseits einen negativen Impuls k an das Tor Ti abgibt und damit aus dem Takt t einen Impuls ausblendet. Damit bleibt die Zählerstellung länger als gewöhnlich auf einer der Stellung "6", 7 oder "8" und es erfolgt damit eine Verschiebung in der Bewertung der über den Datenselektor (in Fig. 1) aus dem Speicher zu entnehmenden Daten. Da der Takt am Eingang der Kippstufe C (Fig. 1) durch die beschriebene Nanipulation nicht unterbrochen wird, die erste Stufe des Pseudorahmenzählers aber quasi bis 9 gezählt hat, kommt es im Datensignal des Untersystems zu einem Takt fehler (bitslip), der hier absichtlich herbeigeführt wird, um eine kontinuierlich verlaufende Kennlinie gemäß Fig. 1 zu erreichen. In Fig. 4 sind die Signalverläufe der Potentiale für die in Fig. 3 angegebene Anordnung für den Fall dargestellt, daß der aus dem Und-Tor S (in Fig. 1) kommende Rücksetzimpuls r während der Stellung "7" des Zählers Z einsetzt. Die Dauer des an der monostabilen Kippstufe eingestellten Impulses wurde dabei zu 1,2 T angenommen, wenn T die Periodendauer des Taktes t darstellt.
  • Mit Hilfe des Tores G, in Fig. 3 wird zur Zeit der Zählerstellung 115tl ein negativer Impuls g erzeugt, der die aus den Toren K und L bestehende bistabile Kippstufe so-einstellt, daß sich ab der Zählerstellung "5" am Ausgang i negatives Potential befindet. Dieser Zustand bleibt erhalten bis über das Tor K mit Hilfe des negativen Impulses 1 zur Zeit "9" die Kippstufe gesetzt wird. Wird über den Eingang f das Tor R mit positivem Potential versehen, so erreicht das Auftreten des positiven Rücksetzimpulses r nur dann die Durchschaltung dieses Impulses über das Tor R und das (Oder)-Tor O (für negative Impulse) und damit das Kippen der monostabilen Kippstufe P, wenn der Rücksetzimpuls r während der Zählerstellung "9", "2", "3" oder "4" auftritt Auch hier verursacht die monostabile Kippstufe P einen negativen Impuls k, der am Tor T1 aus dem Takt t einen Impuls ausblendet. In Fig. 5 wurde angenommen, daß die zeitliche Lage des Rücksetzimpulses mit dem Zählerstand "3" des Zählers Z zusammentrifft und der Zähler Z daher 2 Takt perioden lang diesen Stand beibehält und während des Korrekturvorgangs daher 9 Taktperioden abzählt, In Fig. 6 sind die Auswirlcungen der bisher beschriebenen und in Fig. 3 dargestellten Korrektureinrichtung auf den Verlauf der Kennlinien wiedergegeben. Die Kennlinien a und b verlaufen kontinuierlich, d. h. Korrekturen finden über den gesamten I'requenzbereich nicht statt. Für die Kennlinie c wurde angenommen, daß bei Beginn der Messung eine positive Taktabweichung vondf, 3 200 Hz gegeben ist. Nach Verminderung vonf2 erreicht der Rücksetzimpuls r in Fig. 3 eine Phasenlage (bei c1 in Fig. 6), daß über das Tor Q ein Korrekturimpuls erzeugt und mit Hilfe des Tores T1 ein taktimpuls ausgeblendet wird. Als Ergebnis zeigt die Kennlinie c bei c1 einen Sprung um eine Taktperiode (ca. 118 ns) nach rechts, d. h. zu größerer Phasenabweichungdt #t zwischen dem Rücksetzimpuls r und dem Ausgangsimpuls rc des Zählers Z in Fig. 3. Wird danach die Eingangsfrequenz f2 weiter verringert, so wiederholt sich dieser Vorgang erneut nach Punift c2 der Kennlinie. Erst nach dieser 2. Korrektur wird eine stabile, d. h. zwischen den Kennlinien a und b liegende Kennlinie c erreicht und der weitere Betrieb des Systems Multiplexer - Demultiplexer erfolgt für beliebige zulässige Taktabweichungen störungsfrei.
  • Für die Kennlinie d wurde angenommen, daß zu Beginn der Pressung eine negative Taktabtreichung voniSf2 < - 200 IIz gegeben ist. Nach Erhöhung von f2 erreicht der Rücksetzimpuls r in Fig. 3 eine solche Phasenlage (bei d7 in Fig. 6), daß über das Tor R ein Korrekturimpuls erzeugt und mit Hilfe des Tores T1 ein Taktimpuls ausgeblendet wird. Dadurch wird wieder ein Sprung zu größerer Phasenabweichung #t vorgenommen und erneut über R eine Korrektur veranlaßt. Dieser Vorgang wiederholt sich im Punkt di der Kennlinie d so oft bis eine Phasenabweichungt t erreicht wird, bei der das Ausgangssignal j (in Fig. 3) während des Rücksetzimpulses r negatives Potential annimmt. Als Ergebnis dieser Mehrfachkorrektur ergibt sich (scheinbar) ein Sprung in der Kennlinie d um 3 Zählerstände in Richtung auf kleinere Phasenabweichungen #t. Wird danach die Eingangsfrequenz f2 weiter vergrößert, so wird bei d2 erneut eine Korrektur vorgenommen. In diesem Falle jedoch wird diese Korrektur wieder ausgelöst durch Koinzidenz eines positiven Ausgangspotentials i zum Zeitpunkt des Rücksetzimpulses r (Fig. 3). Erst nach dieser Korrektur bei d2 wird eine stabile Kennlinie d erreicht.
  • Für den Beginn der Kennlinie e wurde eine positive Taktabweichung von#f2 # 100 Hz angenommen. Nach Verringerung von df, über den Wert Null auf negative Taktabweichungen wird bei el wieder eine mehrfach durchgeführte Korrektur veranlaßt, so daß eine Phase von ca. 130 ns erreicht wird, Bei weiterer Verringerung von 9 wird in den Punkten e2 und e3 jeweils eine Taktkorrektur ausgeführt und damit eine stabile Kennlinie auch für e erreicht. Im Unterschied zu den Sprüngen der Kennlinien e bis h in Fig. 2, die sich durch Wobbeln der Eingangsfrequenz f2 in ihrem einmal eingenommenen Verlauf stets wiederholen, wird bei den hier in Fig. 6 beschriebenen Kennlinien c bis e der angegebene Verlauf nur einmal durchlaufen, bei weiteren Frequenzänderungen von f2 jedoch eine kontinuierliche Kennlinie ohne Sprünge durchfahren. Dies bedeutet, daß nicht stabile, d. h. Kennlinien der in Fig. 2 mit e bis h dargestellten Verläufen, mit Hilfe der in Fig. 3 dargestellten Schaltungsanordnung je nach Änderung der Eingangsfrequenz f2 mehr oder weniger schnell verlassen werden.

Claims (1)

  1. Korrektureinrichtung in einem Demultiplexer für plesiochrone Digitalsignale Korrektureinrichtung in einem Demultiplexer für plesiochrone Digitalsignale, die a) sendeseitig unter Zuhilfenahme eines Pseudorahmens blockweise verschachtelt sind, b) empfangsseitig blockweise in einen Zwischenspeicher eingeschrieben und unter Berücksichtigung der empfangenen Taktanpassungssignale über einen mehrstufigen Pseudorahmenzähler kontinuierlich ausgelesen werden, dadurch gekennzeichnet et daß c) zum Erzwingen einer kontinuierlichen Änderung der Phasenlage des Pseudorahmenzählers nach Inbetriebnahme des Demultiplexers eine aus mehreren Und-Toren (G, H, O, Q und R), bistabilen Kippstufe (K t, M N) einer monostabilen Kippstufe (P) und zwei-Invertern (I 1, I 2) aufgebaute, der ersten Stufe (Z) des Pseudorahmenzählers zugeordnete Logikschaltung vorgesehen ist, welche d) die Zählstellung der ersten, einstellbaren Stufe (Z) des Pseudorahmenzählers mit der zeitlichen tage des Rücksetzimpulses (r) für die nachfolgenden Stufen ( 711) vergleicht, e) und in Abhängigkeit von der Richtung der Taktanpassungsinformation (e, f) aus dem Takt (t) für den Pseudorahmenzähler bei der Gefahr eines Phasensprungs einen Impuls mit Hilfe einer Torschaltung (T 1) ausblendet f) während der Takt für die vom Demultiplexer weiterführenden Digitalsignale des Untersystems unverändert bleibt (Fig. 1 und 3).
DE19803035645 1980-09-20 1980-09-20 Korrektureinrichtung in einem demultiplexer fuer plesiochrone digitalsignale Granted DE3035645A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19803035645 DE3035645A1 (de) 1980-09-20 1980-09-20 Korrektureinrichtung in einem demultiplexer fuer plesiochrone digitalsignale

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19803035645 DE3035645A1 (de) 1980-09-20 1980-09-20 Korrektureinrichtung in einem demultiplexer fuer plesiochrone digitalsignale

Publications (2)

Publication Number Publication Date
DE3035645A1 true DE3035645A1 (de) 1982-04-29
DE3035645C2 DE3035645C2 (de) 1989-06-08

Family

ID=6112517

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19803035645 Granted DE3035645A1 (de) 1980-09-20 1980-09-20 Korrektureinrichtung in einem demultiplexer fuer plesiochrone digitalsignale

Country Status (1)

Country Link
DE (1) DE3035645A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4542503A (en) * 1982-08-12 1985-09-17 Siemens Aktiengesellschaft Arrangement for the synchronous demultiplexing of a time division multiplex signal

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2542868A1 (de) * 1975-09-25 1977-03-31 Siemens Ag Schaltungsanordnung zur erzielung einer rahmensynchronisierung in einer pcm-empfangseinrichtung eines pcm-zeitmultiplex-fernmeldenetzes
DE2814351A1 (de) * 1978-04-03 1979-10-11 Siemens Ag Fuer uebertragungs- und vermittlungsaufgaben gleichermassen geeignete rahmenstruktur fuer ein digitales zeitmultiplexsystem dritter ordnung
DE3022856A1 (de) * 1980-06-19 1982-04-29 Aeg-Telefunken Ag, 1000 Berlin Und 6000 Frankfurt Mulitplexer mit positiv-negativer tanktanpassung zur blockweisen verschachtelung plesiochroner digitalsignale mehrerer untersysteme

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2542868A1 (de) * 1975-09-25 1977-03-31 Siemens Ag Schaltungsanordnung zur erzielung einer rahmensynchronisierung in einer pcm-empfangseinrichtung eines pcm-zeitmultiplex-fernmeldenetzes
DE2814351A1 (de) * 1978-04-03 1979-10-11 Siemens Ag Fuer uebertragungs- und vermittlungsaufgaben gleichermassen geeignete rahmenstruktur fuer ein digitales zeitmultiplexsystem dritter ordnung
DE3022856A1 (de) * 1980-06-19 1982-04-29 Aeg-Telefunken Ag, 1000 Berlin Und 6000 Frankfurt Mulitplexer mit positiv-negativer tanktanpassung zur blockweisen verschachtelung plesiochroner digitalsignale mehrerer untersysteme

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4542503A (en) * 1982-08-12 1985-09-17 Siemens Aktiengesellschaft Arrangement for the synchronous demultiplexing of a time division multiplex signal

Also Published As

Publication number Publication date
DE3035645C2 (de) 1989-06-08

Similar Documents

Publication Publication Date Title
DE3107232C2 (de)
DE3604277C2 (de) Vorrichtung zum Einstellen der Phasenlage von Datensignalen
DE69106012T2 (de) Rahmensynchronisierungsanordnung.
DE69131066T2 (de) Anordnung zum extrahieren von asynchronen signalen
CH623692A5 (de)
DE69531320T2 (de) System zur Verminderung von Jitter in einem digitalen Demultiplexer
EP0567517B1 (de) Verfahren und anordnung zur übertragung von digitalsignalen
EP0363513A1 (de) Verfahren und Schaltungsanordnung zum Empfang eines binären Digitalsignals
EP0201634B1 (de) Digitaler Wortgenerator zur automatischen Erzeugung periodischer Dauerzeichen aus n-bit-Wörtern aller Wortgewichte und deren Permutationen
DE69116494T2 (de) Rahmensynchronisierungsanordnung
DE2855185A1 (de) Synchronisierschaltung fuer eine digitale einrichtung
DE69320257T2 (de) Verfahren und Anordnung zum Einschreiben und Auslesen in einem Speicher
EP0515376B1 (de) Verfahren und anordnung zur taktrückgewinnung
EP0313953B1 (de) Verfahren und Anordnung zur Erzeugung eines Korrektursignals in einer digitalen Taktrückgewinnungseinrichtung
DE3035645A1 (de) Korrektureinrichtung in einem demultiplexer fuer plesiochrone digitalsignale
EP0332642B1 (de) Verfahren und schaltungsanordnung zur adaptiven entzerrung von impulssignalen
DE2150579A1 (de) Automatischer Daempfungsentzerrer
DE2023656A1 (de) Verfahren zur empfangsseitigen Rückgewinnung der plesiochronen Primärtakte mehrerer sendeseitig zu einem Zeitvielfach höherer Ordnung zusammengefaßter primärer Zeitvielfachsysteme
DE2241089C3 (de) Schaltungsanordnung zur Übertragung einer Vielzahl von binär codierten Fernschreibnachrichtensignalen, Dauersignalen und Wählsignalen zwischen Signalsendern und Signalempfängern
EP0339515B1 (de) Verfahren und Anordnung zur Taktrückgewinnung aus einem Datensignal durch fortlaufende Anpassung eines örtlich erzeugten Taktes an ein Datensignal
DE2051940A1 (de) Selbsttätiger Baud Synchronisierer
DE2242639B2 (de) Zeitmultiplex-telegrafie-system fuer zeichenweise verschachtelung
DE2738648A1 (de) Schaltung zur regeneration fuer insbesondere digitale signale
CH662226A5 (de) Zeitmultiplex-uebertragungsanlage.
DE3202945C2 (de) Verfahren und Anordnung zur Erzeugung von Fensterimpulsen (Daten- und gegebenenfalls Taktfensterimpulsen) für eine Separatorschaltung zur Trennung der Datenimpulse von Begleitimpulsen beim Lesen von Magnetband- oder Plattenspeichern, insbesondere von Floppy-Disk-Speichern

Legal Events

Date Code Title Description
8127 New person/name/address of the applicant

Owner name: SIEMENS AG, 1000 BERLIN UND 8000 MUENCHEN, DE

8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee