DE3010466A1

DE3010466A1 - Verfahren und vorrichtung zum pruefen der regeleinrichtung fuer antiblockiersysteme von kraftfahrzeugen

Info

Publication number: DE3010466A1
Application number: DE19803010466
Authority: DE
Inventors: Perry Farazi; Howard Louis Frank
Original assignee: Sun Electric Corp
Current assignee: Sun Electric Corp
Priority date: 1979-03-23
Filing date: 1980-03-19
Publication date: 1980-10-02
Also published as: BR8001677A; GB2044941A; GB2044941B; ATA119480A; AR221752A1; AU5672480A; CA1139888A; NL8001686A; AU528272B2

Description

Verfahren und Vorrichtung zum Prüfen der Regeleinrichtung für Antiblockiersystemevon Kraftfahrzeugen.

Die Erfindung betrifft ein Verfahren und eine Vorrichtung gemäß Oberbegriffe der Ansprüche 1 und 2. Sie bezieht sich insbesondere auf das Prüfen eines Antiblockiersystemes und insbesondere auf eine Vorrichtung und ein Verfahren zur Durchführung der Prüfung eines Antiblockiersystemes für Kraftfahrzeuge.

Kraftfahrzeuge werden gegenwärtig mit Antiblockier- oder Antigleitsystemen zum Regeln des Blockierens bzw. Schleuderns oder Gleitens hergestellt. Solch ein Antiblockiersystem weist üblicherweise ein Sensor- bzw. Drehgebersystem auf/ das jedem Rad des Fahrzeugs zugeordnet ist, eine Regeleinrichtung (Regeleinrichtung mit Rechner) und einen Signal/ Bremsdruckwandler, der jeder Bremse des Fahrzeugs zugeordnet ist. Jeder Drehgeber erzeugt ein elektrisches Signal, dessen Impulsfrequenz abhängt von der Drehbewegung des zugeordneten Rades. Diese Signale werden gelesen und von einer Processor-Regeleinrichtung ausgewertet, die, sobald ein Gleiten oder

030040/0735

-5-

ein Schlupf angezeigt wird, dem Signal/Bremsdruckwandler signalisiert, den Bremsdruck in der richtigen Weise einzustellen und dadurch das Bremsen der mit Schlupf behafteten Räder zu unterbrechen oder die Bremswirkung zu reduzieren.

Bei einer solchen von der Robert Bosch GmbH hergestellten Vorrichtung erzeugt die Processor-Regelvorrichtung ein Druckreduziersignal, wenn die Frequenz des Eingangssignales von einem Rad abfällt und unter die Frequenz des Eingangssignales der anderen Räder fällt. Die Regeleinrichtung erzeugt außerdem ein Druckhaltesignal, wenn die Frequenz niedrig ist, jedoch ansteigt. Für ein Hinterrad sind die Druckreduzier- und Druckhaltesignale von relativ langer Dauer. Für die Vorderräder jedoch sind diese Signale so kurz, daß genaue Messungen ihrer Größe praktisch unmöglich sind. In der Vergangenheit wurde das Prüfen der Bosch-Regeleinrichtung dadurch durchgeführt, daß elektronisch das Gleiten bzw. Blockieren sämtlicher Fahrzeugräder gleichzeitig simuliert wurde. Da durch diese Simulation kein genauer Aufschluß über die Vorderradempfindlichkeit bzw. das Vorderradansprechverhalten erhalten werden kann, ist lange nach besseren Prüfverfahren gesucht worden.

Die Aufgabe der vorliegenden Erfindung besteht deshalb darin, ein solches Verfahren und eine Vorrichtung zur Durchführung eines solchen Verfahrens anzugeben.

Diese Aufgabe wird durch die in den Kennzeichen der Ansprüche 1 und 2 angegebenen Maßnahmen gelöst.

030040/0735 ~⁶~

Die vorliegende Erfindung betrifft daher zunächst ein Verfahren zum Prüfen der Regeleinrichtung eines Kraftfahrzeug- Antiblockiersystems. Es wird zunächst ein Signal mit im wesentlichen fester Frequenz den Eingängen der Processor-Rege!vorrichtung zugeführt. Das Signal mit der festen Frequenz wird dann einem ausgewählten Eingang zugeführt, und ein Signal mit geringerer Frequenz wird gleichzeitig den anderen Eingängen zugeführt. Die Regelvorrichtung wird dadurch zeitweise gezwungen, das Signal mit der im wesentlichen festen Frequenz als ein Referenzsignal anzunehmen und gibt dann ein Bremsdrucklösesignal ab, wenn die Frequenz des Signales, das diesem ausgewählten Eingang zugeführt wird, unterhalb dieses Signales mit der festen Frequenz liegt und weiter abfällt, und gibt ein Druckhaltesignal aus, wenn die Frequenz des Signales, das diesem ausgewählten Eingang zugeführt wird, unterhalb der festen Frequenz liegt und ansteigt.

Dem ausgewählten Eingang wird dann ein Signal zugeführt, dessen Frequenz allmählich oder stufenweise von der festen Frequenz erniedrigt wird, während die Processor-Regelvorrichtung das Signal mit der festen Frequenz aufgenommen hat. Es wird dann die Amplitude des Drucklösesignales gleichzeitig gemessen.

Danach wird ein Signal dem ausgewählten Eingang zugeführt, dessen Frequenz allmählich oder schrittweise bis zur festen Frequenz erhöht wird, ebenfalls während die Processor-Regelvorrichtung vorübergehend die feste Frequenz aufgenommen hat. Die Amplitude des Druckhaltesignales wird gleichzeitig

0300A0/0735 __?_

gemessen.

Durch dieses Verfahren kann die Empfindlichkeit und das Ansprechverhalten der Processor-Regelvorrichtung genau geprüft werden, unabhängig davon, ob das Drucklöse- und Druckhaltesignal normalerweise zu kurz sind.

Die vorliegende Erfindung gibt ferner eine Vorrichtung zur Durchführung dieses Verfahrens an.

Das neuartige erfindungsgemäße Verfahren und die neuartige erfindungsgemäße Vorrichtung erlauben ein wesentlich besseres und genaueres Prüfen der Processor-Regelvorrichtung von Antiblockiersystemen von Kraftfahrzeugen.

Gemäß der vorliegenden Erfindung kann besonders vorteilhaft die Empfindlichkeit und die Änsprechbarkeit einer Processor- Regelvorrichtung, wie sie beispielsweise von der Robert Bosch GmbH hergestellt und vertrieben wird, für Vorderräder geprüft werden.

Die vorliegende Erfindung erlaubt eine elektronische Pernüberprüfung, die schnell, genau und wirtschaftlich durchführbar ist.

Die Erfindung soll nun anhand der beigefügten Zeichnung, die ein Ausführungsbeispiel zeigt, näher erläutert werden.

Es zeigt

Fig. 1 ein schematisches Schaltbild der Prüfvorrichtung,

Fig. 2 eine grafische Darstellung zur Erläuterung des Verfahrens und der Wirkungsweise der Vorrichtung.

0300A0/0735 ~⁸~

In der Fig. 1 ist mit dem Bezugszeichen 1o eine Prüfvorrichtung zum Prüfen eines Antiblockiersystemes 12 für Kraftfahrzeuge bezeichnet.

Das Antiblockiersystem 12, nachfolgend abgekürzt ABS

genannt, weist einen ABS-Processor 14, vier Drehgeber 16,

28

18, 2o, 22 und vier Signal/Bremsdruckwandler 24, 26, So auf.

Der Bremsdruck kann hydraulisch oder auch pneumatisch aufgebracht werden. Jeder Drehgeber 16, 18, 2o, 22 tastet die Drehbewegung eines Rades ab, um ein elektrisches Signal zu erzeugen, und jeder Signal/Bremsdruckwandler 24, 26, 28, 3o wandelt ein elektrisches Signal in eine entsprechende hydraulische Druckänderung für die Bremse des Kraftfahrzeugs um. Der Processor 14 nimmt die elektrischen Signal der Drehgeber 16, 18, 2o und 22 auf und verarbeitet diese und steuert die Wandler 24, 26, 28, 3o in der richtigen Weise an.

Der Drehgeber 16 ist dem rechten Vorderrad RVR, der Drehgeber 18 dem linken Vorderrad LVR, der Drehgeber 2o dem rechten Hinterrad RHR und der Drehgeber 22 dem linken Hinterrad LHR zugeordnet. Die Drehgeber weisen Tachometer-Generatoren 32, 34, 36, 38 auf. Jeder Generator 32, 34, 36, 38 tastet die Drehbewegung des zugeordneten Rades ab und erzeugt ein der Drehgeschwindigkeit proportionales sinusförmiges Signal. Die Frequenz des sinusförmigen Signales ist proportional zur Frequenz der Radumdrehung.

Der Signal/Bremsdruckwandler 24 steuert die rechte Vorderradbremse RVRB, der Wandler 26 die linke Vorderradbremse LVRB, der Wandler 28 die rechte Hinterradbremse RHRB

030040/0735 _₉_

und der Wandler 3o die linke Hinterradbremse LHRB. Die Wandler 24, 26, 28, 3o weisen Bremsdruckregelventile 4o, 42, 44, 46 auf. Jedes Bremsdruckregelventil 4o, 42, 44, 46 reagiert auf drei verschiedene Eingangsspannungspegel und weist entsprechend drei Ventilstellungen auf. Ein erster Pegel eines ersten Spannungseingangssignales "Druckeinsteuersignal" bringt die Regelventile 4o, 42, 44, 46 in eine "Druckeinsteuer"-Stellung. Die Regelventile 4o, 42, 44, 46 befinden sich normalerweise in dieser Stellung, die das Anlegen der Bremsen durch den Fahrer yestattet. Beim Anlegen eines zweiten oder "Drucklöse"-Spannungspegels werden die Regelventile 4o, 42, 44, 46 in einen 'Drucklöse"-Zustand geschaltet. In dies'er Stellung wird die Bremsbetätigung durch den Fahrer verhindert und die Betätigung der Bremsen ist nicht möglich. Beim Anlegen eines dritten oder "Druckhalte"-Spannungspegels werden die Regelventile 4o, 42, 44, 46 in einen "Druckhalte"-Zustand geschaltet, wodurch das volle Anlegen der Bremsen durch den Fahrer verhindert wird, jedoch eine Teilbremsung möglich ist. Der Processor 14 nimmt die sinusförmigen Signale von den Drehgebern 16, 18, 2o, 22 auf und vergleicht diese. Wenn die von einem oder mehreren der Drehgeber 16, 18, 2o, 22 aufgenommenen Signale eine niedrigere Frequenz aufweisen als die Signale, die von den anderen Drehgebern 16, 18, 2o, 22 aufgenommen werden, erzeugt der Processor 14 ein Signal für den zugeordneten Signal/Bremsdruckwandler 24, 26, 28 oder 3o, welcher bzw. welche den Bremsdruck der Räder steuert, von dem bzw. von denen die Signale mit der niedri-.

030040/0735

geren Frequenz aufgenommen werden. Wenn die Frequenz des Drehgebersignales abfällt, erzeugt der Processor 14 ein Drucklösesignal; wenn die Frequenz des Drehgebersignales ansteigt, erzeugt der Processor ein Druckhaltesignal.

Dies soll an einem Beispiel erläutert werden. Wenn das linke Vorderrad LVR beim Bremsvorgang einen Schlupf zeigt, wird die Drehfrequenz des linken Vorderrades niedriger sein als die der anderen Räder. Die Frequenz des vom zugeordneten Drehgeber 18 erzeugten Signales ist entsprechend niedriger als die Frequenz der anderen Drehgeber, und diese Frequenzerniedrigung wird vom Processor 14 erkannt. Der Processor 14 erzeugt daraufhin ein Drucklösesignal, das dem zugeordneten Wandler 26 zugeführt wird, der den Bremsdruck für das linke Vorderrad LVR senkt, wodurch bewirkt wird, daß das linke Vorderrad wieder anläuft. Die wieder zunehmende Drehgeschwindigkeit des linken Vorderrades wird dann vom Drehgeber 18 erkannt, und der Processor 14 erzeugt daraufhin ein Druckhaltesignal, das dem Wandler 26 zugeführt wird, wodurch eine Teilbremsung der linken Vorderradbremse LVRB erfolgt.

Bei dem ABS-Processor 14 der Firma Robert Bosch GmbH (Nr. B 265 1oo oo3) sind die Drucklöse- und Druckhaltesignale für die Wandler 28 und 3o der Hinterradbremsen stabil und extrem kurz für die Vorderradbremsenwandler 24 und 26. Dieser Unterschied steht ganz offensichtlich in Beziehung zur Steuerung oder Fahrzeugansprechbarkeit aufgrund des Schlupfes der

030 0 4 0/0735

-11-

Vorderräder in Bezug zum Schlupf der Hinterräder.

Wie erwähnt, ist die Vorrichtung 1o vorgesehen zum Prüfen des ABS-Processors 14. Die Prüfvorrichtung 1o erzeugt simulierte Drehgebersignale für den Processor 14 und zeigt die Processorausgangssignale an.

Die simulierten Drehgebersignale werden den Eingängen 5o, 52, 54, 56 des Processors 14 über Kabel 58, 6o, 62, 64 der Prüfvorrichtung 1o zugeführt. Die Processorausgange 66, 68, 7o, 72 werden über Leitungen 74, 76, 78,8o der Prüfvorrichtung überwacht. In einem ersten Prüfschritt für den Processor 14 verbindet der Prüfer die Kabel 58, 6o, 62, 64, 74, 76, 78, 8o mit den entsprechenden Eingängen und Ausgängen. Vorzugsweise sind die Leitungen 58, 6o, 62, 64, 74, 76, 78, 8o zusammengefaßt, und die Verbindung wird hergestellt mit einem herkömmlichen Vielfachstecker. Die Leiter 58, 6o, 62, 64 werden mit den Ausgängen eines Multiplexers 82 verbunden, der über einen Processor 84 gesteuert wird. Der Multiplexer 82 nimmt Signale einer Signalquelle 86 und eines spannungsgesteuerten Oszillators 88 auf. Der Processor 84 steuert den Multiplexer 82 aufgrund von Befehlen, die über ein Steuerpult 9o, beispielsweise eine Tastatur-Konsole, eingegeben werden, um die Signale der Signalquelle 86 auf eine oder mehrere der Leiter 58, 6o, 62, 64 zu geben und um das Signal des Oszillators 88 auf die restlichen Leiter zu geben.

Die Signalquelle 86 erzeugt ein im wesentlichen gleichförmiges sinusförmiges Signal. Die Frequenz dieses Signals

-12-

030040/0735

3010Λ66

beträgt vorzugsweise 25oo Hz.

Der Oszillator 88 erzeugt ebenfalls ein sinusförmiges Signal. Die Frequenz des Oszillators ist veränderlich, proportional zu einem Steuersignal, das dem Oszillatoreingang 94 zugeführt wird. Vorzugsweise erzeugt der Oszillator 88 Signale, die in einem Frequenzbereich liegen, der die Frequenzen 25oo und 1ooo Hz enthält.

Der Oszillator 88 wird gesteuert durch den Processor über einen 12 Bit-Speicher-Flip-Flop 96 und einen Digital/ Analogkonverter 98. Der Processor 84 erzeugt Oszillatorsteuerdaten, die er den Eingängen 96a-1 des Speicher-Flip-Flops über einen Datenbus 1oo zuführt. Der Processor gibt den Speicher-Flip-Flop 96 über einen Freigabeeingang 102 frei. Ein Befehl des Processors 84 setzt auf diese Weise den Speicher-Flip-Flop 96 entsprechend den Dateneingängen an seinen Eingängen 96a-1.

Der Digital/Analogkonverter 98 ist mit den Speicherausgängen 96m-x über einen Datenbus 104 verbunden und konvertiert die digitalen Daten des Speicher-Flip-Flops 96 in ein analoges Signal. Dieses analoge Signal wird dem Eingang 94 des Oszillators 88 zugeführt.

Die Signale von der Signalquelle 86 und des Oszillators 88 werden vom Processor 84 überwacht über einen Rückkopplungsschaltkreis, der mit dem Bezugszeichen 1o4 versehen ist. Der Schaltkreis 1o4 weist einen Multiplexer 1o6, einen Zählerspeicher 1o8, einen Taktgenerator 11o und einen

-13-

030040/0735

Zähler/Freigabe-Zähler/Rücksetz-Zähler-Abtaststeuerkreis auf. Eine erste Eingabeleitung 114, die mit einem ersten Eingang 116 des Multiplexers 1o6 verbunden ist und zwischen die Quelle 86 und den Multiplexer 82 geschaltet ist, überträgt das Signal der Spannungsquelle 86 auf den Multiplexer 1o6. Eine zweite Eingabeleitung 118, die mit einem zweiten Eingang 12o des Multiplexers 1o6 verbunden ist und zwischen den Oszillator 88 und den Multiplexer 82 geschaltet ist, überträgt das Signal des Oszillators 88 auf den Multiplexer 1o6.

Signalformungsstufen 122 wandeln die von der Signalquelle 86 und dem Oszillator 88 über die Eingangsleiter 114, 118 ankommenden sinusförmigen Signale in Rechtecksignale gleicher Periodenlänge um. Der Multiplexer 1o6 empfängt daher Rechtecksignale. Die Signalformungsstufen 122 sind herkömmlicher Art und sprechen beispielsweise auf die Nulldurchgänge der Signale an.

Steuerleiter 124 verbinden den Processor 84 mit den Multiplexer-Steuereingängen 126.

Das Ausgangssignal des Multiplexers 1o6 wird dem Eingang des Steuerkreises 112 zugeführt. Der Steuerkreis 112 spricht auf die ansteigenden (oder fallenden) Flanken der vom Multiplexer 1o6 zugeführten Impulse an und insbesondere auf die ansteigende (oder fallende) Flanke des ersten Impulses nach Ablauf einer größeren Pulspause.

-14-

030040/0735

Der Steuerkreis 112 spricht insbesondere auf einen ersten Impuls an durch übertragung eines "Resef'-Ausgangssignales (Rücksetz-Ausgangssignales) über einen Ausgang 128 auf einen Zähler-Reset-Eingang 13o (Zähler-Rücksetzeingang) des Zählerspeichers 1o8 und durch übertragung eines "Enable"-Ausgabe-Signales (Freigabe-Ausgabe-Signales) über einen Ausgang 132 auf ein Gatter 134. Das Gatter 134 verbindet den Taktgenerator 11o und einen Zählereingang 136 des Zählerspeichers 1o8 miteinander. Wenn das Ausgangssignal vom Ausgang 132 erscheint, verbindet das Gatter 134 den Taktgeber 11o mit dem Zählereingang 136. Der Zählerspeicher 1o8 zählt auf diese Weise die Impulse des Taktgebers 11o mit ο beginnend.

Der Steuerkreis 112 spricht an auf die ansteigende Flanke des ersten und jedes folgenden Impulses durch Übertragung eines "Abtasf'-Signales über den Ausgang 137 an einen Processoreingang 138 des Processors 84 und an einen Speichersetzeingang 14o des Zählerspeichers 1o8. Das Signal am Speichersetzeingang 14o setzt den Speicher des Zählerspeichers 1o8 auf den vorhandenen Zählerstand. Das Signal am Processoreingang 138 aktiviert den Processor 84, wodurch der Speicherinhalt des Zählerspeichers 1o8 über den Datenbus 142 gelesen wird. Der Processor 84 speichert die Speicherdaten oder zählt diese in einen Speicher 144 ein.

Der Rückkopplungsschaltkreis 1o4 und der Processor 84 arbeiten somit zusammen, um Originaldaten zu messen und zu speichern entsprechend den Zeitperioden der Impulse der

0300A0/073S ~¹⁵~

Signalquelle 86 und des Oszillators 88. Der Processor 84 vergleicht paarweise aufeinanderfolgende Zählergebnisse und berechnet die Differenzen, um die Zeitperioden der Impulse in Einheiten der Taktimpulse zu bestimmen.

Die Frequenz des Taktgebers 11o wird im Speicher 144 gespeichert. Vorzugsweise beträgt die Frequenz des Taktgenerators 2o MHz. Der Processor 84 wandelt die Zeitperioden der Impulse, die in Einheiten der Taktimpulse gemessen wurden, in Sekundeneinheiten oder andere gewünschte Zeiteinheiten um.

Der Processor 84 vergleicht die errechneten Zeitperioden der Impulse mit gespeicherten Daten, die gewünschten Zeitperioden entsprechen. Der Processor 84 regelt die dem Speicher-Flip-Flop 96 zugeführten Daten entsprechend der Differenz zwischen den gemessenen Zeitperioden und den gewünschten Zeitperioden.

Die Prüfvorrichtung 1o ist auf diese Weise in der Lage, präzise verschiedene Gleit- bzw. Schlupfbedingungen zu simulieren, um den Processor 14 zu prüfen. Die Prüfvorrichtung 1o prüft den Processor 14 wie folgt.

Nachdem die Verbindungen der Leiter 58, 6o, 62, 64, 66, 68, 7o, 72 hergestellt worden sind, informiert der Prüfer das Prüfgerät 1o über das Steuerpult 9o, um den Prüfvorgang einzuleiten. Die Prüfvorrichtung 1o prüft dann die Ansprechbarkeit des Processors 14 auf aufeinanderfolgend simulierte Gleit- bzw. Schlupfzustände der Vorder- und

030040/0735 ~¹⁶~

Hinterräder des Fahrzeugs. Der Schlupf für jedes der vier Räder wird in gleicher Weise simuliert; daher soll nachfolgend lediglich die Simulation eines Schlupfes für das linke Vorderrad LVR beschrieben werden.

Bei Beginn dieser Simulation signalisiert der Processor 84 dem Multiplexer 82, das Signal der Signalquelle auf alle vier Leiter 58, 6o_f 62, 64 auszugeben, wie im Abschnitt A der Fig. 2 gezeigt ist. Der Processor 14 wird dadurch initialisiert; der Processor 14 interpretiert die angeglichenen Signale als nicht vorhandener Schlupf der vier Räder und ist nun vorbereitet^ auf Schlupfzustände zu antworten. Der Processor 84 befiehlt in diesem Zeitpunkt dem Multiplexer 1o6, das Signal der Signalquelle 86 auszugeben. Der Processor 84 prüft die vom Zählerspeicher 1o8 gezählten Zeitperioden der Impulse der Signalquelle 86 und verwendet die sich daraus ergebende Information, um Anfangsdaten für den Speicher 96 auszuwählen.

Der Processor 84 befiehlt dann dem Multiplexer 82, das Signal der Signalquelle 86 auf die Leitung 6o zu geben und das Signal des Oszillators 88 auf die verbleibenden Leiter 58, 62, 64. Etwa gleichzeitig überträgt der Processor 84 die ausgewählten Daten auf den Speicher-Flip-Flop 96. Der Processor 84 gibt auch den Speicher-Flip-Flop 96 frei, wodurch der Oscillator 88 initialisiert wird. Die dem Speicher- Flip-Flop 96 zugeführten Anfangsdaten setzen die Oszillatorfrequenz auf die Frequenz der Signalquelle.

0300A0/0735 -17-

3010^6

Der Processor befiehlt dann dem Multiplexer 1o6, das Signal des Oszillators 88 auszugeben und stellt danach die dem Speicher-Flip-Flop 96 zugeführten Daten entsprechend der tatsächlichen Ausgabe des Oszillators 88 ein.

Der Datenprocessor 84 hält die Befehlsausgabe an den Multiplexer 82 aufrecht und revidiert gleichzeitig wiederholend die dem Speicher-Flip-Flop zugeführten Daten, wodurch der Speicher-Flip-Flop 96 vorbereitet bzw. freigegeben wird, sobald neue Daten übertragen werden.

Die korrigierten Daten erniedrigen die Frequenz des Oszillators 88 und geben ein Signal mit abfallender Flanke auf die Leiter 58, 62, 64, wie im Abschnitt B der Fig. 2 gezeigt ist.

Indem die Befehlsausgabe für den Multiplexer 82 aufrechterhalten wird, überträgt der Processor 84 ein Signal mit ansteigender Flanke auf die Leiter 58, 62, 64, sobald eine Impuls-Zeitperiode vorgewählter Dauer aus den Daten des Zählerspeichers 1o8 gemessen wird. Dieses Arbeits-

in
Intervall ist der Fig. 2 mit B bezeichnet. Vorzugsweise entspricht diese ausgewählte Zeitperiode einem looo-Hz-Signal des Oszillators 88. Vorzugsweise sind außerdem die Frequenzanstiegs- und Frequenzabfallintervalle des Intervalles B etwa gleich und erstrecken sich insgesamt auf etwa 1 Sekunde.

Der Abfall der Frequenzen auf den Leitern 58, 62, 64 während des Intervalles B wird vom Processor 14 als Schlupf der drei Räder RVR, RHR, LHR interpretiert. Der Processor

0300A0/0735 _₁₈_

ρ ΑΠ

30 ι υ 4 bο

wird auf diese Weise gezwungen, zeitweilig als Referenzsignal das Signal mit der festen Frequenz aufzufassen, das über die Leitung 6o dem Eingang 52 zugeführt wird. Hierdurch zwingt das Prüfgerät den Processor 14, auf das Eingangssignal am Eingang 52 anzusprechen und ein gleichmäßiges Drucklöse- und Druckhalte-Signal auszugeben, unabhängig davon, ob programmiert war, solche gleichmäßigen Signale auszugeben oder lediglich kurze Signale auszugeben. Dieser Zustand dauert eine kurze Periode an, nachdem die den Eingängen 5o, 54, 56 zugeführten Signale das dem Eingang 52 zugeführte Signal anpassen, wie durch das Intervall C in der Fig. 2 gezeigt ist. Bei der Processor-Prüfvorrichtung Nr. B 265 1oo oo3 der Firma Robert Bosch GmbH dauert dieser Zustand etwa eine Viertelsekunde an.

Innerhalb des Zeitintervalles C überträgt der Processor 84 einen neuen Befehl auf den Multiplexer 82. Dieser Befehl bewirkt, daß der Multiplexer 82 das Signal der Signalquelle 86 auf die drei Leiter 58, 62, 64 gibt und das Signal des Oszillators 88 auf die Leitung 6o. Der Processor 84 beginnt im wesentlichen gleichzeitig mit der übertragung von Datensignalen und Freigabesignalen zum Speicher-Flip-Flop 96, um ein Signal mit abfallender Flanke der Leitung 6o zuzuführen. Dieses Signal wird über eine Zeitdauer D aufrechterhalten, und es folgt diesem Signal ein Signal mit ansteigender Flanke während einer Zeitdauer E.

-19-030040/073E

Nachdem der Processor 14 gezwungen worden ist, das am Eingang 6o erscheinende Signal als Referenzsignal aufzufassen, spricht der Processor 14 auf das Signal mit absteigender Flanke an und erzeugt ein stetiges Drucklösesignal und spricht auf das Signal mit der ansteigenden Flanke mit einem stetigen Druckhaltesignal an. Während der angenommenen Dauer dieser Signale mißt der Processor 84 die Amplitude der Signale und gibt diese auf dem Bildschirm 146 wieder. Der Prüfer kann dadurch die Signalstärke erkennen und die jeweils notwendigen Vorkehrungen treffen.

Mit der Prüfvorrichtung 1o betragen die Zeitintervalle D und E zusammen vorzugsweise etwa drei Sekunden und beträgt die niedrige, auf die Leitung 6o gegebene Frequenz vorzugsweise 1ooo Hz. Vorzugsweise folgen die Intervalle D und E unmittelbar aufeinander. Eine Verzögerung von etwa einer Viertelsekunde ist zulässig, längere Verzögerungen bewirken, daß der Processor 14 das Signal abfallen läßt am Eingang 6o und dafür keine stetigen Drucklöse- und Druckhaltesignale erzeugt.

030040/0735

Claims

Patentansprüche

.I Verfahren zum Prüfen einer Processor-Regelvorrichtung für Antiblockierregelsysteme von Kraftfahrzeugen, dadurch gekennzeichnet, daß

ein Signal mit im wesentlichen fester Frequenz erzeugt und den Eingängen der Processor-Regelvorrichtung (14) zugeführt wird, daß

das Signal mit der im wesentlichen festen Frequenz einem auswählbaren bzw. ausgewählten Eingang (52) zugeführt wird und gleichzeitig ein Signal mit einer niedrigeren Frequenz erzeugt und den anderen Eingängen (5o, 54, 56) zugeführt wird, wodurch die Processor-Regelvorrichtung (vorübergehend) das Signal mit der im wesentlichen festen Frequenz als ein Referenzsignal übernimmt und ein gleichmäßiges Drucklösesignal ausgibt, wenn die Frequenz des dem ausgewählten Eingang (52) zugeführten Signales unterhalb der festen Frequenz liegt und abfällt, und ferner ein gleichmäßiges Druckhaltesignal ausgibt, wenn die Frequenz des dem ausgewählten Eingang zugeführten Signales unterhalb der festen Frequenz liegt und ansteigt,

Dr.K./H.

030040/0736

_M ο _mm

ein Signal dem ausgewählten Eingang (52) zugeführt wird, dessen Frequenz allmählich von der im wesentlichen festen Frequenz des Signales abfällt, während die Processor-Rege!vorrichtung das Signal mit der festen Frequenz vorübergehend aufgenommen hat,und gleichzeitig die Amplitude des Drucklosesxgnales gemessen wird,

und ein Signal erzeugt und dem ausgewählten Eingang zugeführt wird, das eine Frequenz aufweist, die gleichmäßig oder schrittweise bis zur festen Frequenz erhöht wird, während die Processor-Regelvorrichtung vorübergehend das Signal mit der festen Frequenz aufgenommen hat, und gleichzeitig die Amplitude des Druckhaltesignales gemessen wird.
2. Vorrichtung zum Prüfen der Processor-Regelvorrichtung eines Antiblockierregelsystemes für Fahrzeuge, gekennzeichnet durch

eine Einrichtung zum Erzeugen und Zuführen eines Signales mit im wesentlichen fester Frequenz zu den Eingängen der Processor-Regelvorrichtung (14),

eine Einrichtung, die das Signal mit der im wesentlichen festen Frequenz an einen ausgewählten Eingang anlegt und gleichzeitig ein Signal mit einer niedrigeren Frequenz an die anderen Eingänge legt, wodurch die Processor-Regelvorrichtung das dem ausgewählten Eingang zugeführte Signal mit der im wesentlichen festen Frequenz vorübergehend als ein Referenzsignal aufnimmt und ein gleichmäßiges Bremslösesignal erzeugt, wenn die Frequenz des dem ausgewählten Eingang zu-

030040/0735 _₃_

3010468

geführten Signales unter der im wesentlichen festen Frequenz liegt und weiter abfällt und ein gleichmäßiges Druckhaltesignal ausgibt, wenn die Frequenz des Signales, das dem ausgewählten Eingang zugeführt wird, unterhalb der im wesentlichen festen Frequenz liegt und ansteigt, eine Einrichtung zum Erzeugen und Zuführen eines Signales zu dem ausgewählten Eingang, das eine Frequenz aufweist, die gleichmäßig oder schrittweise von der im wesentlichen festen Frequenz des Signales abfällt, während die Processor-Regelvorrichtung vorübergehend das Signal mit der festen Frequenz aufgenommen hat, und durch eine Einrichtung, die gleichzeitig die Amplitude des Drucklösesignales mißt, und eine Einrichtung zum Erzeugen und Zuführen eines Signales zum ausgewählten Eingang, das eine Frequenz aufweist, die gleichmäßig oder schrittweise bis zur festen Frequenz erhöht wird, während die Processor-Regelvorrichtung vorübergehend das Signal mit der festen Frequenz aufgenommen hat, und zum gleichzeitigen Messen der Amplitude des Druckhaltesignales.

030040/0735