DE2920966C2 - Schaltkreis zum Auffrischen des Gatespannungspegels eines Isolierschicht-Feldeffekttransistors - Google Patents

Description

Die Erfindung betrifft einen Schaltkreis zum Auffrischen des Gatespannungspegels eines IGFET nach dem Oberbegriff des Patentanspruches 1.

Bei einem dynamischen Speicher mit Isolierschicht-Feldeffekttransistoren (im nachfolgenden mit IGFET abgekürzt) tritt häufig die Situation auf, daß ein innerer Knoten auf den Spannungspegel einer Spannungsquelle V_0n aufgeladen wird und daß dieser Pegel dynamisch aufrechterhalten werden muß. Beispielsweise wird beim dynamischen Speichern mit Ein-Transistor-Speicherzellen die Bitleitung auf den Pegel V₀₀ aufgeladen, um ein Absinken eines Auffrischsignals mit H-Pegel zu verhindern, was auf die Betätigung der dynamischen Leseverstärker zurückzuführen ist. Wenn ein Speicher mit einer großen Speicherkapazität, wie etwa 64 kbit oder mehr verwendet wird, sinkt der Pegel der Spannungsquelle V₀₀ ab. Auf diesem Gebiet geht der Trend in Richtung zu einer größeren Speicherkapazität. Es ist daher zu erwarten, daß die Nachfrage für ein derartiges Ladesystem zunimmt. Gegenwärtig wird die Wirkung eines Bootstrap-Kondensators verwendet, um den Gatepegel des Lade-IGFETs über den Pegel V₀₀ anzuheben. Ein derartijer Anstieg des Gatepegels bringt den IGFET in den nicht gesättigten Bereich, so daß die Bitleitung auf K_fl0-Pegel aufgeladen wird. Eine derartige Schaltungsanordnung weist jedoch keine Schaltungskonfiguration auf, um den eingestellten Pegel zu halten, nach dem der Gatepegei einmal oberhalb von K₀₀ eingestellt wurde. Nach einer langen Zeitdauer leckt die Ladung am Gate, so daß sein Potential absinkt. Dies hat zur Folge, daß auch der Ladepegel absinkt, wodurch mit großer Wahrscheinlichkeit der Betriebsspielraum negativ beeinflußt wird. Wenn die Bitleitung eines mit Ein-Transistor-Speicherzellen aufgebauten Speichers aufgeladen wird, müssen die Pegel an den beiden Eingangsseiten des Leseverstärkers gut ausgeglichen sein. Es muß daher der Gatepegel des Lade-IGFEPs über dem Pegel V_DD stabil gehalten werden. Der Ausgleichszustand bestimmt direkt den Betriebsspielraum. Es müssen daher Maßnahmen getroffen werden, um den Ladepegel zu stabilisieren. Es besteht somit die Aufgabe der Erfindung darin

ίο einen Schaltkreis der eingangs genannten Gattung zu schaffen, die den Gatepegel des Lade-IGFEPs oberhalb des Pegels der Spannungsquelle konstant halten kann.
Diese Aufgabe wird gemäß dem kennzeichnenden Teil des Patentanspruches 1 gelöst.

Damit weist die erfindungsgemäße Halbleiterschaltung einen zusätzlichen Bootstrapkondensator auf, dessen einer Anschluß mit dem Gate des Lade-IGFEPs verbunden ist, bei dem der Potentialpegel über dem der Spannungsquelle gehalten werden muß, wobei der andere Anschluß des Kondensators mit dem Ausgang der von der Spannungsquelle betriebenen Oszillatorschaltung verbunden ist.
Eine Ausführungsform der Erfindung wird anhand

.'") der Zeichnung näher beschrieben. Es zeigt

F i g. 1 schematisch die Grundkonstruktion des erfindungsgemäßen Schaltkreises,

Fig. 2 eine Reihe von Kurvenformen an entsprechenden Knoten des Schaltkreises nach Fig. 1,

«ι F i g. 3 ein Schaltungsdiagramm des erfindungsgemäßen Schaltkreises,

Fig. 4 eine Reihe von Kurvenformen zur Darstellung der Betriebsweise des Schaltkreises nach Fig. 3.
Bei den im nachfolgenden beschriebenen Transisto-

J5 ren handelt es sich jeweils um MOS-Transistoren (Metall-Oxyd-Halbleiter-Transistoren), die im nachfolgenden mit MOS abgekürzt werden, und zwar insbesondere vom N-Kanal-Typ, die typische Beispiele für IGFET's sind. Ein hoher Pegel oder Η-Pegel des Signals soll einer logischen »1« entsprechen, während der niedrige Pegel oder der L-Pegel der logischen »0« entspricht. Selbstverständlich können diese Transistoren auch durch P-Kanal-IGFET's ersetzt werden.
Fig. 1 zeigt eine schematische Darstellung einer auf einem Halbleitersubstrat angeordneten Schaltung, die eine bevorzugte Ausführungsform der Erfindung ist und eine Grundkonstruktion des Schaltkreises darstellt. Eine Reihe von in Fig. 2 dargestellten Zeitablaufdiagrammen soll dem Verständnis der Betriebsweise des Schaltkreises nach Fi g. 1 dienen. Wenn ein Taktsignal Φ auf L-Pegel ist, so befinden sich die Anschlüsse des Kondensators C12F, im folgenden Knoten 1 und 2 genannt, auf Erdpotential und der Knoten 3 ist potentialfrei, beziehungsweise auf einem sogenannten

■*)5 schwimmenden Potential. Während der Zeitdauer, in der das Taktsignal Φ sich auf Η-Pegel befindet, soll das Potential am Knoten 4 auf K₀₀-Pegel gehalten werden. Der Potentialpegel am Knoten 4 ändert sich während der Zeitdauer, in der das Taktsignal Φ sich auf L-Pegel

μ befindet, je nachdem, an welcher Stelle sich der Knoten in der Schaltungsanordnung befindet. Bei der dargestellten Ausführungsform befindet er sich jedoch auf Erdpotential. Wenn das Taktsignal Φ von L-Pegel auf Η-Pegel ansteigt, der gleich dem Potentialpegel V₀₀

b5 sein soll, steigt auch das Potential am Knoten 1 über einen MOS-Transistor Ql auf einen Pegel ( V_0n-Schwellenspannung) an. Mit dem Anstieg des Potentials am Knoten 1 steigt auch das Potential am Knoten 4

über den MOS-Transistor Ql an und erreicht einen Potentialpegel (P^a-lxSchwellenspannung). Währenddessen wird das Taktsignal Φ auch eirsr Verzögerungsschaltung 5 zugeführt, so daß das Potential am Knoten 2 nach einer Verzögerungszeit Td anzusteigen beginnt und den Pegel V₀₀ erreicht. Innerhalb der Zeitdauer Td wird ein zwischen den Knoten 1 und 2 eingefügter Bootstrapkondensator C₁₂/r auf den Potentialpegel (Fßo-Schwellenspannung) aufgeladen. Nach dem Ansteigen des Potentials an? Knoten 2 erreicht das Potential am Knoten 1 den durch die folgende Gleichung gegebenen Potentialpegel:

V₀₀ - Schwellenspannung + ■

C₁+Q:

X V₁

DDi

wobei C₁ die Kapazität am Knoten 1 ist. Der Pegelanstieg am Knoten 1 treibt den MOS-Transistor Ql in den nichtgesättigten Bereich, so daß der Knoten 4 auf den Pegel V₀₀ kommt. Diese Betriebsweise erfüllt wohl eine gegebene Funktion des Schaltkreises; es wird jedoch nicht verhindert, daß der Pegel am Ausgang des Schaltkreises nach einer langen Zeitdauer abfallt.

Ein aus MOS-Transistoren bestehender dynamischer Speicher (folgend kurz »MOSRAM« genannt), kann auf dem Pegel V₀₀ gehalten werden. Der Schaltkreis nach Fig. 1 ist so gestaltet, daß der Bootstrapkondensator C_{13 F} zwischen dem Knoten 1 und dem Knoten 3 eingefügt ist, um das Ausgangspuffersignal von einer Oszillatorschaltung 6 zu liefern und es tritt am Knoten als Oszillatorausgangssignal auf, nachdem das Potential am Knoten 4 den Pegel V₀₀ erreicht. Hierbei bildet eine bekannte CR-Oszillatorschaltung, die in breitem Umfang in einem selbstvorspannenden Schaltkreis zum Vorspannen eines Halbleitersubstrats verwendet wird, einen dynamischen Speicher (MOSRAM) mit einem vorbestimmten Potential und kann in der vorliegenden Ausführungsform als die Oszillatorschaltung 6 verwendet werden. Die bekannte CR-Oszillatorschaltung in dem selbstvorspannenden Schaltkreis erzeugt ein Zeitsignal, welches an die eine Elektrode eines Kondensators angelegt wird, dessen andere Elektrode mit einem Substrat verbunden ist, welches durch eine Kondensatorkupplung bei dem vorbestimmten Potential periodisch vorgespannt wird. Wenn der Schaltkreis nach der Fig. 1 durch einen dynamischen Speicher realisiert ist, dann kann die gleiche Oszillatorschaltung für die Oszillatorschaltung 6 und den Oszillator des selbstvorspannenden Schaltkreises gemeinsam verwendet werden. Ein Beispiel für den selbstvorspannenden Schaltkreis ist durch die US-PS 38 06 741 bekannt. Wenn b<si einem derartigen Schaltkreis das Potential am Knoten 1 von H-Pegel auf L-Pegel absinkt, so daß der Ladepegel (V₀₀-Schwellenspannung) am Kondensator C₁₂/=> was durch den Ladevorgang des Taktsignals Φ über den MOS-Transistor Ql bewirkt wird, während gleichzeitig dor Ladepegel (K_Bß-Schwellenspannung) am Kondensator C|3 _F anliegt. Wenn dann das Potential am Knoten 3 von L-Potential auf Η-Potential sich ändert, so steigt der Pegel am Knoten 1 an und erreicht einen durch die folgende Gleichung 1 gegebenen Pegel, der den Potentialpegel V₀₀ bei weitem überschreitet. Dies hat zur Folge, daß der MOS-Transistor Ql eingeschaltet wird und den am Knoten 4 auffrischt.

Dabei kennzeichnet V_nl den Betrag der Änderung im Potentialpegel am Knoten 3. Entsprechend der Periode des Oszillators 6 ändert sich der Potentialpegel am Knoten 1 abwechselnd zwischen dem durch die Gleichung 1 gegebenen Potential und dem Potential (V₀₀-Schwellenspannung). Der K^-Pegel am Knoten 4 wird während der Zeitdauer aufgefrischt, in der das Potential am Knoten 3 einen Wert annimmt, der der Gleichung 1 entspricht.

Anhand der Fig. 3 und 4 wird nun eine bevorzugte Ausführungsform der Erfindung beschrieben. Wenn ein Ladetaktsignal P Η-Pegel hat, der als V₀₀-Pege\ angenommen wird, so befindet sich der Schaltkreis in einem Rückstell-Zustand. Zu diesem Zeitpunkt werden die Knoten 13 und 25 auf den Pegel (^-Schwellenspannung) aufgeladen und die Knoten 11,12,14,15,21, 22,23 und 24 befinden sich auf Erdpotential. Wenn das Taktsignal P von Η-Pegel nach L-Pegel übergeht und der Arbeitszyklus eine aktive Betriebsphase beginnt, wird zuerst ein Taktsignal Φ aktiviert und sein Pegel ändert sich von L-Pegel zu Η-Pegel und erreicht den Pegel V₀₀. Das Potential am Knoten 11 steigt über den MOS-Transistor QIl an und erreicht den Pegel (V₀₀-Schwellenspannung) und es steigen dann die Potentiale an den Knoten 12 und 15 an und erreichen den Pegel (K_0ß-2A-Scliwellenspannung). Der Potentialanstieg am Knoten 11 schaltet den MOS-Transistor Q17 ein. Bei diesem Schaltkreis ist die Strombelastbarkeit eines MOS-Transistors Q18 so gewählt, daß sie viel größer ist als die des MOS-Transistors Q17, so daß das Potential am Knoten 14 auf einen niedrigen Pegel begrenzt wird, um einen Bootstrapkondensator C_{14 r} aufzuladen. Die MOS-Transistoren Q3 und QA befanden sich seit der Rückstell-Periode im Aus-Zustand und ein MOS-Transistor Q41 wird auch gesperrt, wenn das Taktsignal P auf L-Pegei abfällt. Damit befindet sich der Knoten 23 in einem potentialfreien Zustand und das Potential am Knoten 23 steigt über einen Bootstrapkondensator Cn₃/.- infolge des Potentials am Knoten 11 auf den Pegel (Kßo-Schwellenspannung) an. Infolge des Potentialanstiegs am Knoten 12 wird ein MOS-Transistor Q16 leitend und das Potential am Knoten 13 wird entladen bzw. fällt auf ErMootential ab. Wenn der MOS-Transistor Ö18 in den nichtleitenden Zustand übergeht, beginnt das Potential am Knoten 14 über den MOS-Transistor Q17 anzusteigen und ein Bootstrapkondensator C_{14 h} bringt das Potential am Knoten 11 auf einen Potentialpegel, der durch die folgende Gleichung gegeben ist:

V₀₀- Schwellenspannung+-

Cm+C₁₄,

(2;

VDD- Schwellenspannung +-

-13/

d+C

V„_}. (1)

13 F

wobei C| ι die Kapazität am Knoten 11 und K₁₄ die Spannung am Knoten 14 ist. Der MOS-Transistor Q17 bleibt im nichtgesättigten Bereich und das Potential am Knoten 14 erreicht den Pegel V_0n. Zu diesem Zeitpunkt befindet sich das Potential am Knoten 23 immer noch im potentialfreien Zustand, so daß der Bootstrapkonbu densator C_n3/rden Potentialpegel am Knoten 11 nicht beeinflußt und das Potential am Knoten 23 dem Potential am Knoten 11 folgt und den durch die Gleichung 2 dargestellten Pegel erreicht. Der Potentialanstieg am Knotenil zwingt den MOS-Transistor β 19 in den e5 nichtgesättigten Bereich und das Potential am Knoten 15 erreicht den Pegel V₀₀. In der Praxis wird bei den bekannten Schaltkreisen dieser Zustand so belassen, wie er ist. Der damit verbundene problematische

Punkt ist jedoch die Beibehaltung des Potentialpegels am Knoten 11, der durch die Gleichung 2 gegeben ist. Wenn ein Leckstrom auftritt, so hat er möglicherweise ein Abfallen des Potentialpegels zur Folge. Wenn dem so ist, so fällt das Potential am Knoten 11 auf den Pegel (Κ^,-Schwellenspannung) ab, wobei das Taktsignal Φ1 der. Η-Pegel bei K₀₀ beibehält. In diesem Fall fällt auch das Potential am Knoten 15 auf den Pegel (K„_n-2jfSchwellenspannung) ab. Damit wird jedoch das Potential nicht mehr auf dem Pegel K₀₀ gehalten. Die MOS-Transistoren ß21 bis Q41 und der Bootstrapkondensator Cn₃,: dienen zur Beibehaltung des K₀₀-Pegels am Knoten 15 in der folgenden Weise. Nach dem Ansteigen des Potentials am Knoten 14 steigt das Potential am Knoten 24 über den MOS-Transistor Q37 auf den Pegel (K^-Schwellenspannung) an. Der MOS-Transistor Q40 wird leitend und das Potential am Knoten 12 fällt auf Erdpotential ab, was zur Folge hat, daß die MOS-Transistoren Q35 und Q36 nicht leitend werden. Die Zeitfolge zum Aktivieren eines Taktsignals <J>2 ist nicht auf eine spezielle Form begrenzt. Wenn zwei Bedingungen erfüllt sind, nämlich die MOS-Transistoren Ö35 und Q36 leitend und das Taktsignal Φ2 aktiviert sind, so tritt an den Knoten 21 und 22 ein Oszillatorausgangssignal auf. Die MOS-Transi- 2; stören Q37 bis 040 stellen eine Verzögerungsschaltung zur Erzeugung eines Oszillatorausgangssignals dar, nachdem das Potential am Knoten 25 den Pegel K₀₀ erreicht. Wenn die Betriebsweise bei einem Zustand beginnt, bei dem das Potential am Knoten 16 und 18 auf jo L-Pegel ist, steigt zuerst das Potential am Knoten 17 über den MOS-Transistor Q 22 an, so daß der Knoten 18 auch über den MOS-Transistor Q24 aufgeladen wird und sein Potential ansteigt. Da die Strombelastbarkeit des MOS-Transistors Q26 viel größer ist als die des J5 MOS-Transistors Q25, wird der Knoten 19, dessen Pegel durch den MOS-Transistor Q25 angehoben wurde, aufgrund des Potentialanstiegs am Knoten 18 einer Pegelverschiebung auf L-Pegel unterzogen. Der MOS-Transistor Q28 wird nichtleitend, so daß das Potential am Knoten 20 über den MOS-Transistor Q27 ansteigt. Das Potential am Knoten 16 steigt über den MOS-Transistor Q2\ an, so daß das Potential am Knoten 17 und dann das Potential am Knoten 18 über den MOS-Transistor Q24 entladen wird, was einen Pegelabfall zur Folge hat, da die Strombelastbarkeit des MOS-Transistors Q22> ausreichend größer ist als die des MOS-Transistors Q22. In der Betriebsweise folgt dann der Potentialanstieg am Knoten 19, der Potentialabfall am Knoten 20 und der Potentialabfall am Knoten 16 über den MOS-Transistor QIl. Auf diese Weise wird ein Betriebszyklus abgeschlossen. Die Periode dieses Betriebszyklus wird bestimmt durch die Zeitkonstante (Widerstand des MOS-Transistors Q21) x (Kapazität des Knotens 16) und den (Widerstand des MOS-Transistors Q24) X (Kapazität des Knotens 18). Ein Oszillatorausgangssignal, dessen logischer Pegel gegeben ist, tritt am Knoten 19 auf und wird dem MOS-Transistor ß30 zugeführt. Wenn das Taktsignal Φ 2 angestiegen ist und die MOS-Transistoren Q35 und Q 36 in den nichtleitenden Zustand gebracht wurden, so tritt ein Oszillator-Antwortsausgangssignal an den Knoten 21 und 22 auf. Wenn der Knoten 19 von Η-Pegel auf L-Pegel gebracht wird, so wird der MOS-Transistor ß30 nichtleitend, so daß das Potential am Knoten 21 über den MOS-Transistor Q29 auf den Pegel (K₀₀-ScIiWeI-lenspannung) ansteigt, wobei der Η-Pegel des Taktsignals Φ 2 der K₀₀-Pegel ist. Die Strombelastbarkeit des MOS-Transistors Q32 wird so gewählt, daß sie beträchtlich größer ist als die des MOS-Transistors Q31. Damit befindet sich das Potential am Knoten 22 nach dem Potentialanstieg am Knoten 21 auf L-Pegel. Wenn umgekehrt der Knoten 19 von L-Pegel auf H-Pegel gebracht wird, so wird der MOS-Transistor Q30 leitend, so daß das Potential am Knoten 21 auf L-Pegel gebracht wird. Wenn der MOS-Transistor Q32 nichtleitend wird, so steigt der Pegel am Knoten 22 an und erreicht den Pegel (K₀₀-Schwellenspannung). Die Potentiale an den Knoten 21 und 22, die sich periodisch in entgegengesetzter Phasenbeziehung ändern, werden den Gates der MOS-Transistoren Q34 bzw. Q33 zugeführt, so daß ein Oszillatorausgangssignal, dessen H-Pegel dem Pegel (K₀₀-2jfSchwellenspannung) entspricht, am Knoten 23 auftritt. Der Zeitpunkt, an dem der Bootstrapkondensator C₁13/-zuerst den Potentialpegel am Knoten 11 beeinflußt, ist der, wenn das Potential am Knoten 23 zuerst den L-Pegel annimmt. Zu diesem Zeitpunkt fällt das Potential am Knoten 11 auf den Pegel (Koß-Schwellenspannung) ab und der Bootstrapkondensator C_{113 f}wird auf den Pegel (K^-Schwellenspannung) aufgeladen. Nachdem das Potential am Knoten 23 von L-Pegel auf H-Pegel gebracht wurde, hat der Bootstrapkondensator C_{113 F} einen Potentialanstieg am Knoten 11 auf den durch die folgende Gleichung 3 gegebenen Potentialpegel zur Folge:

■ Schwellenspannung +

C| 13/

Cu+C,

- 2.vSchwellenspannung).

(3)

Wenn das Potential am Knoten 11 unterhalb des Pegels (K₀₀-Schwellenspannung) ist, so befindet sich der MOS-Transistor Q17 im gesättigten Bereich und der Knoten 14 ist in der Nähe des potentialfreien Zustands und der Bootstrapkondensator C_{14 F} hat wenig Einfluß auf den Pegel des Knotens 11. Der Potentialanstieg am Knoten 11 zwingt den MOS-Transistor Q19 in den nichtgesättigten Bereich, so daß der K₀₀-Pegel am Knoten 15 aufgefrischt wird. Dann empfängt der Knoten 11 vom Knoten 23 das Oszillatorausgangssignal. Nach Empfang dieses Ausgangssignals ändert sich das Potential am Knoten 11 über den Bootstrapkondensator C₁₁₃ f periodisch zwischen dem durch die Gleichung 3 gegebenen Potentialpegel und dem Pegel (^Dfl-Schwellenspannung). Wenn der Pegel am Knoten 11 den nach Gleichung 3 gegebenen Pegel hat, so wird der K₀₀-Pege! am Knoten 15 aufgefrischt. Wenn das Taktsignal fvon L-Pegel auf H-Pegel und die Takt-

-.5 signale Φ1 und Φ 2 von H-Pegel auf L-Pegel übergehen, so befindet sich der Schaltkreis in einem Rückstell-Zustand. Die grundsätzliche Betriebsweise des Schaltkreises wird im nachfolgenden beschrieben.
Wenn bei dem in Fi g. 3 dargestellten Schaltkreis das

bo Potential am Knoten 11 von dem durch die Gleichung 3 gegebenen Pegel auf den Pegel (K/jß-Schwellenspannung) abfällt, so fällt das Potential am Knoten 15 in den meisten Fallen auf einen Pegel ab, der um 0,2 bis 0,3 V unterhalb dem Pegel V_DD liegt, und zwar infolge des

bi Auftretens der Gate-Source-Kapazität des MOS-Transistors Q19. Damit ist der Schaltkreis nach Fig. 3 dann ungeeignet, wenn der Knoten 15 auf einer Bitleitung liegt, die eine Pegelkonstanz von genau K₀₀ erfordert.

Bei den oben beschriebenen Ausführungsformen wurden lediglich MOS-Transistoren vom Anreicherungstyp verwendet. Die Erfindung kann jedoch auch dann angewendet werden, wenn als Last-MOS-Transistor ein MOS-Transistor vom Verarmungstyp verwendet wird und man die Spannung der Spannungsquelle absinken läßt, beispielsweise V_DD = +5 V TYP.

Wie bereits oben beschrieben wurde, wird bei dem erfindungsgemäßen Schaltkreis, der beispielsweise eine Oszillatorschaltung, wie etwa eine Spannungsquellenerzeugungsschaltung, auf einem Chip aufweist, zusätz-

ID

lieh ein Bootstrapkondensator verwendet, der am einen Anschluß mit dem Gate des Lade-MOS-Transistor und am anderen Anschluß mit dem Pufferausgang der Oszillatorschaltung verbunden ist, um eine Pegelabsenkung am Gate und am Ausgang V_DD aufgrund des Leckstroms zu verhindern. Bei einer derartigen Anordnung wird der Gatepegel des Lade-MOS-Transistor periodisch auf einen Pegel aufgefrischt, der gut oberhalb von V_DD liegt, und das Ausgangssignal wird auf dem K₀₀-Pegel stabil gehalten.

Hierzu 4 Blatt Zeichnungen

Claims (3)

Patentansprüche:

1. Schaltkreis zum Auffrischen des Gatespannungspegels eines IGFET, dessen Drain mit einer Spannungsquslle, dessen Source mit einem Ausgangsknotenpunkt und dessen Gate mit einem Steuerschaltkreis verbunden ist, der in Abhängigkeit von einem Eingangssignal ein Potential an dem ersten, mit dem Gate des IGFETs verbundenen Anschluß eines in ihm enthaltenen ersten Kondensators aufbaut, das im Absolutwert über der Versorgungsspannung liegt, gekennzeichnet durch einen Oszillator (6), der über einen zweiten Kondensator (CYi F) an die Verbindung (1) zwischen Gate und Anschluß des ersten Kondensators (C12 F) angeschlossen ist.

1. Schaltkreis nach Anspruch 1, dadurch gekennzeichnet, daß der Steuerschaltkreis aufweist einen zweiten IGFET(Ql), dessen Drain mit der Spannungsquelle und dessen Source mit der Verbindung (1) verbunden ist, eine Vorrichtung zum Vesorgen des Gates des zweiten IGFET mit einem Signal (Φ), das im wesentlichen die gleiche Phase wie das Eingangssignal hat, und eine Vorrichtung (5) zum Versorgen des ersten Kondensators (C 12 F) mit einem Signal, das bezüglich des Eingangssignals eine verzögerte Phase hat.

3. Schaltkreis nach Anspruch 2, dadurch gekennzeichnet, daß die Frequenz des oszillierenden Signals größer ist als die des Eingangssignals.