DE2918357A1 - Datenverarbeitungssystem - Google Patents
DatenverarbeitungssystemInfo
- Publication number
- DE2918357A1 DE2918357A1 DE19792918357 DE2918357A DE2918357A1 DE 2918357 A1 DE2918357 A1 DE 2918357A1 DE 19792918357 DE19792918357 DE 19792918357 DE 2918357 A DE2918357 A DE 2918357A DE 2918357 A1 DE2918357 A1 DE 2918357A1
- Authority
- DE
- Germany
- Prior art keywords
- data
- memory
- buffers
- processor
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000872 buffer Substances 0.000 claims description 98
- 230000003044 adaptive effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1673—Details of memory controller using buffers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1402—Saving, restoring, recovering or retrying
- G06F11/1405—Saving, restoring, recovering or retrying at machine instruction level
- G06F11/141—Saving, restoring, recovering or retrying at machine instruction level for bus or memory accesses
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3824—Operand accessing
- G06F9/3834—Maintaining memory consistency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3861—Recovery, e.g. branch miss-prediction, exception handling
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Advance Control (AREA)
- Executing Machine-Instructions (AREA)
- Retry When Errors Occur (AREA)
Description
HITACHI, LTD., Tokyo, Japan
Datenverarbeitungssystem
Die Erfindung betrifft ein Datenverarbeitungssystem
und insbesondere die Steuerung der Wiederausführung von Befehlen in einen Informationsprozessor
mit einer Speicherdaten-Puffer-Steuereinrichtung.
Im allgemeinen verwendet ein Datenverarbeitungssystem
eine Steuereinrichtung, wie z.B. eine Befehls-Bestimmungs-Steuereinrichtung
(leitungs- oder pipelinegeführte Steuereinrichtung), eine Puffer-Speicher-Steuereinrichtung
usw. r um seine Eigenschaften zu verbessern.
Eine der derartigen Steuereinrichtungen wird als Speicherdaten-Puffer-Steuereinrichtung
bezeichnet. Bei einem eine Speicherdaten-Puffer-Steuerung verwendenden Datenverarbeitungssystem
werden die Speicherdaten vom Prozessor in einem Speicherdaten-Puffer zwischengespeichert,
und die im Speicherdaten-Puffer zwischenge-
81-(A 3646-03)-Ko-rs
§09846/0809
speicherten Daten werden dann zu einem Speicher übertragen und darin gespeichert.
Ein Informationsprozessor mit einer derartigen Speicherdaten-Puffer-Steuereinrichtung hat den folgenden
Nachteil. Bekanntlich sind die meisten der im Prozessor erzeugten Fehler oder Störungen intermittierend und daher
wiedergewinnbar, wenn der betreffende Befehl wiederausgeführt wird. Es ist daher üblich, daß ein Befehlsprozessor
eine Funktion oder eine Einrichtung zum Wiederausführen von Befehlen enthält. Bei der Wiederausführung
von Befehlen muß die Speicheranforderung eines eine Speicheroperation umfassenden Befehls gelöscht werden. Da
ein Befehl zum Wiederausführen aus einer begrenzten Anzahl von Stufen besteht, tritt es oft ein, daß im Informationsprozessor
mit einer Speicherdaten-Puffer-Steuereinrichtung
die Speicherdaten, die in der Befehls-Wiederausführung
nicht ausgeführt werden können, im Speicherdaten-Puffer zurückbleiben. Wenn die Speicherdaten daran
gehindert sind, im Speicherdaten-Puffer zurückzubleiben,
werden die fehlerhaften Daten direkt durch den Speicher aufgenommen, so daß die folgende Datenverarbeitung fehlerhaft
wird.
Es ist daher Aufgabe der Erfindung, für ein Datenverarbeitungssystem
einen Informationsprozessor mit einer Speicherdaten-Puffer-Steuereinrichtung anzugeben,
die nach der Erzeugung eines Fehlers eine genaue Verarbeitung ausführen kann.
Bei der Erfindung, die die oben aufgezeigten Nachteile ausschließt, bewirkt der Informationsprozessor,
der eine Speicherdaten-Puffer-Steuereinrichtung verwendet,
dessen Wiederausführungs-Steuerung, um Speicher-Anforderungen
zu verfolgen oder aufzuzeichnen, und wenn ein Fehler
auftritt, werden die in der Befehls-Wiederausführungs-
909Θ46/0809
Operation nicht ausführbaren Speicher-Anforderungen von den ausführbaren Anforderungen in der gleichen
Operation unterschieden, und die Inhalte der Speicherdaten-Puffer
entsprechend den wiederausführbaren Speicher-Anforderungen werden gelöscht, während die nicht ausführbaren
Speicher-Anforderungen danach gültig gehalten werden.
Das Datenverarbeitungssystem mit einer Speicherdaten-Puffer-Steuereinrichtung
hat also erfindungsgemäß
mehrere Speicherdaten-Puffer, und die Daten von einem Prozessor werden in den Speicherdaten-Puffern zwischengespeichert
und dann zu einem Speicher übertragen. Ein Schieberegister dient zum Verfolgen oder Aufzeichnen der
Speicher-Anforderungen vom Prozessor, so daß die Speicher-Anforderungen,
die in der Befehls-Wiederausführung
wiederausführbar sind, die zur Zeit eines Fehlers auftreten, von den Speicher-Anforderungen unterschieden
sind, die in der gleichen Operation nicht wiederausführbar sind. Die in den Speicherdaten-Puffern entsprechend
den wiederausführbaren Anforderungen gehaltenen Daten werden ungültig gemacht, während die in den Speicherdaten-Puffern
entsprechend den nicht wiederausführbaren Anforderungen gehaltenen Daten gültig gehalten werden.
Anhand der Zeichnung wird die Erfindung nachfolgend beispielsweise näher erläutert. Es zeigen:
Fig. 1 ein Blockschaltbild mit dem Datenfluß in einem herkömmlichen Informationsprozessor
mit einer Speicherdaten-Puffer-Steuereinrichtung ,
9098U/08Ö9
Fig. 2 ein Blockschaltbild der Steuereinrichtung in einem Informationsprozessor
nach der Erfindung, und
Fig. 3 ein Blockschaltbild eines Ausführungsbeispiels der Erfindung.
Vor der näheren Erläuterung der Erfindung wird zu deren besseren Verständnis ein herkömmlicher Informationsprozessor
beschrieben. In Fig. 1, die einen herkömmlichen Informationsprozessor mit einer Speicherdaten-Puffer-Steuereinrichtung
zeigt, sind vier Speicherdaten-Puffer 4 vorgesehen, um Speicherdaten zu
speichern. Wenn Daten, die eine Speicheroperation anfordern, in ein Eingaberegister 2 in einem Prozessor 1
eingegeben werden, werden die Daten, nachdem sie arithmetisch in einer vorbestimmten Weise durch ein Rechenwerk
3 verarbeitet wurden, in einem leeren Speicherdaten-Puffer der Speicherdaten-Puffer 4-1 bis 4-4 zwischengespeichert.
Ein Speicher-Steuerglied 5 ruft, nachdem es auf die Speicher-Anforderung geantwortet hat, Speicherdaten
von den Speicherdaten-Puffern 4-1 bis 4 - 4 ab und schreibt die Speicherdaten in einen Speicher 6.
In dieser Operationsstufe ist der Prozessor 1 bereits in
die nächste Verarbeitung eingetreten, und wenn Speicherdaten im Eingaberegister 2 vorliegen, werden diese in
einem der Speicherdaten-Puffer 4-1 bis 4 - 4 in der gleichen Weise gespeichert, wie dies oben erläutert
wurde.
Fig. 2 zeigt schematisch die Steuereinrichtung eines Informationsprozessors, für den die Erfindung vorgesehen
ist. Wie in Fig. 2 dargestellt ist, dient ein
909046/0809
Befehls-Steuerglied 1O (das im Prozessor 1 angeordnet
ist) zur Steuerung der gewöhnlichen Ausführung von Befehlen und zur Abgabe einer Speicher-Anforderung in
der Zeit der Ausführung eines Befehls, der eine Speicheroperation anfordert. Wenn ein Speicherdaten-Puffer-Steuerglied
30 eine Speicher-Anforderung von dem Befehls-Steuerglied 10 empfängt, gibt es Speicherdaten an einen leeren
Speicherdaten-Puffer der Speicherdaten-Puffer ab. Auch
wenn Daten in einem Speicherdaten-Puffer gespeichert sind, gibt das Speicherdaten-Puffer-Steuerglied 30 unabhängig
eine Speicher-Anforderung an ein Speicher-Steuerglied 40 ab. Wenn das Speicher-Steuerglied 40 eine
Speicher-Anforderung vom Speicherdaten-Puffer-Steuerglied 30 empfängt, beginnt das Speicher-Steuerglied 40 eine
Speicheroperation, um Daten aus dem Speicherdaten-Puffer zu lesen und die gelesenen Daten in den Speicher zu schreiben.
Ein Wiederausführungs-Steuerglied 20, das einen Befehl in der Zeit des Auftretens eines Fehlers wiederausführt,
liefert erfindungsgemäß Steuerungen, die für die Wiederausführung von Befehlen und die Wiederausführung
von lediglich Speicheroperationen erforderlich sind. Insbesondere empfängt das Wiederausführungs-Steuerglied
20 die vom Befehls-Steuerglied 10 abgegebenen Speicher-Anforderungen und verfolgt die Speicher-Anforderungen,
die in der Zeit der Befehls-Wiederausführung ausführbar sind. Wenn ein Fehler auftritt, gibt das Wiederausführungs-Steuerglied
20 ein Speicher-Anforderungs-Wiederstart-Befehlssignal und ein Speicher-Anforderungs-Lösch-Befehlssignal
zum Löschen des Inhaltes des Speicherdaten-Puffers entsprechend der wiederausführbaren Speicher-Anforderung
an das Speicherdaten-Puffer-Steuerglied 30 ab. Das Speicherdaten-Puffer-Steuerglied 30 löscht
90Ö846/08Ö9
den Inhalt des durch das Speicher-Anforderungs-Lösch-Befehlssignal
vom Wiederausführungs-Steuerglied 20 festgelegten Speicherdaten-Puffers, um die Wiederausführung
des ausführbaren Befehls vorzubereiten. Auch wenn Daten in einem der anderen Speicherdaten-Puffer
gespeichert sind, gibt das Speicherdaten-Puffer-Steuerglied 30 eine Speicher-Anforderung an das Speicher-Steuerglied
40 ab, um die Wiederausführung von lediglich der Speicheroperation entsprechend dem Speicher-Anforderungs-Wiederstart-Befehlssignal
zu starten.
Fig. 3 zeigt die konkrete Schaltung des Wiederausführungs -Steuergliedes 20 und des Speicherdaten-Puffer-Steuergliedes
30 in Fig. 2 als Ausführungsbeispiele der Erfindung, wobei vier Speicherdaten-Puffer
in Übereinstimmung mit dem Aufbau nach Fig. 1 vorgesehen sind, und wobei die Wiederausführung von Befehlen
vier Zyklen zuvor wiederverfolgbar ist. In Fig. 3 hat das Wiederausführungs-Steuerglied 20 ein Schieberegister
201, einen Decodierer 202 und ein Steuerglied 203, und
das Speicherdaten-Puffer-Steuerglied 30 hat Flip-Flops 301 zum Anzeigen der Speicherdaten, einen Puffer-Eingabe-Zeiger
302, einen Puffer-Ausgabe-Zeiger 303, Decodierer 304 und 305, einen Wähler 306, ein ODER-Glied 3O7 und
ein Steuerglied 308, wobei diese Bauteile alle für die Erfindung von Bedeutung sind.
Das Schieberegister 201 des Wiederausführungs-Steuergliedes 20 ist ein Vier-Bit-Schieberegister und
dient zur Aufnahme von Speicher-Anforderungen, die
vom Befehls-Steuerglied 10 abgegeben und über eine
909846/08Ö3
Signalleitung 100 geführt sind, und zur Verfolgung
der Speicher^Anforderungen, die in der Befehls-Wiederausführung
ausführbar sind. Der Prozessor 1 speist Schiebeimpulse in das Schieberegister 201 im Takt oder
in Zeitsteuerung mit Schiebezyklen, so daß lediglich die in den letzten vier Zyklen abgegebenen Speicher-Anforderungen
im Register 201 aufbewahrt werden. Z. B. verfolgt im (n+3)-ten Zyklus das Vier-Bit-Schieberegister
201 die Zustände der Speicher-Anforderungen, die in den letzten vier Zyklen abgegeben sind, d. h.
im η-ten bis (n+3)-ten Zyklus. Die Flip-Flops 201a bis 201d des Schieberegxsters 201 zeigen jeweils den Zustand
des (n+3)-ten bis η-ten Zyklus an. Wenn z. B. Speicher-Anforderungen im η-ten und (n+2)-ten Zyklus
erzeugt werden, liefert das Schieberegister 201 (vgl. Fig. 3) einen Inhalt "0101". Jedes Flip-Flop 201a bis
201 d hat einen Daten-Eingangsanschluß D und einen Ansteueranschluß
T zum Empfang von Schiebeimpulsen. Der Decodierer 202 empfängt als Eingangssignale die Inhalte
des Schieberegxsters 201 und des Puffer-Eingabe-Zeigers 302 und gibt ein Speicher-Anforderungs-Lösch-Befehlssignal
zum Speicherdaten-Puffer-Steuerglied 30 zur Zeit einer Befehls-Wiederausführung nach dem Auftreten eines
Fehlers ab. Das Steuerglied 2O3 empfängt ein das Auftreten eines Fehlers anzeigendes Signal vom Prozessor
1 über eine Leitung 102 zu der Zeit des Auftretens eines Fehlers und führt eine Steuerung durch, die zur Wxederausführung
von Befehlen erforderlich ist, d. h. es gibt ein Rückstell-Signal an eine Signalleitung 204 und ein
Speicher-Anforderungs-Wiederstart-Befehlssignal an eine Signalleitung 205 ab.
Die Flip-Flops 301 des Speicherdaten-Puffer-Steuergliedes
30 zeigen an, ob die Speicherdaten-Puffer darin Daten speichern oder nicht. Die Flip-Flops
301-1 bis 301-4 entsprechen jeweils den Speicherdaten-Puffern 4-1 bis 4 - 4 in Fig. 1. Jeder der Puffer-Eingabe-
und -Ausgabe-Zeiger 302 und 303 ist ein Zwei-Bit-Binär-Zähler, und der Puffer-Eingabe-Zeiger 302
nennt den Speicher-Daten-Puffer, in dem eingegebene Speicherdaten zu speichern sind, während der Puffer-Ausgabe-Zeiger
303 den Speicherdaten-Puffer festlegt, von dem der Inhalt, d. h, die gespeicherten Speicherdaten,
zu lesen sind. Die Decodierer 304 und 305 decodieren jeweils die Inhalte des Puffer-Eingabe- und -Ausgabe-Zeigers
302 und 303 und wählen eines der Flip-Flops 301-1 bis 301-4 aus, um die Speicherdaten darzustellen.
Der Wähler 306 besteht aus ODER-Gliedern und empfängt die Ausgangssignale der Decodierer 202 und 305. Das
ODER-Glied 307 bildet die logische Summe der Ausgangssignale der die Speicherdaten darstellenden Flip-Flops
301-1 bis 301-4. Das Steuerglied 308 dient zur Steuerung der Eingabe und der Ausgabe der Speicherdaten und gibt
ein Speicher-Anforderungssignal an eine Signalleitung 309 ab.
Wenn das Speicherdaten-Puffer-Steuerglied 30
ein Speicher-Anforderungssignal vom Befehls-Steuerglied 10 über die Signalleitung 100 empfängt, werden die eingegebenen
Speicherdaten unter der Steuerung des Steuergliedes 308 in dem Speicherdaten-Puffer gespeichert,
der durch den Puffer-Eingabe-Zeiger 302 festgelegt ist.
Der Inhalt des Puffer-Eingabe-Zeigers 302 wird durch
den durch die Speicher-Anforderung erregten Decodierer 304 decodiert, so daß das Flip-Flop der die Speicherdaten
909846/0809
darstellenden Flip-Flops 301-1 bis 301-4, das dem Speicherdaten-Puffer
entspricht, der die oben erwähnten eingegebenen Daten speichert, gesetzt wird. Dann zählt
der Puffer-Eingabe-Zeiger 302 um Einheit abhängig von einem Signal aufwärts, das durch Verzögern des
Speicher-Anforderungssignales durch eine Verzögerungsleitung D1 erhalten ist, um den Speicherdaten-Puffer anzuzeigen,
der die nächsten eingegebenen Speicherdaten speichern soll. Die Verzögerungsleitung D1 dient zur Verzögerung
eines Speicher-Puffer-Zahl-Signales um wenigstens eine Zeit gleich der Speieher-Änforderungs-Impulsbreite.
Das Steuerglied 308 gibt - durch Erfassen über das ODER-Glied, daß eines der Flip-Flops 301-1 bis 301-4 im gesetzten
Zustand ist - eine neue Speicher-Anforderung an das Speicher-Steuerglied 5 über eine Signalleitung 309
ab und liest gleichzeitig den Inhalt des durch den Puffer-Ausgabe-Zeiger 303 festgelegten Speicher-Daten-Puffers
, um den Inhalt zum Speicher-Steuerglied 5 zu übertragen. Wenn das Lesen der Daten aus dem Speicher-Daten
-Puff er abgeschlossen ist, wird der Inhalt des Puffer-Ausgabe-Zeigers 303, der vom Steuerglied 309 durch
den Zeiger 303 nach Verzögerung durch eine Verzögerungsleitung D„ empfangen wurde, durch den Decodierer 305
decodiert, der durch das Signal vom Steuerglied 308 erregt ist, so daß das Flip-Flop der die Speicherdaten
darstellenden Flip-Flops 301-1 bis 301-4, das dem Speicher-Daten-Puffer entspricht, dessen Inhalt ausgelesen wurde, rückgesetzt wird. Dann zählt der Puffer-Ausgabe-Zeiger
303 abhängig von einem über die Verzögerungsleitung D„ erhaltenen Signals um Einheit aufwärts.
Es sei darauf hingewiesen, daß die Flip-Flops 301-1 bis 301-4 und die Puffer-Eingabe- und -Ausgabe-Zeiger
909846/0803
302 und 303 anfänglich vor dem Beginn der Operation durch das Steuerglied 308 rückgesetzt sind.
Das durch das Befehls-Steuerglied 10 erzeugte Speicher-Anforderungssignal wird auch durch das
Schieberegister 201 des Wiederausführungs-Steuergliedes 20 über die Signalleitung 100 empfangen. Das vom
Schieberegister 201 empfangene Speicher-Anforderungssignal wird sequentiell nach rechts von der Bit-Stelle
201a zur Bit-Stelle 201d abhängig von durch die Leitung
101 vom Prozessor 1 geschickten Schiebeimpulsen verschoben und verschwindet alle vier Schiebezyklen. Insbesondere
stellt der Inhalt des Schieberegisters 201 die aufeinanderfolgenden Speicher-Anforderungen dar, die in den
vier letzten sequentiellen Zyklen abgegeben werden. Zur Zeit einer Befehls-Wiederausführung nach dem Auftreten
eines Fehlers gibt das Steuerglied 203 ein Rücksetz -Befehls signal an eine Signalleitung 204 und ein
Speicher-Anforderungs-Wiederstart-Befehlssignal an eine Signalleitung 205 ab. Wenn der Decodierer 202 das Rücksetz-Befehlssignal
empfängt, erzeugt er ein Speicher-Anforderungs-Lösch-Befehlssignal,
um den Inhalt des Speicherdaten-Puffers entsprechend der dann im Schieberegister
201 zurückbleibenden Speicher-Anforderung zu löschen. Wenn z. B. zwei Speicher-Anforderungen im Schieberegister
201 zurückbleiben, und wenn der Inhalt des Puffer-Eingabe-Zeigers 302 einen Wert "3" darstellt, werden die
Speicherdaten-Puffer 4-1 und 4 - 2 in der Befehls-Wiederausführung
gewählt. Der Decodierer 202 empfängt als EingangssignaIe die Inhalte des Schieberegisters
201 und des Puffer-Eingabe-Zeigers 302 und erzeugt ein
Speicher-Anforderungs-Lösch-Befehlssignal zum Löschen
der Inhalte der in der Befehls-Wiederausführung festge-
909046/0809
legten Speicherdaten-Puffer. Das vom Decodierer 202 erzeugte Speicher-Anforderungs-Lösch-Befehlssignal
wird vom Wähler 306 verwendet, um die die Speicherdaten darstellenden Flip-Flops 301-1 bis 301-4 rückzusetzen.
Als Ergebnis des Rücksetzens der Flip-Flops werden die Inhalte der entsprechenden Speicherdaten-Puffer
gelöscht, so daß die Speicher-Anforderungen unter der Steuerungsoperation des Wiederausführungs-Steuergliedes
20 zur Zeit einer Befehls-Wiederausführung wiederausgeführt werden. Das Steuerglied 308 des
Speicherdaten-Puffer-Steuergliedes 30 empfängt ein Speicher-Anforderungs-Wiederstart-Befehlssignal vom Wiederaus
führungs-Steuerglied 20 über die Signalleitung 205, und wenn dort dann ein Speicherdatenwert zurückbleibt,
der ein Flip-Flop darstellt, das noch im gesetzten Zustand ist, ohne in der vorhergehenden Verarbeitung
des Löschens der Inhalte der Speicherdaten-Puffer rückgesetzt zu werden, dann gibt das Steuerglied 308 ein
neues Speicher-Anforderungssignal an eine Signalleitung 309 ab, um wieder lediglich Speicheroperationen auszuführen.
Durch die Erfindung kann die Zuverlässigkeit des Informationsprozessors, der eine Speicherdaten-Puffer-Steuereinrichtung
verwendet, verbessert werden, da verhindert wird, daß die in der Operation der Befehls
-Wiederausführung nicht ausführbaren Daten in den Speicherdaten-Puffern zurückbleiben, wenn ein Fehler
auftritt, und da auch vermieden wird, daß die fehlerhaften Daten direkt in den Speicher eingegeben/werden.
90 9846/0803
Claims (6)
1. Datenverarbeitungssystem, bei dem Daten von einem
Prozessor sequentiell in Speicherdaten-Puffern zwischengespeichert werden, und bei dem dann die gespeicherten
Daten sequentiell in einem Speicher gespeichert werden,
gekennzeichnet
durch
eine Daten-Puffer-Steuereinrichtung (30) zum Darstellen
der Zustände der in den Speicherdaten-Puffern (4) gespeicherten Daten abhängig von den Speicher-Anforderungen
vom Prozessor (1) und den Daten-Eingangssignalen vom Speicherdaten-Puffer (4) in den Speicher
(6),
eine Nachlaufeinrichtung (201) zum Verfolgen der während einer vorbestimmten Zeitdauer erzeugten Speicher-Anforderungen
, und
einer Zustands-Änderungs-Befehlseinrichtung (202) zum Ändern der Zustände der durch die Daten-Puffer-Steuereinrichtung
(30) dargestellten Daten aufgrund des verfolgten Inhaltes der Nachlaufeinrichtung (201) abhängig von
einem das Auftreten eines Fehlers anzeigenden Signal.
2.
Datenverarbextungssystem nach Anspruch 1, dadurch gekennzeichnet,
81-(A 3646-03)-Ko-E
809846/08ÖÜ
daß die Daten-Puffer-Steuereinrichtung (30) aufweist:
ein Anzeigeglied (301) mit Abschnitten, die entsprechend den Speicherdaten-Puffern (4) vorgesehen sind, um
das Vorliegen oder Nichtvorliegen von Daten in den jeweiligen Speicherdaten-Puffern (4) anzuzeigen,
ein erstes Glied (302, 304), das einige der Speicherdaten-Puffer (4) bestimmt, in denen die Daten vom Prozessor
(1) zu speichern sind, und das bewirkt, daß die entsprechenden Abschnitte des Anzeigegliedes (301) das Vorliegen
von Daten anzeigen, wenn Daten in den bestimmten Speicherdaten-Puffern
(4) gespeichert sind,
ein zweites Glied (303, 305), das einige der Speicherdaten-Puffer (4) bestimmt, deren Inhalte in dem Speicher
(6) zu speichern sind, und das bewirkt, daß die entsprechenden Abschnitte des Anzeigegliedes (301) das Nichtvorliegen
von Daten anzeigen, wenn Daten im Speicher (6) gespeichert sind, und
ein drittes Glied (306), das den Ausgang der Zustands-Änderungs-Befehlseinrichtung
(202) mit dem Anzeigeglied (301) verbindet, und das bewirkt, daß die Abschnitte des
Anzeigegliedes (301) entsprechend den bestimmten Speicherdaten-Puffern
(4) das Nichtvorliegen von Daten aufgrund des Befehles von der Zustands-Änderungs-Befehlseinrichtung
(202) anzeigen.
3. Datenverarbeitungssystem nach Anspruch 2, dadurch gekennzeichnet,
daß die Daten-Puffer-Steuereinrichtung (30) weiterhin
ein Glied (308) aufweist, um eine Speicher-Anforderung zu diesem Glied zu speisen, wenn wenigstens einer der Abschnitte
des Anzeigegliedes (301) das Vorliegen von Daten anzeigt.
§09846/0809
4. Datenverarbeitungssystem nach einem der Ansprüche 1
bis 3 r
dadurch gekennzeichnet,
daß die Nachlaufeinrichtung (201) ein Schieberegister ist, das durch ein vom Prozessor (1) abgegebenes Zyklussignal
verschiebbar ist, und
daß das Schieberegister Stufen aufweist, deren Anzahl
gleich der Anzahl von Zyklen ist, die eine vorbestimmte Zeitdauer überdecken.
5. Datenverarbeitungssystem nach Anspruch 4, dadurch gekennzeichnet,
daß bei Empfang des das Auftreten eines Fehlers anzeigenden
Signales durch die Zustands-Änderungs-Befehlseinrichtung
(2O2) diese bewirkt, daß die Abschnitte des Anzeigegliedes (301) entsprechend den Speicherdaten-Puffern
(4), die die Daten halten, die durch die Speicher-Anforderungen abgefragt sind, die im Schieberegister gehalten sind,
das Nichtvorliegen von Daten anzeigen.
6. Fehleranpassungsfähige Puffer-Steuereinrichtung für
Speicherdaten-Puffer zwischen einem Speicher und einem Datenprozessor zum sequentiellen Speichern von Speicherdaten,
gekennzeichnet durch
eine Daten-Puffer-Steuereinrichtung (30) einschließlich
Flipflops zum Anzeigen des Vorliegens oder Nichtvorliegens
von Daten in den Speicherdaten-Puffern (4) abhängig von
Speicher-Anforderungen vom Prozessor (1) und den Daten-Eingangssignalen
vom Speicherdaten-Puffer (4) in den Speicher (6),
ein Schieberegister (201) zum sequentiellen Speichern
lediglich der Speicher-Anforderungen, die während einer vorbestimmte Zyklen überdeckenden Zeitdauer erzeugt sind, und
einen Decodierer (202) zum Erzeugen eines Signales, das bewirkt, daß die Flipflops entsprechend den Speicherdaten-Puffern
(4), die die Daten halten, die durch die Speicher-Anforderungen abgefragt sind, die im Schieberegister
(201) gehalten sind, das Nichtvorliegen von Daten anzeigen.
909046/0809
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5472778A JPS54146549A (en) | 1978-05-09 | 1978-05-09 | Information processor |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2918357A1 true DE2918357A1 (de) | 1979-11-15 |
DE2918357C2 DE2918357C2 (de) | 1983-01-13 |
Family
ID=12978827
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2918357A Expired DE2918357C2 (de) | 1978-05-09 | 1979-05-07 | Speicherdaten-Puffer-Steuereinrichtung |
Country Status (4)
Country | Link |
---|---|
US (1) | US4318172A (de) |
JP (1) | JPS54146549A (de) |
DE (1) | DE2918357C2 (de) |
GB (1) | GB2029612B (de) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2121997B (en) * | 1982-06-11 | 1985-10-09 | Int Computers Ltd | Testing modular data processing systems |
JPS59119450A (ja) * | 1982-12-25 | 1984-07-10 | Fujitsu Ltd | マシン・チエツク処理方式 |
JPS60142418A (ja) * | 1983-12-28 | 1985-07-27 | Hitachi Ltd | 入出力エラ−回復方式 |
US4682284A (en) * | 1984-12-06 | 1987-07-21 | American Telephone & Telegraph Co., At&T Bell Lab. | Queue administration method and apparatus |
JPH0668739B2 (ja) * | 1985-01-28 | 1994-08-31 | 株式会社日立製作所 | データ処理装置 |
JPH0789328B2 (ja) * | 1988-05-31 | 1995-09-27 | 日本電気株式会社 | データ処理装置 |
JPH0752399B2 (ja) * | 1988-06-30 | 1995-06-05 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | 記憶システム |
KR930001056B1 (ko) * | 1988-11-10 | 1993-02-13 | 미쯔비시덴끼 가부시끼가이샤 | 하드웨어 소터유니트 및 그의 에러수집방법 |
JPH087715B2 (ja) * | 1990-11-15 | 1996-01-29 | インターナショナル・ビジネス・マシーンズ・コーポレイション | データ処理装置及びアクセス制御方法 |
JPH0830506A (ja) * | 1994-07-20 | 1996-02-02 | Fujitsu Ltd | データ転送制御方法およびデータ転送回路 |
US6665792B1 (en) * | 1996-11-13 | 2003-12-16 | Intel Corporation | Interface to a memory system for a processor having a replay system |
JP5465995B2 (ja) * | 2009-01-06 | 2014-04-09 | 株式会社日立国際電気 | 基板処理システム、収集ユニット、基板処理装置のデータ処理方法および基板処理装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1936251A1 (de) * | 1968-07-19 | 1970-01-22 | Ibm | Datenverarbeitungsanlage und Verfahren zu deren Betrieb |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1124017A (en) * | 1964-12-17 | 1968-08-14 | English Electric Computers Ltd | Data storage apparatus |
US3533082A (en) * | 1968-01-15 | 1970-10-06 | Ibm | Instruction retry apparatus including means for restoring the original contents of altered source operands |
US3564506A (en) * | 1968-01-17 | 1971-02-16 | Ibm | Instruction retry byte counter |
US3764986A (en) * | 1972-08-09 | 1973-10-09 | Mi2 Columbus | Magnetic tape data processing system |
US4034347A (en) * | 1975-08-08 | 1977-07-05 | Bell Telephone Laboratories, Incorporated | Method and apparatus for controlling a multiprocessor system |
US4112562A (en) * | 1977-08-10 | 1978-09-12 | Rca Corporation | Process of fabricating a cathode ray tube |
-
1978
- 1978-05-09 JP JP5472778A patent/JPS54146549A/ja active Granted
-
1979
- 1979-04-26 US US06/033,449 patent/US4318172A/en not_active Expired - Lifetime
- 1979-04-26 GB GB7914559A patent/GB2029612B/en not_active Expired
- 1979-05-07 DE DE2918357A patent/DE2918357C2/de not_active Expired
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1936251A1 (de) * | 1968-07-19 | 1970-01-22 | Ibm | Datenverarbeitungsanlage und Verfahren zu deren Betrieb |
Also Published As
Publication number | Publication date |
---|---|
GB2029612A (en) | 1980-03-19 |
GB2029612B (en) | 1982-08-25 |
DE2918357C2 (de) | 1983-01-13 |
JPS54146549A (en) | 1979-11-15 |
JPS5710461B2 (de) | 1982-02-26 |
US4318172A (en) | 1982-03-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3587277T2 (de) | System fuer die umgehungssteuerung beim pipelinebetrieb eines computers. | |
DE2456578C2 (de) | Datenverarbeitungsanlage | |
DE2953861C2 (de) | ||
DE2226314A1 (de) | Verfahren und steuereinrichtung zur steuerung einer programmfolge | |
DE3933849A1 (de) | Prozessorgesteuerte schnittstelle | |
DE2210704A1 (de) | Verfahren und Vorrichtung zur Datenverarbeitung | |
DE227749T1 (de) | Fehlertolerantes datenverarbeitungssystem. | |
DE2036729A1 (de) | Digital Datenverarbeiter | |
DE69424092T2 (de) | Fliessbandverarbeitungssystem mit der Fähigkeit die Fliessbandoperation, ohne Verwendung von Unterbrechungsverarbeitung, abzustellen und Wiederanzustellen | |
DE2657848A1 (de) | Steuereinheit fuer ein datenverarbeitungssystem | |
DE2918357A1 (de) | Datenverarbeitungssystem | |
EP0134831B1 (de) | Einrichtung im Befehlswerk eines Fliessbandprozessors zur Befehlsunterbrechung und -wiederholung | |
DE2813080A1 (de) | Einrichtung zur speicheradressierung | |
DE4134387C2 (de) | Vorrichtung und Verfahren zum Befehlszuführen in Geräten mit Parallelverarbeitung | |
DE1953364A1 (de) | Wahlausfuehrungsschaltung fuer programmgesteuerte Datenverarbeiter | |
EP0048991A1 (de) | Verfahren und Anordnung zur Behandlung von Unterbrechungsbedingungen während des Arbeitsablaufes in Datenverarbeitungsanlagen mit Mikroprogrammsteuerung | |
DE2720842B2 (de) | Datenübertragungssystem | |
DE2609698C2 (de) | Elektronischer Rechner | |
DE69813196T2 (de) | Zusätzliches register zur minimierung der cpu-leerlaufzyklen während der cache nachfüllung | |
DE69502133T2 (de) | Datenprozessor mit gemeinsamen Anschluss zur Überwachung von internen und externen Speicherereignissen | |
DE2500841A1 (de) | Verfolgungseinrichtung | |
DE3382805T2 (de) | Rechner mit dynamischem Aufbau eines Befehlzusatzfeldes zur Speicherung der folgenden Befehlsadresse. | |
DE3603240C2 (de) | ||
DE2936801C2 (de) | Steuereinrichtung zur Ausführung von Instruktionen | |
DE112017006928T5 (de) | Berechnungsverarbeitungsvorrichtung und informationsverarbeitungssystem |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAP | Request for examination filed | ||
OD | Request for examination | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition |