KR930001056B1 - 하드웨어 소터유니트 및 그의 에러수집방법 - Google Patents

하드웨어 소터유니트 및 그의 에러수집방법 Download PDF

Info

Publication number
KR930001056B1
KR930001056B1 KR1019890015522A KR890015522A KR930001056B1 KR 930001056 B1 KR930001056 B1 KR 930001056B1 KR 1019890015522 A KR1019890015522 A KR 1019890015522A KR 890015522 A KR890015522 A KR 890015522A KR 930001056 B1 KR930001056 B1 KR 930001056B1
Authority
KR
South Korea
Prior art keywords
error
signal
alignment processing
alignment
sorter
Prior art date
Application number
KR1019890015522A
Other languages
English (en)
Other versions
KR900008384A (ko
Inventor
마사루 기쯔레가와
야스노리 가사하라
Original Assignee
미쯔비시덴끼 가부시끼가이샤
시기 모리야
마사루 기쯔레가와
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP63284716A external-priority patent/JPH02129727A/ja
Priority claimed from JP28471788A external-priority patent/JP2763557B2/ja
Application filed by 미쯔비시덴끼 가부시끼가이샤, 시기 모리야, 마사루 기쯔레가와 filed Critical 미쯔비시덴끼 가부시끼가이샤
Publication of KR900008384A publication Critical patent/KR900008384A/ko
Application granted granted Critical
Publication of KR930001056B1 publication Critical patent/KR930001056B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14Error detection or correction of the data by redundancy in operation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/073Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793Remedial or corrective actions
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14Error detection or correction of the data by redundancy in operation
    • G06F11/1402Saving, restoring, recovering or retrying
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

내용 없음.

Description

하드웨어 소터유니트 및 그의 에러수집방법
제1도는 본 발명의 실시예 1의 하드웨어 소터유니트에 의한 정렬처리장치내의 에러처리계를 도시한 블럭도.
제2도는 본 실시예 1에서 정렬처리장치를 n개 선형 결합(파이프라인 결합)시키고, 상위기구와의 접속을 도시한 하드웨어 소터유니트의 구성을 도시한 블럭도.
제3도는 본 실시예 1에서 로컬메모리의 액세스시에 부정어드레스를 발생시켰을 때의 상태신호의 내용을 도시한 도면.
제4도는 본 실시예 1에서 부정어드레스 발생시 이외의 상태신호의 내용을 도시한 도면.
제5도는 본 실시예 1에서 상위기구가 실시하는 소터유니트의 에러보고후의 에러내용의 리드순서를 도시한 플로우차트.
제6도는 본 실시예 1에서 고장단 스킵제어를 위한 플래그 생성순서를 도시한 플로우챠트.
제7도는 본 실시예 및 종래예에서의 하드웨어 소터유니트를 개략적으로 도시한 구성블럭도.
제8도는 제7도의 하드웨어 소터유니트의 내장구성도.
* 도면의 주요부분에 대한 부호의 설명
17 : 에러상태레지스터 18 : 에러어드레스레지스터
19 : 5비트카운터 20~22 : 정렬처리장치
23 : 소터구동회로 24 : 디코더
25 : 데이타버스 30 : 풀업저항
본 발명은 메모리중의 레코드를 지정하는 순서로 나열해서 처리를 실행하는 하드웨어소터의 RAS 기능을 포함하는 하드웨어 소터유니트 및 그의 에러수집방법에 관한 것이다.
제7도는, 예를들면 1986년 9월 26일부의 전자통신학회 기술연구보고(신학기보 Vol, 86, No.170), CPSY-26에 기재된 종래의 에러수집방법을 사용한 하드웨어소터를 도시한 개략적인 구성도, 제8도는 그의 내장구성도이다.
제7도에서, (61)은 TTLㆍSSI/MSI에서 기판 1매에 내장된 정렬처리장치 Pi(i=1~n)로써, 전체가 18단(n=18)의 정렬처리장치 Pi로 구성되어 있다. (62)는 이들 정렬처리장치 사이를 파이프라인(제어클럭에 동기해서 데이타가 연속해서 흐르는 상태)으로 결합하는 데이타흐름, (63)은 각 정렬처리장치 Pi용의 로컬메모리 Mi (i=1 ~n)로써 1단에서 12단까지의 정렬처리장치 P1~P12의 로컬메모리 M1~M12는 RAM으로써 정렬처리장치와 같은 기판에 내장되고, 13단째 이후의 로컬메모리는 정렬처리장치와는 다른 기판에 내장되어 있다. 그리고, 각 로컬메모리의 기억용량 Mi는, 예를들어 정렬레코드의 설계길이를 32B(바이트)로 하면, M1=32B, M2=32B×2=64B, M3=32B×22=128B,…, M17=32B×216≒2MB, M18=32B×217≒4MB로 단수 i의 증가와 함께 2i-1배로 증가하고 있다. 도면중, 메로리기판의 사선은 메모리부를 나타내고 있다. (64)는 이들 정렬처리장치 및 로컬메모리로 되는 소터유니트로서, 소터구동장치(65)와 함께 29매의 기판으로 되는 소터시스템을 구성하고 있다. (66)은 소터구동장치(65)에서 각 정렬처리장치(61)로의 제어선, (67)은 외부메모리에서 로컬메모리 (63)으로 액세스하기 위한 외부 메모리버스이다.
다음에 동작에 대해서 설명한다. 여기서, N(=2n)개의 레코드를 정렬하는 것으로 한다. 제8도의 경우는 n=18로써, N=262, 144≒250,000개의 레코드를 정렬할 수 있다. 이 N개의 레코드로 되는 데이타가 연속해서 데이타흐름(62)로 흘러 최초의 레코드에서 정렬처리장치 P1에 직렬로 입력된다. 최초의 정렬처리장치 P1에서는 1번째의 레코드가 로컬메모리 M1에 로드되고, 이 로드된 레코드와 다음에 입력되는 2번째의 레코드가 정렬되고, 그 정렬된 2레코드길이 1스트링의 데이타가 다음의 정렬처리장치 P2로 출력된다. 이와 같이 해서 정렬처리장치 P1에서는 3번째와 4번째의 레코드, 5번째와 6번째의 레코드인 것과 같이 2개의 레코드씩 정렬되어 그 정렬된 2레코드길이 1스트링의 데이타가 다음의 정렬처리장치 P1로 순차적으로 출력된다. 정렬처리장치 P1에서는 최초에 입력된 1번째, 2번째의 레코드를 정렬한 스트링이 로컬메모리 M2에 로드되고, 이 로드된 스트링과 다음에 입력하는 3번째, 4번째의 레코드를 정렬한 2번째의 스트링이 정렬되어 그 정렬된 4레코드길이 1스트링의 데이타가 다음의 정렬처리장치 P3으로 출력된다. 이와 같이 정렬처리장치 P2에서는 2레코드길이의 2스트링의 정렬이, 정렬처리장치 P3에서는 4레코드길이의 2스트링의 정렬이, 정렬처리장치 Pi에서는 2i-1레코드길이의 2스트링의 정렬이 데이타흐름(62)의 흐름에 따라 실행되어 n번째, 즉 18번째의 정렬처리장치 P18에서는 131072레코드길이의 2스트링의 정렬이 실행되고, 최종출력으로써 262144(=N)레코드길이의 정렬된 데이타가 얻어진다.
그런데, 이와 같은 하드웨어 소터유니트에서의 정렬처리장치는 LSI화 되는 것이 일반적이며, LSI화된 정렬처리장치에 어떠한 장해가 발생한 경우에 종래의 정렬처리방식에서는 다음과 같은 문제점이 있었다. 즉, 종래의 정렬처리방식은 정렬처리장치의 파이프라인 결합의 연속성 때문에 에러의 종류와 성질이 정렬처리장치의 단의수에 비례해서 증가하여 상위기구로의 에러보고의 처리가 복잡하게 된다는 문제점이 있고, 또 1차원 선형결합된 파이프라인 병렬처리이므로 도중단의 정렬처리장치가 고장나면 다음단에서의 정렬처리가 불가능하게 된다는 문제점이 있었다.
또, 정렬처리장치의 에러수집방법에서 에러를 수집하는 타이밍도 맞추기 어렵고, 예를들면 정렬처리장치 사이의 데이타버스에 장해가 있는 경우에 부정장해정보를 수집하는 중에는 버스패리티검사를 할 수 없다는 등의 문제점이 있었다.
본 발명의 목적은 상기와 같은 문제점을 해소하기 위해서 이루어진 것으로서, 에러의 종류와 성질이 정렬처리장치의 단수에 비례해서 증가하여도 상위기구로의 에러보고처리를 간단히 실행할 수 있고, 또 도중단의 정렬처리장치가 고장이어도 정렬처리를 실현할 수 있는 하드웨어 소터유니트를 제공하는 것이다.
본 발명의 다른 목적은 정렬처리장치 사이의 데이타버스에 장해가 있는 경우, 부정장해 정보를 수집하는 중에 버스패리티검사를 실시할 수 있고, 또한 에러해석을 상위기구로 간단하게 실행하여 RAS 기능을 확장하는 에러수집방법을 제공하는 것이다.
본 발명에 관한 하드웨어 소터유니트는 정렬처리를 계속하는 것이 불가능한 장해를 정렬처리장치(20) 또는 (21) 또는 …(22)가 검출하였을 때는 즉시 모든 단의 정렬처리장치(20),(21),…,(22)에서의 정렬처리를 중단시키고 그때의 에러내용을 상위기구(소터구동회로)(23)에 보고하고, 또 정렬처리를 계속하는 것이 가능한 장해를 정렬처리장치가 검출했을 때는 정렬처리 완료후에 모든 단의 정렬처리장치 (20),(21),…,(22)의 처리를 중지하고, 에러내용을 상위기구(23)에 보고하여 에러해석을 실행하고, 정렬처리 재실행시부터는 그 해석결과에서 고장이라고 판단된 j단째의 정렬처리장치 Pj를 뛰어넘어서 정렬데이타가 스트림을 Pj-1에서 Pj+1단의 정렬처리장치로 흐르게 하여 정렬처리를 계속 실행시키는 것을 특징으로 하는 것이다.
이 하드웨어 소터유니트에서, 예를들면 정렬처리장치(21)이 정렬처리를 계속하는 것이 불가능한 장해를 검출하였을 때, 즉시 모든 단의 정렬처리장치 (20),(21), …,(22)에서의 정렬처리를 중단시키고, 그때의 에러내용을 상위기구(23)에 보고한다. 또, 정렬처리장치(21)이 정렬처리를 계속하는 것이 가능한 장해를 검출하였을 때, 정렬처리완료후에 모든 단의 정렬처리장치(20),(21),…,(22)의 처리를 중지하고, 에러내용을 상위기구(23)에 보고하여 에러를 해석하고, 그후 정렬처리를 재실행한다. 그리고, 정렬처리 재실행부터는 그 해석결과에서 고장이라고 판단된, 예를들면 정렬처리장치 (20)을 뛰어넘어서 정렬데이타스트림은 상위기구(23)에서 정렬처리장치(21)로 흘러가서 정렬처리가 계속 실행된다.
[실시예 1]
이하 본 발명의 구성에 대해서 실시예와 함께 설명한다.
제1도는 본 발명의 1실시예에 관한 하드웨어 소터유니트를 설명하기 위한 정렬처리장치내의 에러처리계를 도시한 블럭도이다. 또한, 이 실시예의 하드웨어 소터의 전체구성은 제7도에 도시하였으므로, 여기서는 설명을 생략한다. 도면에서, (8)은 정렬처리장치를 리세트하는 리세트신호, (9)는 에러상태 레지스터의 내용인 상태신호, (10)은 정렬처리를 계속하는 것이 불가능한 장해를 의미하는 에러 1신호, (11)은 정렬처리를 계속하는 것이 가능한 장해를 의미하는 에러 0신호, (12)는 모든 정렬처리장치를 일시 정지시키는 정지신호, (13)은 특정한 정렬처리장치를 지정하는 선택신호, (14)는 상태신호(9)를 리드하기 위한 스트로브신호인 리드신호이다. (15)는 4~1셀렉터, (16)은 8~1셀렉터, (17)은 에러상태 레지스터, (18)은 에러어드레스 레지스터, (19)는 5비트 카운터이다.
제2도는 이 정렬처리방식을 사용한 하드웨어소터의 구성을 도시한 블럭도로서, 특히 파이플라인 결합한 정렬처리장치와 그 상위기구의 접속상태를 도시한 것이다. 도면에서, (20)은 초단의 정렬처리장치, (21)은 2단째의 정렬처리장치, (22)는 n단째의 정렬처리장치, (23)은 상위기구인 소터구동회로, (24)는 수비트폭의 정렬처리장치의 선택신호(26)을 디코드해서 각 정렬처리장치(20)~(22)를 지정하는 디코더, (25)는 피정렬처리레코드가 통과하는 데이타버스, (27),(28),…,(29)는 선택신호(26)의 디코드출력으로서 각 정렬처리장치의 선택신호, (30)은 3상태 개방컬렉터 출력에 대해서 레벨안정화를 위해 부가한 풀업저항이다. 또, (31)은 소터구동회로(23)에서 각 정렬처리장치(20)~(22)에 공통으로 신호(8),(12),(14)등의 신호를 신호를 동기해서 전달하기 위한 기준클럭신호이다.
다음에 이 실시예의 동작에 대해서 설명한다. 제1도에서 정지신호(12)와 선택신호(13)이 동시에 유의로 되면, 장해정보비트 셀렉터인 4~1셀렉터(15)의 출력이 상태신호(9)에 접속된다. 이것에 의해 제2도에 도시한 바와 같이 여러개의 정렬처리장치 (20)~(22)가 1개의 상태신호(9)에 멀티드롭형으로 접속된다. 정렬처리장치 내부에서는 장해가 검출되면, 기본클럭신호(31)의 사이클의 말미타이밍에서 에러 1신호(10) 또는 에러 0신호(11)을 유의로 구동한다. 상위기구인 소터구동회로(23)은 에러 1신호 (10)이 보고되면, 곧 정지신호(12)를 유의로 해서 정렬처리장치를 정지시킨다. 또, 에러 0신호(11)이 보고되면 상위기구인 소터구동회로(23)은 소터유니트의 정렬처리가 완료할 때까지 기다리고 나서 비로소 정지신호(12)를 유의로 해서 정렬처리장치를 정지시킨다. 상위기구인 소터구동회로(23)은 정지한 정렬처리장치의 레지스터 (17),(18 )에서 리드신호(14)에 동기해서 장해정보를 비트시리얼로 리드한다. 이 비트정보는 리드신호(14)를 1회 송출할 때마다 장해정보내용이 1비트씩 교체된다. 또한, 상기 순서는 정렬처리장치(20)~(22)의 전체 n단에 대해서 반복되고, 그 조작을 장해정보가 이루어진 정렬처리장치에 대해서 레지스터(17),(18)의 전체 비트를 리드할 때까지 실행하고, 장해정보를 포함하지 않는 경우는 에러상태 비트만을 리드하고, ECC 에러발생시의 로컬메모리어드레스의 리드는 실행하지 않는다. 제3도 및 제4도는 이들의 장해정보를 비트대응으로 나타낸 도면이며, 왼쪽끝의 선두비트에 의해서 로컬메모리의 부정어드레스발생의 가, 부를 판정하고, 이하 마찬가지로 각각의 비트마다 의미가 부여되어 있다.
제5도는 이 실시예에서 소터구동회로의 에러내용의 리드순서를 나타낸 플로우챠트이다. 정렬처리를 계속하는 것이 불가능한 장해인 에러의 발생을 검출하면(스텝 S1), 정지신호(12)를 유의로 해서 모든 단의 정렬처리장치의 처리를 정지하고(스텝 S2), i=1, j=1로 되도록 초기값 설정을 실행한다(스텝 S3). 그리고, 선택신호(13)을 유의로 해서 대상 정렬처리장치 P1를 특정하고(스텝 S5), 그리고 상태신호(9)가 유의인가를 확인하고(스텝 S4), 유의이면 스트로브신호(리드신호)(14)를 출력하여(스텝 S6), 비트시리얼로 상태신호(9)를 리드하여 에러정보를 확인, 기억하고(스텝 S7), j를 j+1로 증가한다(스텝 S9). 스텝 S4에서 상태신호(9)가 무의이면, 에러보고회로 자체의 고장이라고 판단한다(스텝 S8). 다음에 에러레지스터의 전체 비트수 N과 j를 비교하여(스텝 S10), j
Figure kpo00001
N일 때는 스텝 S6으로 되돌아가고, j>N일 때는 전체상태 32비트를 리드해서(스텝 S15), 전체 ˝1˝이 아니면 변수 i를 i+1로 증가하고(스텝 S11), 정렬처리장치의 전체단수 M과 i를 비교하고(스텝 S12), i
Figure kpo00002
M일 대는 스텝 S3으로 되돌아가고, i>M일 때는 리세트신호(8)을 모든 정렬처리장치에 대해서 출력하여 처리장치내의 장해정보를 클리어한다(스텝 S13). 그후 정렬처리를 재개한다(스텝 S14).
또한, 스텝 S15에서 모두 ˝1˝이면, 로컬메모리 액세스시의 부정어드레스발생이라고 판단하여 i를 i+1로 증가하고(스텝 S11), 상기 처리를 계속한다.
제6도는 이 실시예에서 고장단의 스킵제어를 위한 플래그생성의 순서를 도시한 플로우차트이다. 모든 단의 정렬처리장치에서의 정렬처리를 재개하고(스텝 N1), 정렬을 계속하는 것이 불가능한 에러가 발생하면(스텝 N2), 상술한 제5도의 플로우를 실행한다(스텝 N3). 그리고, 정렬처리 재개후의 금회의 에러와 전회발생한 에러의 내용을 비교하고(스텝 N4). 일치하면 고정고장단이라고 판단하여 고장단스킵의 초기화를 실행하기 위한 제어워드의 설정을 실행하고(스텝 N5), 특정한 바이패스의 정렬처리의 재개를 실행한다(스텝 N6).
다음에 전체적인 동작을 설명한다.
제5도의 흐름에 따라서 상위기구인 소터구동회로(23)에서는 소터유니트(정렬처리장치 및 로컬메모리를 포함하는 유니트)의 에러내용을 리드하고, 에러내용은 대응하는 정렬처리장치 Pi에 대응해서 기억되어 모든 처리장치에 대해서 에러내용의 보고가 종료하면, 소터유니트의 모든단에 대해서 리세트신호(8)이 입력되어 재차 정렬처리를 재개하지만, 그후 정렬을 계속하는 것이 불가능한 에러가 발생하면, 다시 제5도의 흐름에 따라 에러내용이 보고, 기억되고, 전회의 에러내용과 불일치하면 재차 제5도의 흐름에 따라 모든 단에서의 정렬처리를 재개하고, 만약 전회의 에러내용과 일치하면 고정고장이라고 간주하여 해당 정렬처리장치 Pj에서는 어떠한 정렬처리를 실행시키지 않기 위한 플래그를 유지한 초기화제어워드를 설정하고, 정렬처리를 재실행한다. 즉, 초기화 제어워드는 정렬처리장치 Pi에서 1비트 우측으로 시프트해서 정렬처리장치 Pi+1로 이행하는 구성으로 하는 것에 의해, 예를들면 제3단만 스킵시키는 데에는 초기화의 특정워드를 0004(H)로 하고, 제5단만 스킵시키는데에는 0010(H)로 하고, 또 제1~4단을 연속스킵시켜 제5단에서 정렬을 개시하는데에는 특정제어워드를 000F(H)로 설정하면, 오른쪽의 비트의 LSB 비트에서 정렬처리장치 Pi는 리드하고 1비트씩 시프트하여 비트가 유지되어 있는가의 여부로 자체단에서의 정렬처리가부를 각 정렬처리장치 P1가 판단한다는 방식, 즉 비트가 유지되어 있으면(비트=1), 자체단에서는 아무런 처리를 하지 않고 다음단으로 이행하고, 비트가 유지되어 있지 않으면(비트=1), 자체단에서 정렬처리를 실행하고 다음단으로 이행하는 방식으로 고장단바이패스 기구를 구성하고 있다.
이와 같이 상기 실시예의 소터유니트는 그 상위구성인 소터구동회로와의 사이에 소터유니트에서 발생하는 장해의 통지와 그 내용보고를 위한 5개의 신호(에러 0, 에러 1, 상태, 선택, 리드의 각 신호)를 가지며, 또 피정렬레코드의 선두를 의미하는 레코드초기화 제어워드중의 특정워드가 파이프라인 결합으로 연결된 정렬처리장치 사이를 다음단으로 이행할 때마다 1비트씩 시프트되고, 소터유니트에서 장해의 보고를 받은 소터구동회로가 에러해석후에 고정고장이라고 판단한 정렬처리장치 Pj에대해서는 j단을 바이패스하도록 소터유니트로의 입력레코드의 초기화제어 워드중의 특정워드를 설정하는 것에 의해 소터유니트의 정렬처리장치 Pj-1단의 정렬처리후는 정렬처리장치 Pj를 그냥 지나쳐서 정렬처리장치 Pj+1단에서 정렬처리를 계속시키는 고정고장단 바이패스기구를 사용한 것이다.
즉, 장해정보 수집을 위한 5개의 입출력 신호핀을 각각이 구비한 정렬처리장치 Pi(i=1~n)를 직렬로 파이프라인 결합하고, 각각의 정렬처리장치에서 2개의 개방드레인 출력의 에러신호를 각각 서로 와이어드 OR결합하며 소터구동회로에 대해서 소터유니트의 에러발생보고를 실행하고, 또 각 정렬처리장치에서 3상태출력에 의해 에러상태신호를 소터구동회로에 대해서 모든 단에서의 버스결합으로 연결하여 소터구동회로에서 각 단의 에러상태 리드에 따라서 그 내용을 보고하고, 보고를 받은 소터구동회로 (23)에서 에러를 수집, 해석하여 고장이라고 판정된 단은 재실행시에 앞단에서 다음단으로 정렬데이타를 어떠한 가공도 하지 않고 바이패스하는 것에 의해 정렬처리를 계속시킬 수 있다.
상기 실시예에 의하면, 정렬처리장치를 파이프라인 결합에 의해 구성한 하드웨어 소터유니트에서의 에러처리계를 에러의 내용에 따라 즉시 에러해석을 요하는 것과 그렇지 않은 것으로 2분할하고, 각각의 경우에 정렬처리장치의 에러레지스터를 적당하게 리드하는 것에 의해 간단하면서도 일반성을 잃지 않고 에러처리를 실현할 수 있어 에러해석이 상위기구에 의해 간단히 실행된다. 한편, 정렬처리장치 자체 또는 로컬메모리의 일부가 고정고장으로 된 경우, 고장대상단을 스킵해서 정렬처리를 실시하는 유연한 구조를 가지며, 고장장소의 디바이스를 교체할 필요가 없이 소터유니트 전체의 RAS 기능확장에 효과가 있다.
[실시예 2]
본 실시예는 하드웨어 소터유니트의 상위기구인 소터구동회로에 의해 실시되는 에러수집방법을 설명하는 것으로, 상기 제1도~제5도를 사용해서 설명한 하드웨어 소터유니트의 작용효과와 마찬가지이므로 그 설명은 생략한다.
여기서, 본 실시예는 상기 제5도의 플로우차트에서 알 수 있는 바와 같이 장해정보를 수집하기 위한 5개의 입출력신호핀(에러 0신호, 에러 1신호, 상태신호, 선택신호, 리드신호)과 에러정보 저장레지스터를 각각 구비한 동일 구성의 정렬처리장치 Pi(i= 1~n)를 직렬로 파이프라인 결합하고, 각 정렬처리장치에서 2개의 개방드레인 출력의 에러 1,0신호(10),(11)을 각각 서로 와이어드 OR 결합하며 소터유니트의 상위기구 (23)에 각 에러보고를 실행하고, 또 각 정렬처리장치에서 3상태출력의 상태신호(1)을 정렬처리장치에서 상위기구(23)에 버스결합으로 연결하여 정렬처리장치의 에러내용을 보고하고, 보고를 받은 상위기구(23)에서 에러를 수집, 해석한다.
따라서, 상기 실시예에 의하면 상기 와이어드 OR 결합에 의해서 임의의 개수의 정렬처리장치에서 동시에 상위기구(23)에 대해서 에러보고가 가능하며, 또 상기 버스결합에 의해 특정한 정렬처리장치의 에러내용을 순차적으로 보고할 수 있게 된다. 즉, 상기 실시예에 의하면 장해정보를 수집하기 위한 전용의 경로와 에러정보저장 레지스터를 정렬처리장치 내부에 마련하고, 처리장치 내부에서 장해의 정도(정렬처리를 계속하는 것이 불가능한 장해인가 가능한 장해인가)에 의해 그 보고시간을 구별하고, 검출된 장해정보를 상위기구에서 수집, 해석, 판단할 수 있다.
또한, 상기 실시예 1,2에서는 정렬처리를 계속하는 것이 불가능한 장해용인으로써 로컬메모리 ECC의 멀티에러, 입력데이타의 페리티에러, 제어마이크로의 패리티에러, 플래그의 순서에러 및 로컬메모리로의 부정어드레스(어드레스오비)에러등이 있지만, 정렬처리장치내의 레지스터군을 2중시스템으로 하거나, 데이타버스에 패리티비트를 부가하는 등 RAS 기능을 확장하여도 좋다. 또, 에러어드레스정보를 로컬메모리의 부정어드레스 및 ECC 에러발생의 로컬메모리어드레스에 한정하지 않고, 내부 레지스터의 어드레스에 확장하여도 좋다.
또, 고장단바이패스 기구는 정렬처리장치의 고정고장에 한정되지 안혹, 로컬메모리의 고정고장에 대해서도 효과가 있으며, 시스템 IPL시에 시스템진단의 일부로서 실시하면, 상기 실시예와 마찬가지의 효과가 있다.
이상과 같이 본 발명에 의하면, 정렬처리를 계속하는 것이 불가능한 장해를 정렬처리장치가 검출하였을 때는 즉시 모든 단의 정렬처리장치에서의 정렬처리를 중단시키고 그때의 에러내용을 상위기구에 보고하고, 또 정렬처리를 계속하는 것이 가능한 장해를 정렬처리장치가 검출하였을 때는 정렬처리 완료후에 모든 단의 정렬처리장치의 처리를 정지하고, 에러내용을 상위기구에 보고하여 에러를 해석하고, 그후 정렬처리를 재실행시키도록 했으므로 에러의 종류와 성질이 정렬처리장치의 단수에 비례해서 증가하여도 병렬머신의 일반성을 상실하는 일없이 에러처리를 간단하게 실행할 수 있고, 또 정렬처리장치 사이의 데이타버스에 장해가 있는 경우, 부정장해정보를 수집하는 중에 버스패리티검사를 실시할 수 있고, 또 에러 해석을 상위기구에서 간단히 할 수 있어 RAS 기능이 확장하는 등의 효과가 얻어진다.
또, 정렬처리 재실행시부터는 그 해석결과에서 고장이라고 판단된 j단째의 정렬처리장치 Pi를 뛰어 넘어서 정렬데이타 스트림을 Pi-1에서 Pi+1단의 정렬처리장치로 흐르게 하여 정렬처리를 계속 실행시키도록 하였으므로 상위기구로의 에러보고처리는 간단화되고, 또 도중단의 정렬처리장치가 고장이어도 정렬처리를 실행할 수 있다는 효과를 얻을 수 있다.

Claims (2)

  1. 같은 종류의 n개의 정렬처리장치 Pi(i=1~n)이 직렬로 파이프라인 결합되고, 상기 각 정렬처리장치 Pi에 기억용량이 적어도 2i-1레코드 길이의 로컬메모리 Mi(i=1~n)을 접속해서 이루어지는 하드웨어 소터유니트에 있어서, 정렬처리를 계속하는 것이 불가능한 장해인 에러 1신호(10)의 발생을 정렬처리장치에서 검출하면, 정지신호(12)를 유의로 하여 모든 단의 정렬처리장치의 처리를 정지시키고, 정렬처리를 계속하는 것이 가능한 장해인 에러 0신호(11)의 발생을 정렬처리장치에서 검출하면, 소터유니트의 정렬처리가 완료할 때까지 기다리고 나서, 정지신호(12)를 유의로 하여 정렬처리장치를 정지시키며, 소터구동회로의 리드신호(14)에 동기해서 정지한 정렬처리장치의 레지스터(17),(18)에서 장해정보를 비트 시리얼로 리드하는 소터구동회로 (23), 소터구동회로에서의 수비트폭의 정렬처리장치의 선택신호(26)을 디코드하여 각 정렬처리장치 (20~22)를 지정하는 디코더(24)와 장해가 검출되면, 소터구동회로에서의 기본 클럭신호(31)의 사이클의 말미 타이밍에서 정렬처리를 계속하는 것이 불가능한 장해를 의미하는 에러 1신호(10) 또는 정렬처리를 계속하는 것이 가능한 장해를 의미하는 에러 0신호(11)을 유의로 구동하여 소터구동회로(23)에 공급하는 정렬처리장치를 포함하며, 고장으로 판단된 i 단째의 처리장치 Pi를 정렬 데이타 스트림은 통과하지만, 처리장치 Pi에서는 연산을 실행하지 않고, Pi-1에서 Pi+1단의 정렬처리장치로 처리를 바이패스하여 병렬처리를 계속시키는 하드웨어 소터유니트.
  2. 같은 종류의 n개의 정렬처리장치 Pi(i=1~n)가 직렬로 파이프라인 결합되고, 상기 각 정렬처리장치 Pi에 기억용량이 적어도 2i-1레코드 길이의 로컬메모리 Mi(i=1~n)을 접속하여 이루어지는 정렬처리장치의 에러 수집방법에 있어서, 정렬처리를 계속하는 것이 불가능한 장해인 에러 1신호(10)의 발생을 소터구동회로가 정렬처리장치에서 검출하면, 정지신호(12)를 유의로 하여 모든 단의 정렬처리장치의 처리를 정지시키고 정렬처리를 계속하는 것이 가능한 장해인 에러 0신호(11)의 발생을 소터구동회로가 정렬처리장치에서 검출하면, 소터유니트의 정렬처리가 완료할때까지 기다리고나서 정지신호(14)를 유의로 하여 정렬처리장치를 정지시키는 스텝, 선택신호(13)을 유의로 하여 대상으로 되는 정렬처리장치를 특정하는 스텝, 상태신호(9)가 유의인가를 확인하는 스텝, 유의이면, 소터구동회로에서 리드신호(14)를 출력하는 스텝, 비트 시리얼로 상태신호(9)를 리드하여 에러 정보를 확인, 기억하는 스텝, 상기 스텝들을 순서대로 정렬처리장치의 전체 단에 대해서 반복한 후, 정렬처리를 재실행하는 스텝을 포함하는 정렬처리장치의 에러 수집 방법.
KR1019890015522A 1988-11-10 1989-10-27 하드웨어 소터유니트 및 그의 에러수집방법 KR930001056B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP63-284716 1988-11-10
JP63284716A JPH02129727A (ja) 1988-11-10 1988-11-10 ソート処理装置
JP284716 1988-11-10
JP284717 1988-11-10
JP63-284717 1988-11-10
JP28471788A JP2763557B2 (ja) 1988-11-10 1988-11-10 ハードウェアソータユニット

Publications (2)

Publication Number Publication Date
KR900008384A KR900008384A (ko) 1990-06-04
KR930001056B1 true KR930001056B1 (ko) 1993-02-13

Family

ID=26555580

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890015522A KR930001056B1 (ko) 1988-11-10 1989-10-27 하드웨어 소터유니트 및 그의 에러수집방법

Country Status (5)

Country Link
US (1) US5101408A (ko)
KR (1) KR930001056B1 (ko)
DE (1) DE3937389A1 (ko)
FR (1) FR2638866B1 (ko)
GB (1) GB2226169B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5383201A (en) * 1991-12-23 1995-01-17 Amdahl Corporation Method and apparatus for locating source of error in high-speed synchronous systems
US5461628A (en) * 1993-06-18 1995-10-24 Nec Corporation Network system capable of network elements with decreasing load of a monitoring device
US5500940A (en) * 1994-04-25 1996-03-19 Hewlett-Packard Company Method for evaluating failure in an electronic data storage system and preemptive notification thereof, and system with component failure evaluation
US6182071B1 (en) 1998-05-20 2001-01-30 Mitsubishi Denki Kabushiki Kaisha Sorting and summing record data including generated sum record with sort level key

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54146549A (en) * 1978-05-09 1979-11-15 Hitachi Ltd Information processor
US4414643A (en) * 1981-05-15 1983-11-08 The Singer Company Ordering system for pairing feature intersections on a simulated radar sweepline
JPS59214952A (ja) * 1983-05-20 1984-12-04 Nec Corp 障害処理方式
BR8503913A (pt) * 1984-08-18 1986-05-27 Fujitsu Ltd Sistema e processo de recuperacao de erros em um processador de dados do tipo de canalizacao tendo um dispositivo de memoria de controle e processo de recuperacao de erros em um processador de dados do tipo de canalizacao
JPS6226580A (ja) * 1985-07-29 1987-02-04 Hitachi Ltd 障害処理方式
GB8605366D0 (en) * 1986-03-05 1986-04-09 Secr Defence Digital processor
FR2602891B1 (fr) * 1986-08-18 1990-12-07 Nec Corp Systeme de correction d'erreur d'un systeme a multiprocesseurs pour corriger une erreur dans un processeur en mettant le processeur en condition de controle apres achevement du redemarrage du microprogramme a partir d'un point de reprise
US4745605A (en) * 1986-08-19 1988-05-17 Amadahl Corporation Control word error detection and classification
JPS6377244A (ja) * 1986-09-19 1988-04-07 Nippon Denso Co Ltd 通信制御装置

Also Published As

Publication number Publication date
GB2226169B (en) 1993-04-07
GB8925495D0 (en) 1989-12-28
DE3937389C2 (ko) 1991-11-07
DE3937389A1 (de) 1990-05-17
US5101408A (en) 1992-03-31
FR2638866B1 (fr) 1996-08-02
KR900008384A (ko) 1990-06-04
FR2638866A1 (fr) 1990-05-11
GB2226169A (en) 1990-06-20

Similar Documents

Publication Publication Date Title
EP0716421B1 (en) A method for testing an array of Random Access Memories (RAMs)
EP0111053B1 (en) On-chip monitor
US4996688A (en) Fault capture/fault injection system
CA1145852A (en) Diagnostic circuitry in a data processor
JPH04228199A (ja) 内容参照可能メモリの自己検査方法及び装置
EP0031501A2 (en) Diagnostic and debugging arrangement for a data processing system
JPS5852259B2 (ja) コシヨウシンダンホウホウ オヨビ ソウチ
JPH052654A (ja) マイクロコンピユータの故障検知方法および回路
US3735105A (en) Error correcting system and method for monolithic memories
KR930001056B1 (ko) 하드웨어 소터유니트 및 그의 에러수집방법
JPS63200249A (ja) 情報処理装置
US4660198A (en) Data capture logic for VLSI chips
JPS6227479B2 (ko)
CA1200908A (en) History memory control system
JP2763557B2 (ja) ハードウェアソータユニット
JPS60239836A (ja) 論理回路の故障診断方式
JPH06242925A (ja) ソート処理装置
US5689634A (en) Three purpose shadow register attached to the output of storage devices
JPH02129727A (ja) ソート処理装置
US7434151B2 (en) Read control systems and methods
JPH0214734B2 (ko)
JPS60214043A (ja) パイプライン制御回路
SU1160414A1 (ru) Устройство дл контрол логических блоков
Manning Self-Diagnosis of Electronic Computers--An Experimental Study
JPS63200250A (ja) キヤツシユ記憶装置の擬似障害発生方式

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090209

Year of fee payment: 17

EXPY Expiration of term