DE2914579C2 - Verfahren zur Analyse von integrierten Schaltungen - Google Patents

Verfahren zur Analyse von integrierten Schaltungen

Info

Publication number
DE2914579C2
DE2914579C2 DE19792914579 DE2914579A DE2914579C2 DE 2914579 C2 DE2914579 C2 DE 2914579C2 DE 19792914579 DE19792914579 DE 19792914579 DE 2914579 A DE2914579 A DE 2914579A DE 2914579 C2 DE2914579 C2 DE 2914579C2
Authority
DE
Germany
Prior art keywords
chip
error
integrated circuits
chips
distribution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19792914579
Other languages
German (de)
English (en)
Other versions
DE2914579A1 (de
Inventor
Günter Dipl.-Ing. 8000 München Schindlbeck
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19792914579 priority Critical patent/DE2914579C2/de
Publication of DE2914579A1 publication Critical patent/DE2914579A1/de
Application granted granted Critical
Publication of DE2914579C2 publication Critical patent/DE2914579C2/de
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302Contactless testing

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)
DE19792914579 1979-04-10 1979-04-10 Verfahren zur Analyse von integrierten Schaltungen Expired DE2914579C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19792914579 DE2914579C2 (de) 1979-04-10 1979-04-10 Verfahren zur Analyse von integrierten Schaltungen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19792914579 DE2914579C2 (de) 1979-04-10 1979-04-10 Verfahren zur Analyse von integrierten Schaltungen

Publications (2)

Publication Number Publication Date
DE2914579A1 DE2914579A1 (de) 1980-10-23
DE2914579C2 true DE2914579C2 (de) 1987-04-16

Family

ID=6068010

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19792914579 Expired DE2914579C2 (de) 1979-04-10 1979-04-10 Verfahren zur Analyse von integrierten Schaltungen

Country Status (1)

Country Link
DE (1) DE2914579C2 (US07608600-20091027-C00054.png)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2979708B1 (fr) * 2011-09-06 2014-06-06 Eads Europ Aeronautic Defence Procede de caracterisation de la sensibilite d'un composant electronique soumis a des conditions d'irradiation

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
NICHTS-ERMITTELT

Also Published As

Publication number Publication date
DE2914579A1 (de) 1980-10-23

Similar Documents

Publication Publication Date Title
DE69514790T2 (de) Verfahren zur Einstellung der Schwellspannung einer Referenzspeicherzelle
DE3688612T2 (de) System mit Elektronenstrahlprüfsonde zum Analysieren integrierter Schaltungen.
DE3013523C2 (de) Prüfschaltungsanordnung für Speicher
DE69026743T2 (de) Fehlertolerantes Speichersystem
DE69229673T2 (de) Verfahren zur Bewertung des Gatteroxids nicht-flüchtiger EPROM, EEPROM und flash-EEPROM-Speicher
DE3637682A1 (de) Prueffaehiger, nicht-fluechtiger halbleiterspeicher mit variablem schwellenwert
DE3906494C2 (US07608600-20091027-C00054.png)
DE69523009T2 (de) Schaltungsstruktur und Verfahren zur Belastungsprüfung von Bitleitungen
DE69614046T2 (de) Nichtflüchtige Halbleiterspeicher
DE69230750T2 (de) Nichtflüchtige Halbleiterspeicheranordnung
DE3607015A1 (de) Verfahren und vorrichtung zur funktionspruefung von direktzugriffsspeichern
DE19629888A1 (de) Verfahren zur Auffrischung von Flashspeicherdaten auf einer Flash-Festplattenspeicherkarte
EP1143256B1 (de) Testanordnung zur Funktionsprüfung eines Halbleiterchips
DE19525536C2 (de) Verfahren und Vorrichtung zur Feststellung eines Fehlers in einem IC unter Verwendung eines Strahls geladener Teilchen
DE19540621A1 (de) Funktionsprüfgerät für integrierte Schaltungen
EP0178512A1 (de) MOS-Schaltung mit einem E2-PROM
DE2650574A1 (de) Speicher
DE69731255T2 (de) Verfahren zum Löschen eines nichtflüchtigen Speichers
DE69830867T2 (de) Halbleiteranordnung mit einer leitenden Schutzschicht
DE68910322T2 (de) Verfahren zur Inspektion von Durchkontakt-Stiften in integrierten Schaltungspackungen mittels Photoemission.
DE112019007183T5 (de) ReRAM-Speicherzelle mit Doppelwortleitungssteuerung
DE2504076A1 (de) Anordnung und verfahren zur kontaktpruefung von halbleiterschaltungen
DE68921780T2 (de) In ein Halbleiterspeichergerät eingebaute Redundanzschaltung.
DE69128978T2 (de) Dynamische Speicheranordnung und ihre Prüfungsverfahren
DE2914579C2 (de) Verfahren zur Analyse von integrierten Schaltungen

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition