DE2855517C2 - - Google Patents

Description

Die Erfindung geht aus von einem Verfahren zur Signalübertragung gemäß dem Oberbegriff des Anspruchs 1.

In der Starkstrommeßtechnik besteht seit einiger Zeit das Bemühen die potentialüberbrückende Funktion der üblichen Strom­ wandler durch weniger aufwendige Lösungen zu ersetzen. Dabei soll insbesondere das Problem der Hochspannungsisolation zwischen Primär- und Sekundärseite umgangen werden, das zu erheblichen Kosten und bei extremen Spannungen (über 400 kV) auch zu grundsätzlichen technischen Schwierigkeiten führt.

Während passive Lösungen, z. B. Faraday-Rotatoren mit optischen Übertragungskanälen oder mit Mikrowellenübertragung noch nicht zu befriedigenden Ergebnissen geführt haben, versprechen aktive Lösungen mit auf Hochspannung liegenden Modulatoren und Meßwertübertragung durch Lichtleiter (optische Faserleitungen) die zugleich die Potentialtrennung und -überbrückung besorgen, bessere Erfolge (DD-PS 1 23 244; CH-PS 5 77 734).

Da die optische Datenübertragung nur für Daten in binärer Form zuverlässig durchführbar ist, konzentriert sich das Problem vor allem auf die Schaffung einer geeigneten Umwandlung des analogen Eingangs- oder Meßsignals in ein Impulssignal, das optisch übertragen werden kann und eine zuverlässige Wiedergewinnung auf der Empfangsseite ermöglicht.

Für die eigentliche Datenübertragung kommt z. B. pulsförmige Frequenzmodulation sowie eine Pulscodemodulation oder dgl. in Betracht.

Für Verrechnungszwecke wird eine Amplituden-Genauigkeit (incl. Null­ punkt-Stabilität) von typ. 0,1 bis 0,2% beim Nennstrom verlangt, der Phasenfehler soll typisch ca. 0,15-0,3 Grad nicht überschreiten. (Bei 50, bzw. 60 Hz bedeutet dies eine Echtzeitmessung und Über­ tragung mit max. ca. 8÷17 µsec Gesamtverzögerung.)

Für Schutzzwecke wird das Schwergewicht vor allem auf extreme Dynamik gelegt (Meßbereich bis ca. 1000 : 1) mit reduzierten Anforderungen an Amplituden- und Phasen-Genauigkeit (ca. ±3÷5%, ca. ±1 bis ±3 Grad).

Aktive Teile der Schaltungen können große Temperaturschwankungen (-25 bis +45 Grad oder mehr) und extremen elektromagnetischen Betriebs­ bedingungen (Blitzeinschlag, Schalthandlungen, Kurzschluß an der Leitung) ausgesetzt werden. Wartung des Modulators auf Hochspannung ist sehr schwierig und kaum ohne Leitungsabschaltung möglich. Daher wird auch möglichst hohe Zuverlässigkeit des Modulators zu zwingender Bedingung.

Die Anforderungen an die Amplitudengenauigkeit eines Verrechnungs­ stromwandlers können mit einer 11 bis 12 bit PCM (Puls Code Modulation) erreicht werden. Auf der Hochspannung wird ein entsprechender A/D (Analog-Digital Convertor) mit vorgeschaltetem S+H (Sample and Hold) verwendet (EPRI). Periodisch wird der Momentanwert des vorver­ arbeiteten Signals (verstärkt, abgeschwächt, gefiltert usw.) in S+H gespeichert, nachher wird eine (meist auf dem "successive-approximation" Prinzip beruhende) A/D Konversion durchgeführt. Die Daten werden dann seriell über die optische Faserleitung dem Empfänger/ Demodulator übermittelt. Als Vorteil dieses Verfahrens kann die Unabhängigkeit einzelner Messungen und daraus resultierende hohe "slew-rate" (Folge-Geschwindigkeit für schnelle Änderungen des Eingangssignals) genannt werden.

Dagegen weist das Verfahren einige Nachteile auf. Es ist äußerst schwierig, die erforderliche Phasenechtheit (kleine Zeitverzögerung) zu erreichen. Von den verfügbaren 8-17 µsec entfällt schon ein wesentlicher Teil für "acquisition-time" des S+H′s. A/D Konversion und Datenübermittlung müssen mit extrem hoher bit- Rate erfolgen (erhöhte Anforderungen an den elektrooptischen Übertragungskanal).

Die Demodulation muß synchron geschehen, daher ist die übliche "clock- extraction" auf der Empfängerseite notwendig. Damit beim Einschalten einer stromlosen Leitung (alle Bits gleich Null) die Messung ohne Verzögerung (settling-time der "clock-extraction") anlaufen kann, muß ständig ein Synchronisationssignal beigemischt werden, was andererseits zur weiteren Erhöhung der zu übertragenden bit-Rate führt.

Ein Sample-and-Hold stellt im Hold-Mode eine extrem hochohmige Schaltung dar, die empfindlich auf elektromagnetische Störungen ist. Hochauflösende schnelle A/D-Wandler sind zur Zeit nur in Hybrid-Technik verfügbar, bei der niedrigere Zuverlässigkeit als bei monolitischer Technik zu erwarten ist (vgl. Military Standardisation Handbook MIL-HDBK-217B).

Ein Pulsmodulationsverfahren ist bekannt aus der DE-AS 15 37 249. Bei diesem Verfahren wird durch Deltamodulation eines Eingangs­ signals eine Ausgangsimpulskette positiver und negativer Polarität erzeugt. Da dieses Verfahren asynchron arbeitet, tritt eine Phasenverschiebung zwischen Eingang und Ausgang auf. Jedesmal dann, wenn das Eingangssignal durch einen festen Spannungswert geht, beispielsweise den Null-Pegel, wird ein zusätzlicher Aus­ gangsimpuls erzeugt, dessen Polarität der Anstiegsrichtung der Eingangssignalspannung zugeordnet ist. Bei diesem Verfahren wird der Momentanwert des Eingangssignals nicht erfaßt.

Im IBM Technical Disclosure Bulletin Vol. 19, No. 2, July 1976, Seiten 447 und 448 ist ein Delta Modulator angegeben, der als Analog-Digital-Wandler verwendet werden kann und mit einem Vor-/Rückwärtszähler und einem nachgeschalteten DIA- Wandler versehen ist. Das vom DIA-Wandler abgegebene Signal wird dort mit dem Eingangssignal zur Steuerung des Vor-/ Rückwärtszählers verglichen. Der Delta Modulator kann positive und negative Signalimpulse übertragen, eine Verarbei­ tung des statischen Wertes "Null" ist nicht möglich. Ferner kann ein Driften des Ausganges gegenüber dem Eingang nicht ausgeschlossen werden.

Aufgabe der Erfindung ist daher die Schaffung eines Signalüber­ tragungsverfahrens, welches eine zuverlässige, gegen Störsignale, Übertragungsausfälle und Drifterscheinungen sichere Wiedergewinnung eines Eingangssignals ermöglicht. Das erfindungs­ gemäße Verfahren zur Lösung dieser Aufgabe kennzeichnet sich durch die im Anspruch 1 angegebenen Merkmale. Danach wird das Signal in einer mehrwertigen Pulsmodulation über­ tragen, z. B. in einer 2-bit DPCM (differential-pulse-code modulation). Die Nullstellen des Signals werden in einer 1-bit PCM ("pulse-code modulation") übertragen, der eine übergeordnete Priorität über der DPCM zugeteilt wird (die 1 bit PCM maskiert das 2 bit DPCM Signal).

Bei der DPCM werden nur Änderungen des Signals (positiv oder negativ) übertragen, was zur Reduktion der zu übertragenden bit-Rate führt. Zur Rekonstruktion des Signals beim Empfang muß allerdings das Diffenz-Signal integriert werden. Es ist ein bekannter Nachteil aller DPCM Systeme, (incl. Delta-Modulation), daß dieser Integrator auch Störungen und Offset mitintegriert, wodurch eine zeitlich unbestimmte (oder sogar zunehmende) Versetzung des Nullpunktes (bis zur Linearitätsgrenze des Integrators) entstehen kann.

Durch Mitverwenden der übergeordneten 1 bit PCM kann dagegen in jedem Nullpunktdurchgang des Eingangssignales ein Reset des Digital- Integrators im Empfangsteil durchgeführt werden. Das System wirkt so selbstkorrigierend, die oben genannten Nachteile der DPCM entfallen. Bei abgeschalteter Leitung wird ständig "Null" Code übertragen und der Integrator auf Null gehalten.

Die 3 bit Information kann vorzugsweise in der Form einer Pulsbreiten- Modulation (z. B. mit binär abgestuften Pulsbreiten für einzelne bits) über eine 1 Kanal Übertragungsstrecke dem Empfänger übermittelt werden (vgl. O. Lanz: Verfahren und Einrichtung zur Übertragung elektrischer Signale. CH Patentschrift 5 77 734).

Da die Dekodierung der Pulsbreitenmodulation asynchron geschehen kann, kann auch die ganze Meßwertübertragung asynchron geschehen. Dadurch entfällt auch "clock-extraction" im Empfängerteil.

Fig. 1 zeigt das stark vereinfachte Prinzipsignalschaltbild einer möglichen Realisierung des Modulators nach vorliegender Erfindung, während

Fig. 2 und 3 Diagramme des Eingangssignals ES, des Folgesignals FS und des Steuersignals SS sowie des Ausgangssignals AS über der Zeit t wiedergeben.

Nach Fig. 1 liefert ein Eingangssignalgeber aus Verstärker 2 und Null­ stellengeber, bestehend aus einem Analog-Sperrschalter 21 mit Null­ stellengenerator 22 und an eine Signalquelle 1 angeschlossen, das Eingangssignal ES und ist über einen Summierwiderstand 3 mit dem Ausgang 81 eines Digitalanalogwandler 8 verbunden. (Für ein bipolares Eingangssignal wird 8 ein bipolarer Digitalanalogwandler.) Der Digital- Eingang 84 des D/A-Wandlers 8 wird mit dem Ausgang 94 eines mehr­ stufigen Vorwärts-Rückwärts-Zählers 9 verbunden, der den D/A-Wandler 8 steuert.

Komparatoren 6 und 7 überwachen das Signal-Gleichgewicht am Ausgang 81 des D/A-Wandlers. Verändert sich das Eingangssignal und überschreitet dabei die Differenz am Punkt 81 die Grenze der toten Zone von ±U₁ (typ. | U₁ | < | LSB |, z. B. LSB/2) spricht der entsprechende Komparator an und ermöglicht durch die UND-Verknüpfung in 10 bzw. 11 das Zuleiten des nächsten clock-Impulses vom clock-Generator 13 zu dem Vorwärts- bzw. Rückwärts-Zähleingang (91 bzw. 92) des Zählers 9. Die Polarität ist dabei so gewählt, daß durch den Zählvorgang die Spannungsdifferenz am Punkt 81 verkleinert wird. (LSB = least significant bit = geringstwertige Binärzahlstelle.)

Kreuzt das Eingangssignal die Null-Linie, fällt das Ausgangssignal von 2 in das Null-Fenster ±U₀ (typ. | U₀ | < | LSB | des Signals) des Fenster-Diskriminators (Komparatoren 4, 5, UND-Kreis 45). Über eine UND-Verknüpfung 12 wird dann ein clock-Impuls dem Reset-Eingang 93 des Zählers 9 zugeführt, wodurch 9 und 8 auf Null gesetzt werden.

Vorwärts- und Rückwärts-Zählimpulse und der Resetimpuls werden gleich­ zeitig auch einem Impulskodierer 14 (z. B. Pulsbreiten-Modulator) zugeführt. Der kodierte Ausgang wird mittels eines Senders 15 (im Beispiel als LED gezeigt), einer Übertragungsleitung 16 (z. B. Licht­ faser) und eines Detektors 17 (z. B. Photodetektor) dem Empfänger 18 und dem Dekodierer 19 zugeführt.

An den Ausgängen von 19 werden wieder 3 Signale rekonstruiert, die in gleicher Bedeutung und Zuordnung dem Vorwärts- und Rückwärts-Zähl­ eingang und dem Reset-Eingang (201, 202, 203) des mehrstufigen Vor­ wärts-Rückwärts-Zählers 20 zugeführt werden.

Beide Zähler 9 und 20 laufen parallel, am Ausgang 204 von 20 liegt dieselbe bit-Kombination vor, wie am Eingang des D/A-Wandlers 84.

Für eine Rekonstruktion des Analogsignals von 1 kann 204 dem digitalen Eingang eines zweiten D/A-Wandlers 205 zugeführt werden.

Für eine praktische Ausführung wird eine kompliziertere Struktur der Logik benötigt. So werden vorzugsweise D-Flip-Flops als Zwischen­ speicher zwischen den Ausgängen von 6, 7, 45 und den Eingängen von 10, 11, 12 eingesetzt, die von einem Mehrphasen clock-Generator 13 gesteuert werden. Eine zusätzliche Logik wird ein Überlaufen beider Zähler beim Überschreiten des Signal-Maximalwertes in beiden Richtungen verhindern. Der Pulskodierer 14 wird vorzugsweise mit dem clock-Generator verknüpft.

Da aber diese Zusätze dem bekannten Stand der Technik entsprechen, wird hier auf eingehendere Diskussion verzichtet.

Als D/A-Wandler 8 und 205 können lineare, aber auch kompandierende D/A-Wandler verwendet werden (z. B. für Schutzzwecke).

Für eine genaue Übertragung von Gleichspannungssignalen, bzw. Signalen, die die Null-Linie selten oder gar nicht kreuzen, kann aus einem Zeitgeber ein periodisches Resetsignal (z. B. als Ersatz oder Zusatz zum Ausgang von 45) abgeleitet werden, das eine periodische Eichung des Nullpunktes erlaubt.

Die maximale slew-rate (Folgegeschwindigkeit) für ein zeitlich varierendes Signal ist begrenzt durch die clock-Frequenz und die Auflösung (Größe des LSB). Diese Eigenschaft kann bei richtiger Dimensionierung zur Unterdrückung von kurzzeitigen Störungen ausgenützt werden.

Überschreitet die Steilheit des Signalanstiegs die maximale "slew- rate" des Systems (bei Delta-Modulation als "slope-overload" bekannt) entsteht (je nach Polarität der Signal-Ableitung) eine kontinuierliche Sequenz von Vorwärts- (bzw. Rückwärts-) Zählimpulsen, mit je 1 Impuls/clock-Periode. Dies kann an der Empfangsseite leicht detektiert werden und als Frühwarnung eines voraussichtlichen Überschreitens des Meßbereiches benutzt werden. So kann z. B. bei Mehrkanal- Systemen mit abgestuften Meßbereichen dieses "slope-overload" Signal als Befehl zur Umschaltung auf einen Kanal mit größerem Meßbereich benutzt werden.

Dieselbe Modulationstechnik kann auch für die Signalübertragung von Spannungssignalen aus kapazitiven Spannungswandlern benutzt werden.

Weist der Meßsignal-Geber selber eine unerwünschte Temperaturab­ hängigkeit auf, kann diese durch Verwendung einer entsprechend temperatur­ abhängigen Referenzspannung beim Digital/Analog Konverter 8 kompensiert werden.

Fig. 2 zeigt den Zeitverlauf des Eingangssignals und die Grenzkurven ES +U₁ sowie ES-U₁, innerhalb deren die neutrale Zone des durch die Elemente 6 und 7 gebildeten Vergleichers liegt. Nach Unterschreiten von ES - U₁ sowie nach Überschreiten von ES + U₁ folgt jeweils ein Vorwärts-Zählimpuls als Wert P₁ bzw. ein Rückwärts- Zählimpuls als Wert P₂ des Steuersignals SS, während bei einer Lage von FS innerhalb der neutralen Zone beim entsprechenden clock-Zeitpunkt ein Stillstandssignal P ₀ , hier beispielsweise der Wert Null des Steuersignals SS eintritt. Nach Eintritt des Eingangs­ signals ES in die durch +U₀ und -U₀ bestimmte Schwellenwertzone folgt ein Zähler-Nullstellsignal in Form des Wertes P₃ von SS, in Fig. 2 beispielsweise zum Zeitpunkt t₀. Dabei ist eine Pulsbreiten­ modulation des Steuersignals angenommen. Fig. 3 zeigt ferner ein Eingangssignal ES ohne Nulldurchgänge, wobei mit Hilfe des in Fig. 1 dargestellten Nullstellengenerators bei t₀ eine Zählernullstellung erzwungen wird. Damit verschwindet auch eine angenommene Störabweichung des Ausgangssignals AS. Anschließend läuft das Folgesignal und damit das Ausgangssignal wieder in die neutrale Zone beider­ seits ES. In Fig. 3 ist der Einfachheit halber der Verlauf von ES ununterbrochen angedeutet. Eine entsprechende Wirkung kann durch ein Rückstellglied in der Zählersteuerung erreicht werden.

• Bezugszeichenliste ESEingangssignalFSFolgesignalSSSteuersignalASAusgangssignaltZeit1Signalquelle2Verstärker21Analog-Sperrschalter22Nullstellengenerator3Summierwiderstand4Komparator45UND-Kreis5, 6, 7Komparator8Digitalanalogwandler81Ausgang von 8 84Digital-Eingang von 8 9Vorwärts-Rückwärts-Zähler91Vorwärts-Zähleingang von 9 92Rückwärts-Zähleingang von 9 93Reset-Eingang von 9 94Ausgang von 9 10, 11, 12UND-Verknüpfung13clock-Generator14Impulskodierer15Sender16Übertragungsleitung17Detektor18Empfänger19Dekodierer20Vorwärts-Rückwärts-Zähler201Vorwärts-Zähleingang von 20 202Rückwärts-Zähleingang von 20 203Reset-Eingang von 20 204Ausgang von 20 205DIA-Konverter ±U₀Null-Fenster ±U₁Grenzen toter Zonen P₀Stillstandssignal P₁Vorwärts-Zählimpuls P₂Rückwärts-Zählimpuls P₃Zähler-Nullstellsignal t₀Zeitpunkt

Claims (4)

1. Verfahren zur Übertragung von Strom- oder Spannungs-Meß­ signalen über einen einzigen, potentialüberbrückenden Übertragungskanal mit pulsmodulierten, elektromagnetischen Wellen, bei dem ein vom Meßsignal abgeleitetes Eingangs­ signal mit einem dem Eingangssignal mit einer vorgegebenen Schrittweite in der Amplitude nachgeführten, Folgesignal verglichen und ein dem Vorzeichen der Differenz zwischen Eingangssignal und Folgesignal entsprechendes Steuersignal übertragen wird, das mehrere Signalwerte aufweist und empfangs­ seitig zur Gewinnung eines dem Eingangssignal entsprechenden Ausgangssignals durch Ansteuerung eines Integralgliedes verwendet wird, indem ein erster Signalwert eine Aufwärts-, ein zweiter eine Abwärts- und ein fehlender Signal­ wert eine Stillstandssteuerung des Integralgliedes bewirkt, dadurch gekennzeichnet,

• - daß das Folgesignal (FS) mittels eines Vor-/Rückwärts­ zählers (9) und eines nachgeschalteten D/A-Wandlers (8) erzeugt wird, indem der Vor-/Rückwärtszähler (9) vom Vergleichs­ ergebnis (ES-FS) des Eingangs (ES)- und des Folgesignals (FS) gesteuert wird,
• - daß in Abhängigkeit vom Auftreten von Nullstellen im Zeitverlauf des Eingangssignals (ES) eine Rückstellung des Folgesignals (FS) auf den Wert Null ausgelöst wird, und
• - daß mit der Rückstellung des Folgesignals (FS) ein von den anderen Signalwerten abweichendes Rückstellsignal (P₃) zur Empfangsseite übertragen und dort zur Rückstellung des Integralgliedes (20) auf Null verwendet wird.

2. Verfahren zur Signalübertragung nach Anspruch 1, dadurch gekennzeichnet, daß dem Eingangssignal (ES) Nullstellen für eine zusätzliche Rückstellung des integralen Folgesignals (FS) aufgeprägt werden.

3. Verfahren zur Signalübertragung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß für wenigstens zwei Werte (P₁, P₂) des zu übertragenden Steuersignals (SS) unter­ schiedliche Pulsbreiten verwendet werden.

4. Verfahren zur Signalübertragung nach Anspruch 3, dadurch gekennzeichnet, daß für die Übertragung des Rück­ stellsignals (P₃) eine zusätzliche, unterschiedliche Pulsbreite verwendet wird.