DE19801805C1 - Leistungsverstärker - Google Patents

Description

Die Erfindung betrifft einen Leistungsverstärker. Insbesonde­ re ist die Erfindung für einen Verstärker vorgesehen, der ho­ he Ausgangsspannungen und/oder -ströme bei hoher Betriebssi­ cherheit und Zuverlässigkeit liefern soll. Ein solcher Ver­ stärker kann zum Beispiel ein Gradientenverstärker eines Kernspintomographen sein.

In einem Kernspintomograph wird ein magnetischer Feldgradient von einer Gradientenspule erzeugt, die ihrerseits an einen Gradientenverstärker angeschlossen ist. Der Gradientenver­ stärker liefert beispielsweise Spannungen in der Größenord­ nung von ±400 V, um in der Gradientenspule einen genau gere­ gelten Strom hervorzurufen. Dieser Strom schwankt in einer vorgegebenen Stromverlaufskurve zum Beispiel zwischen 0 und 300 A.

Ein derartiger Gradientenverstärker weist typischerweise eine Schaltendstufe auf, deren Schaltelemente von einer geeigneten Steuereinrichtung angesteuert werden. So ist aus der DE 43 26 054 A1 ein vollständig digital gesteuerter Leistungsverstärker für Elektromagnetspulen (z. B. Gradientenspulen) bekannt. Zur Steuerung wird der Stromfluß in der Spule oder das Magnetfeld erfaßt und dann digitalisiert einer Steuerungsschaltung zuge­ führt.

Es ist weiter bekannt, zur Signalübertragung zwischen der Endstufe und der Steuereinrichtung Lichtwellenleiter zu ver­ wenden, weil elektrische Leitungen als Antennen für Störim­ pulse wirken könnten.

Es besteht jedoch das Problem, daß eine zur Verwendung in ei­ nem Gradientenverstärker geeignete Signalübertragungsstrecke, insbesondere eine solche mit einem Lichtwellen­ leiter, relativ aufwendig und teuer ist. Aus diesem Grund beschränkte man sich bisher darauf, vier Ansteuersignale von der Steuereinrichtung zur Endstufe sowie die drei wichtigsten Endstufensignale von der Endstufe zur Steuereinrichtung zu übertragen. Diese Endstufensignale dienen zur Anzeige einer Überspannung, einer Hochtemperatur und einer Übertemperatur.

Auch die für die Übertragung von nur drei Endstufensignalen benötigten drei Signalübertragungsstrecken können schon er­ hebliche Kosten verursachen. Überdies ist es bei modernen Leistungsverstärkern wünschenswert, mehr als drei Signale von der Endstufe an die Steuereinrichtung zu übermitteln, damit möglichst viele rückgemeldete Informationen von der Steuer­ einrichtung ausgewertet werden können.

Die Erfindung hat demgemäß die Aufgabe, die genannten Proble­ me zu lösen und einen Leistungsverstärker bereitzustellen, der bei geringem Aufwand eine Rückmeldung mehrerer Endstu­ fensignale von der Endstufe oder den Endstufen zu der Steuer­ einrichtung ermöglicht.

Erfindungsgemäß wird diese Aufgabe durch einen Leistungsver­ stärker gelöst, der die Merkmale des Anspruchs 1 aufweist. Die abhängigen Ansprüche betreffen bevorzugte Ausgestaltungen der Erfindung.

Die Erfindung geht von der Grundidee aus, mittels eines ge­ eigneten seriellen Datenübertragungsprotokolls mehrere End­ stufensignale zu einem Datensignal zusammenzufassen. Dieses Datensignal kann auf einer einzigen Datenübertragungsstrecke übertragen werden. Dies schließt nicht aus, daß weitere Da­ tenübertragungsstrecken zur Rückmeldung sehr zeitkritischer Endstufensignale vorhanden sind.

Durch das Zusammenlegen der mehreren Endstufensignale wird der Aufwand für die Datenrückmeldung stark verringert. Daher können mehr Rückmeldesignale bei geringeren Kosten übertragen werden. Dadurch, daß die Erfindung mehrere Datenübertragungs­ strecken zu einer einzigen kombiniert, vereinfacht sich die Montage und Montagefehler werden vermieden.

Die Vorteile der Erfindung wirken sich um so deutlicher aus, je mehr Endstufensignale vorhanden sind und gemeinsam über­ tragen werden. Daher ist die Erfindung insbesondere für Hoch­ leistungsverstärker vorgesehen, bei denen viele Daten an die Steuereinrichtung zurückgemeldet werden, weil hohe Anforde­ rungen im Hinblick auf die bereitgestellte Leistung und/oder den Wirkungsgrad und/oder die Zuverlässigkeit und/oder die Funktionsüberwachung zu erfüllen sind. Die Erfindung umfaßt auch den Fall, daß Signale von mehreren Endstufen über die Datenübertragungsstrecke übertragen werden.

Vorzugsweise werden außer den bereits genannten Fehlersigna­ len weitere Meßwerte von der Endstufe oder den Endstufen übertragen. Dadurch ist es möglich, die Schaltelemente der Endstufe(n) besser auszunutzen und/oder die Endstufe(n) unter Einbeziehung einer augenblicklichen Zwischenkreisspannung zu regeln. Die Steuereinrichtung dient in bevorzugten Ausfüh­ rungsformen zum Ansteuern der Endstufe(n). Zusätzlich oder alternativ kann die Steuereinrichtung ein Netzteil des Lei­ stungsverstärkers steuern, so daß sich die Erfindung in Aus­ führungsalternativen auch zur Kommunikation mit einem intel­ ligenten Netzteil einsetzen läßt.

In bevorzugten Ausführungsformen weist der Verstärker nur eine einzige Datenübertragungsstrecke von der Endstufe oder den Endstufen zur Steuereinrichtung auf, über die alle anfallenden Rückmeldeinformationen übertragen werden. Bei mehreren Endstufen kann auch eine einzige Datenübertragungs­ strecke pro Endstufe vorgesehen sein. Diese Ausgestaltungen sind besonders ökonomisch. In einer weiteren vorteilhaften Ausführungsform ist das übertragene Datensignal ein binäres Signal mit einer Breite von einem Bit. Zur Übertragung ana­ loger Endstufensignale weist der Kodierer bevorzugt einen Analog-Digital-Wandler auf, der nach einem Ein-Rampen-Ver­ fahren oder einem Verfahren der sukzessiven Approximation arbeiten kann.

Die Datenübertragungsstrecke kann zur potentialfreien Über­ mittlung des Datensignals eingerichtet sein und einen Opto­ koppler oder eine sonstige geeignete Trenneinrichtung auf­ weisen. Bevorzugt ist eine optische Signalübertragung über einen Lichtwellenleiter vorgesehen, wobei der Lichtwellen­ leiter zwischen der Endstufe oder den Endstufen und der Steuereinrichtung verlaufen kann. Im letztgenannten Fall wird vermieden, daß elektrische Leitungen Störimpulse von der Leistungselektronik aufnehmen und an die Steuereinrichtung übertragen.

In bevorzugten Ausführungsformen sind die Endstufensignale in mehrere Geschwindigkeitsklassen unterteilt, und das serielle Datenübertragungsprotokoll ist zur Übertragung dieser Signale in der jeweils zugeordneten Geschwindigkeitsklasse eingerich­ tet. Dadurch können Endstufensignale, die sich nur langsam verändern (zum Beispiel Temperaturmeßwerte), mit geringem Kommunikationsaufwand übertragen werden. Schnell veränderli­ che Endstufensignale (zum Beispiel ein Zwischenspannungsmeß­ wert) werden dagegen mit geringer Verzögerungszeit übertra­ gen.

Vorzugsweise werden die unterschiedlichen Geschwindigkeits­ klassen dadurch realisiert, daß mehrere zu übertragende Da­ tenbits zu einem Datenübertragungsrahmen zusammengefaßt wer­ den und Endstufensignale einer geringeren Geschwindigkeits­ klasse nicht in jedem Datenübertragungsrahmen gesendet wer­ den. Überdies ist in bevorzugten Ausführungsformen eine Mög­ lichkeit zur besonders schnellen Übertragung einer Unterbre­ chungsanzeige vorgesehen. Beispielsweise kann dazu das Da­ tensignal gezielt gestört werden, so daß es keinem zulässigen Bitmuster entspricht. Eine derartige Unterbrechungsanzeige dauert vorzugsweise höchstens so lang wie die Übertragung eines Datenrahmens und weiter bevorzugt höchstens so lang wie die Übertragung von zwei Datenbits. Damit lassen sich schnel­ le Reaktionszeiten von beispielsweise weniger als 10 µs oder weniger als 1 µs auf Fehlerzustände der Endstufe(n) verwirk­ lichen.

Die korrekte Datenübertragung wird vorzugsweise mittels eines oder mehrerer Sicherungsbits überprüft. Beispielsweise kann eine Paritätskontrolle durchgeführt werden. In Weiterent­ wicklungen der Erfindung können auch Fehlerkorrekturbits vorgesehen sein.

Bevorzugt werden die einzelnen Datenbits mittels einer Puls­ weitenmodulation des Datensignals codiert. Die Unterbre­ chungsanzeige kann in diesem Fall dadurch realisiert sein, daß das Datensignal während einer Zeitdauer, die einen Bit­ takt übersteigt, auf einem konstanten Pegel gehalten wird.

Ein Ausführungsbeispiel und mehrere Ausführungsalternativen der Erfindung werden nun unter Hinweis auf die schematischen Zeichnungen genauer beschrieben. Es stellen dar:

Fig. 1 ein Blockschaltbild eines an eine Last angeschlossenen Leistungsverstärkers,

Fig. 2 Zeitdiagramme eines Taktsignals sowie eines Daten­ signals bei der Übertragung mehrerer unterschiedlicher Infor­ mationen, und

Fig. 3 ein Blockdiagramm eines in der Schaltung nach Fig. 1 verwendeten Kodierers.

Der in Fig. 1 dargestellte Leistungsverstärker ist als Gra­ dientenverstärker 10 eines Kernspintomographen ausgebildet. Er weist eine Steuereinrichtung 12 mit einem Eingang 14 für ein Sollwertsignal und eine als Schaltendstufe ausgebildete Endstufe 16 auf. Mehrere Signalübertragungsstrecken 18a, 18b, . . . sind vorgesehen, um je ein Ansteuersignal von der Steuereinrichtung 12 zu je einem (nicht gezeigten) Schaltele­ ment der Endstufe 16 zu übertragen. Die Signalübertragungs­ strecken 18a, 18b, . . . weisen je einen Sender 20a, 20b, . . ., einen Lichtwellenleiter 22a, 22b, . . . und einen Empfänger 24a, 24b, . . . auf.

Eine als Last wirkende Gradientenspule 26 ist an die Endstufe 16 angeschlossen. Der Stromfluß durch die Gradientenspule 26 wird von einem Stromsensor 28 gemessen und in ein Istwert­ signal umgewandelt, das an einem Eingang 30 der Steuerein­ richtung 12 anliegt.

Ein Kodierer 32 ist über mehrere Leitungen an die Endstufe 16 angeschlossen und über eine Datenübertragungsstrecke 34 mit einem Dekodierer 36 verbunden. Die Datenübertragungsstrecke 34 ist ähnlich wie eine der Signalübertragungsstrecken 18a, 18b, . . . aufgebaut und weist einen Sender 38, einen Licht­ wellenleiter 40 und einen Empfänger 42 auf. Der Sender 38 kann beispielsweise aus einer lichtemittierenden Diode mit einer geeigneten Treiberschaltung gebildet sein, und der Emp­ fänger 42 kann einen Fototransistor mit einer entsprechenden Auswertungsschaltung aufweisen. Die Datenübertragungsstrecke 34 überträgt ein einziges binäres Signal und weist somit eine Breite von einem Bit auf. In Ausführungsalternativen ist die Datenübertragungsstrecke 34 mit einem Optokoppler oder mit einer anderen Trenneinrichtung aufgebaut.

Im Betrieb des Gradientenverstärkers 10 erzeugt die Steuer­ einrichtung 12 nach einem an sich bekannten Verfahren die Ansteuersignale für die Endstufe 16, um den durch die Gra­ dientenspule 26 fließenden Strom entsprechend dem am Eingang 14 anliegenden Sollwert und dem am Eingang 30 anliegenden Istwert zu regeln. Hinsichtlich des Ansteuerverfahrens und hinsichtlich des Aufbaus der Endstufe 16 wird beispielhaft auf die DE 40 24 160 A1 verwiesen.

Die Endstufe 16 erzeugt während des Betriebs mehrere Endstu­ fensignale, die beispielsweise Temperatur- oder Spannungs­ meßwerten entsprechen oder Betriebs- oder Fehlerzustände der Endstufe 16 anzeigen. Der Kodierer 32 verarbeitet die End­ stufensignale und faßt sie in einem vorgegebenen seriellen Datenübertragungsprotokoll zu einem Datensignal zusammen. Dabei werden diejenigen Endstufensignale digitalisiert, die von der Endstufe 16 als analoge Signale (beispielsweise als analoge Spannungspegel) ausgegeben werden. Das Datensignal wird über die Datenübertragungsstrecke 34 zum Dekodierer 36 geleitet. Der Dekodierer 36 erzeugt aus dem eintreffenden Datensignal mehrere Rückmeldesignale, die den Endstufen­ signalen entsprechen und an die Steuereinrichtung 12 ausge­ geben werden. Dazu weist der Dekodierer 36 einen Demulti­ plexer und geeignete Zeitgeber und Zwischenspeicher (nicht gezeigt) auf. Die Steureinrichtung 12 berücksichtigt die Rückmeldesignale bei der weiteren Ansteuerung der Endstufe 16.

Das serielle Datenübertragungsprotokoll sieht in dem hier beschriebenen Ausführungsbeispiel eine Bitkodierung mittels einer Pulsweitenmodulation vor, wie dies in Fig. 2 veran­ schaulicht ist. Zur Übertragung eines Datenbits werden acht Zyklen eines internen Chiptakts CLK von 32 MHz benötigt, so daß sich insgesamt ein Bittakt von 4 MHz ergibt. Eine logi­ sche "1" wird dadurch übermittelt, daß das Datensignal auf der Datenübertragungsstrecke 34 zunächst zwei Chiptaktzyklen lang einen Mark-Zustand und dann sechs Zyklen lang einen Space-Zustand einnimmt (zweite Zeile in Fig. 2). Eine logi­ sche "0" wird, wie in der dritten Zeile von Fig. 2 gezeigt, durch einen sechs Taktzyklen dauernden Mark-Zustand gefolgt von einem zwei Taktzyklen dauernden Space-Zustand übertragen.

Neben den logischen Werten "1" und "0" sieht das Datenüber­ tragungsprotokoll einen Startwert START vor, der durch einen acht Chiptaktzyklen langen Mark-Zustand repräsentiert wird (vierte Zeile in Fig. 2). Dieser Wert kennzeichnet, wie unten noch genauer erläutert wird, den Beginn eines Datenrahmens.

Ferner ist im Datenübertragungsprotokoll eine Unterbre­ chungsanzeige INT vorgesehen, um Fehlerzustände besonders schnell an die Steuereinrichtung 12 zu signalisieren. Wie in der letzten Zeile von Fig. 2 gezeigt ist, wird dazu das Datensignal zwölf Chiptaktzyklen lang auf dem Space-Zustand gehalten. Die Unterbrechungsanzeige kann jederzeit erfolgen und hat Priorität vor der regulären Datenübertragung. Dadurch wird eine Reaktionszeit von weniger als 500 ns erreicht. Durch eine Unterbrechungsanzeige werden in der Regel zwei Bits eines gegenwärtig übertragenen Datenrahmens zerstört. Dies ist im hier beschriebenen Ausführungsbeispiel unkri­ tisch, weil die Endstufe 16 von der Steuereinrichtung 12 nach Erhalt einer Unterbrechungsanzeige sowieso in einen sicheren Ruhezustand (Failsafe-Modus) geschaltet wird.

In Ausführungsalternativen sind andere Codierungen für die Unterbrechungsanzeige vorgesehen. Vorzugsweise beruhen alle diese Codierungen auf der Grundidee, zur Unterbrechungs­ anzeige ein Datensignal zu erzeugen, das während einer re­ gulären Datenübertragung nicht auftreten kann.

Der in Fig. 3 genauer dargestellte Kodierer 32 weist eine Steuerschaltung 44 und mehrere Hilfsschaltungen auf. Die Steuerschaltung 44 ist mittels eines einzigen EPLD-Bausteins (EPLD = electrically programmable logic device) implemen­ tiert, zum Beispiel mittels eines EPLD-Bausteins vom Typ Mach 231 der Firma AMD. Als Hilfsschaltungen sind zwei Digi­ tal-Analog-Wandler 46, 48 und drei Vergleicher 50, 52, 54 vorgesehen.

In der Steuerschaltung 44 erzeugt ein Taktgeber 56 den Chip­ takt CLK von 32 MHz sowie den Bittakt von 4 MHz. Eine Netz­ teillogik 58 dient (zusammen mit in Fig. 3 nicht gezeigten Komponenten) zum Aufbau eines einfachen Schaltnetzteils, das die Versorgungsspannungen für den EPLD-Baustein sowie für die Hilfsschaltungen bereitstellt.

Ein Multiplexer 60 weist insgesamt neunzehn Dateneingänge FC, SAD1, SAD2, DATA1, DATA2, FAD und PARITY auf. Fünf Auswahl­ eingänge SEL sind an einen Binärzähler 62 angeschlossen. Die sechs Dateneingänge FC sind mit den Ausgängen eines Rahmen­ zählers 64 verbunden. Im folgenden werden die Signale auf diesen Ausgängen mit FC 0 (geringstwertiges Bit) bis FC 5 (höchstwertiges Bit) bezeichnet. Ein Multiplexer 66 ist mit seinen Auswahleingängen ebenfalls an den Rahmenzähler 64 an­ geschlossen. Der Multiplexer 66 weist eine Vielzahl von Ein­ gängen 68 für langsame Binärdaten auf und gibt eines der an­ liegenden Signale, entsprechend dem Zählerstand des Rahmen­ zählers 64, an den Dateneingang DATA1 weiter. Der Datenein­ gang DATA2 des Multiplexers 60 ist über einen Eingang 70 für schnelle Binärdaten von außen zugänglich.

Die beiden Dateneingänge SAD1 und SAD2 sind über je einen 2- zu-1-Multiplexer 72, 74 mit Eingängen 76a, 76b bzw. 78a, 78b der Steuerschaltung 44 verbunden. An je einem Steuereingang der 2-zu-1-Multiplexer 72, 74 liegt das vom Rahmenzähler 64 stammende Signal FC 0 an. Die Eingänge 76a, 76b sind zusam­ mengeschaltet und an einen Ausgang des Vergleichers 50 ange­ schlossen. Ebenso sind die Eingänge 78a, 78b mit einem Aus­ gang des Vergleichers 52 verbunden. Je ein Eingang der Ver­ gleicher 50, 52 steht mit dem Analogausgang des Digital-Ana­ log-Wandlers 46 in Verbindung, an dessen Digitaleingängen die Signale FC 0 bis FC 5 des Rahmenzählers 64 anliegen. Die bei­ den weiteren Eingänge 80, 82 der Vergleicher 50, 52 dienen zum Einlesen langsam veränderlicher Analogdaten.

Eine Approximationslogik 84 ist an die acht Dateneingänge FAD des Multiplexers 60 angeschlossen. Die an diesen Eingängen anliegenden Signale werden im folgenden mit FAD 0 (geringst­ wertiges Bit) bis FAD 7 (höchstwertiges Bit) bezeichnet. Die Approximationslogik 84 steuert den Digital-Analog-Wandler 48 an, der seinerseits ein Analogsignal an einen Eingang des Vergleichers 54 ausgibt. Der andere Eingang des Vergleichers 54 steht als Eingang 86 für ein schnell veränderliches Ana­ logsignal zur Verfügung, und ein Ausgang des Vergleiches 54 ist an die Approximationslogik 84 angeschlossen.

Ein Ausgang 88 des Multiplexers 60 ist an eine Paritätslogik 90 sowie an einen Pulsweitenmodulator 92 angeschlossen. Die Paritätslogik 90 ist mit dem Dateneingang PARITY des Multi­ plexers 60 verbunden. Der Pulsweitenmodulator 92 weist einen Eingang 94 für ein Störungsmeldungssignal auf und erzeugt das pulsweitenmodulierte Datensignal an einem Ausgang 96, der an den Sender 38 (Fig. 1) angeschlossen ist.

Im Betrieb der Schaltung nach Fig. 3 wird der Binärzähler 62 mit einer Bittaktfrequenz von 4 MHz getaktet. Der Binärzähler 62 durchläuft zyklisch einen Zählbereich von zwanzig Zuständen. Ein vollständiger Durchlauf dieses Zählbereichs entspricht der Übertragung eines Datenrahmens, so daß eine Datenrahmenfrequenz oder Wortübertragungsrate von 200 kHz er­ zielt wird. Innerhalb jedes Datenrahmens bestimmt der an den Auswahleingängen SEL anliegende Zählzustand des Binärzählers 62 den vom Multiplexer 60 an den Ausgang 88 weitergeleiteten Datenwert. Die Daten werden während eines Datenrahmens syn­ chron übertragen, also ohne weitere Startbits. Eine beispiel­ hafte Belegung der einzelnen Bitpositionen im Datenrahmen zeigt die folgende Tabelle. In Ausführungsalternativen sind andere Belegungen vorgesehen.

Zustand des Zählers 62	Datenwert
1	Startbit
2	FC 0 (LSB)
3	FC 1
4	FC 2
5	FC 3
6	FC 4
7	FC 5 (MSB)
8	SAD1
9	SAD2
10	DATA1
11	DATA2
12	FAD 7 (MSB)
13	FAD 6
14	FAD 5
15	FAD 4
16	FAD 3
17	FAD 2
18	FAD 1
19	FAD 0 (LSB)
20	PARITY

Die erste Bitposition im Datenrahmen nimmt das Startbit ein, das von dem Pulsweitenmodulator 92 entsprechend der vierten Zeile in Fig. 2 erzeugt wird. In den Bitpositionen 2 bis 20 erfolgt die eigentliche Datenübertragung. Zunächst werden die Signale FC 0 bis FC 5 übertragen, die den gegenwärtigen Zäh­ lerstand des Rahmenzählers 64 angeben. Der Rahmenzähler 64 wird nach jeder Übertragung eines auch als Datenwort bezeich­ neten Datenrahmens inkrementiert und durchläuft einen Zähl­ bereich von 64 Zuständen zyklisch. Bei einer Datenrahmenfre­ quenz von 200 kHz ergibt sich somit eine Zyklusfrequenz oder Wiederholrate des Rahmenzählers 64 von 3,125 kHz.

Die Zyklusfrequenz des Rahmenzählers 64 von 3,125 kHz ent­ spricht der Abtastfrequenz der langsamsten Geschwindigkeits­ klasse der Datenübertragung. Die an den Eingängen 68 anlie­ genden Binärdaten werden mit dieser Abtastfrequenz übertra­ gen, weil bei jedem Datenrahmen nur einer der Eingänge 68 von dem Multiplexer 66 ausgewählt und an den Dateneingang DATA1 des Multiplexers 60 angelegt wird. Beispielsweise können Binärdaten, die von Übertemperaturschaltern oder Sicher­ heitskontakten stammen, auf den Dateneingang DATA1 gemulti­ plext werden. Ferner kann eine feste Gerätekennung übertragen werden. Die Gerätekennung kann entweder an die Eingänge 68 angelegt werden oder in die Steuerschaltung 44 einprogram­ miert sein. Im zweitgenannten Fall sind entsprechend weniger Eingänge 68 erforderlich.

Der Digital-Analog-Wandler 46, an dem der Rahmenzählwert an­ liegt, erzeugt ein sägezahnförmiges Vergleichssignal mit 64 Spannungsstufen und einer Frequenz von 3,125 kHz. Dieses Si­ gnal wird von den Vergleichern 50, 52 mit den an den Eingän­ gen 80, 82 anliegenden Analogsignalen verglichen, und die Vergleichsergebnisse liegen über die 2-zu-1-Multiplexer 72, 74 an den beiden Dateneingängen SAD1 und SAD2 des Multi­ plexers 60 an. Der Spannungspegel der Analogsignale an den Eingängen 80, 82 läßt sich aus dem Zählerstand des Rahmenzäh­ lers 64 bestimmen, bei dem die Vergleichsergebnisse "umschla­ gen". Dieses Digitalisierungsverfahren ist unter dem Namen "Ein-Rampen-Verfahren" an sich bekannt.

Insgesamt werden in dem hier beschriebenen Ausführungsbei­ spiel zwei Analog-Digital-Wandler mit einer Auflösung von je 6 Bit und einer Abtastrate von 3,125 kHz bereitgestellt. Die­ se Wandler können beispielsweise zur Messung der Temperatur von Leistungstransistoren in der Endstufe 16 verwendet wer­ den. In Ausführungsalternativen sind die Eingänge 76a, 76b und 78a, 78b nicht miteinander verbunden, sondern getrennt an je einen Vergleicher angeschlossen. Der Digital-Analog-Wand­ ler 46 weist dann eine Breite von fünf Bit auf und wird von den Signalen FC 1 bis FC 5 angesteuert, während das Signal FC 0 als Toggle-Signal zum Umschalten der 2-zu-1-Multiplexer 72, 74 dient. Hierdurch lassen sich vier Analog-Digital-Wand­ ler mit einer Auflösung von je 5 Bit und einer Abtastrate von 3,125 kHz für langsame Analogsignale realisieren.

In jedem Datenrahmen wird ferner ein Abtastwert des am Ein­ gang 70 anliegenden Binärsignals übertragen. Da dieses Signal unmittelbar am Multiplexer 60 anliegt, ergibt sich hier eine Abtastrate von 200 kHz.

Die Bauteile 48, 54, 84 bilden einen schnellen Analog-Digi­ tal-Wandler mit einer Auflösung von 8 Bit. Die digitalisier­ ten Daten, die dem am Eingang 86 anliegenden Analogsignal entsprechen, werden als Signale FAD 7 bis FAD 0 an den Multi­ plexer 60 angelegt und von diesem in jedem Datenrahmen voll­ ständig übertragen. Damit ergibt sich eine Abtastrate von 200 kHz für ein sich schnell änderndes Analogsignal, bei­ spielsweise für ein Zwischenkreisspannungssignal.

Der schnelle Analog-Digital-Wandler arbeitet nach dem an sich bekannten Verfahren der sukzessiven Approximation. Dabei be­ stimmt die Approximationslogik 84 schrittweise den Wert der Signale FAD 7 bis FAD 0 in dieser Reihenfolge, also beginnend mit dem höchstwertigen Bit. In jedem Schritt erzeugt der Di­ gital-Analog-Wandler 48 einen analogen Vergleichswert, der von dem Vergleicher 54 mit dem am Eingang 86 anliegenden Si­ gnalwert verglichen wird. In Abhängigkeit von dem Ergebnis bestimmt die Approximationslogik 84 ein Bit des digitali­ sierten Wertes sowie den nächsten Vergleichswert.

In der zwanzigsten Bitposition des Datenrahmens wird ein Pa­ ritätsbit übertragen, das von der Paritätslogik 90 auf der Basis der bisherigen Datenbits im Datenrahmen berechnet und an den Eingang PARITY des Multiplexers 60 angelegt wird. Das Paritätsbit kann beispielsweise so gewählt werden, daß die Anzahl der "1"-Bits im gesamten Datenrahmen stets gerade oder stets ungerade ist.

Wenn während des Betriebs des Leistungsverstärkers zum Bei­ spiel eine Überspannung oder eine sonstige schwerwiegende Störung der Endstufe 16 auftritt, wird an den Eingang 94 des Pulsweitenmodulators 92 ein entsprechendes Störungsmeldungs­ signal angelegt. Der Pulsweitenmodulator 92 unterbricht daraufhin den Bittakt und erzeugt die in der letzten Zeile von Fig. 2 gezeigte Unterbrechungsanzeige INT. Das normale Übertragungsformat des laufenden Datenrahmens wird dadurch gezielt zerstört.

Claims (12)

1. Leistungsverstärker, insbesondere Gradientenverstärker (10), mit:

• 1. mindestens einer Endstufe (16),
• 2. einer Steuereinrichtung (12),
• 3. einer Datenübertragungsstrecke (34) zum Übertragen eines Datensignals von der mindestens einen Endstufe (16) zur Steuereinrichtung (12),
• 4. einem Kodierer (32), der der mindestens einen Endstufe (16) zugeordnet ist und mit
• 5. einem Dekodierer (36), der der Steuereinrichtung (12) zu­ geordnet ist, wobei der Kodierer (32) und der Dekodierer (36) vorgesehen sind, mehrere Endstufensignale mittels eines seriellen Datenübertragungsprotokolls als Datensi­ gnal über die Datenübertragungsstrecke (34) zu übertra­ gen.

2. Verstärker nach Anspruch 1, dadurch gekennzeichnet, daß das über die Datenübertragungsstrecke (34) übertragene Datensignal eine Breite von genau einem Bit aufweist.

3. Verstärker nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Datenübertragungsstrecke (34) zur potentialgetrennten Über­ tragung des Datensignals eingerichtet ist.

4. Verstärker nach Anspruch 3, dadurch gekennzeichnet, daß die Datenübertragungsstrecke (34) zumindest abschnittsweise zur optischen Übertragung des Datensignals, insbesondere über einen Lichtwellenleiter (40), eingerichtet ist.

5. Verstärker nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß das serielle Datenübertragungsprotokoll dazu eingerichtet ist, die mehreren Endstufensignale in mehreren unterschiedlichen Geschwindigkeitsklassen zu übertragen.

6. Verstärker nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß das serielle Datenübertragungsprotokoll dazu eingerichtet ist, mehrere zu übertragende Datenbits zu einem Datenübertragungs­ rahmen zusammenzufassen.

7. Verstärker nach Anspruch 6, dadurch gekennzeichnet, daß jeder Datenübertragungsrahmen mindestens ein Sicherungsbit auf­ weist, das zumindest zur Überprüfung der fehlerfreien Daten­ übertragung und vorzugsweise auch zur Korrektur von Über­ tragungsfehlern dient.

8. Verstärker nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß das Datenübertragungsprotokoll eine Bitcodierung durch Pulswei­ tenmodulation des übertragenen Datensignals vorsieht.

9. Verstärker nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß das Datenübertragungsprotokoll eine Unterbrechungsanzeige (INT) vorsieht, um eine Störungsmeldung der mindestens einen Endstufe (16) zu der Steuereinrichtung (12) zu übertragen.

10. Verstärker nach Anspruch 9, dadurch gekennzeichnet, daß die Unterbrechungsanzeige (INT) dadurch erfolgt, daß das über­ tragene Datensignal während einer Zeitdauer auf einem vor­ bestimmten Pegel gehalten wird, die zumindest so lang wie ein Bittaktzyklus des seriellen Datenübertragungsprotokolls ist.

11. Verstärker nach Anspruch 9 oder Anspruch 10, dadurch gekennzeichnet, daß die maximale Verzögerungszeit der Unterbrechungsanzeige (INT) geringer als 10 µs und vorzugsweise geringer als 1 µs ist.

12. Verstärker nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß zumindest eines der Endstufensignale ein analoges Signal ist, und daß ein Analog-Digital-Wandler zum Digitalisieren dieses Signals vorgesehen ist.