DE2853240C2 - - Google Patents

Info

Publication number
DE2853240C2
DE2853240C2 DE2853240A DE2853240A DE2853240C2 DE 2853240 C2 DE2853240 C2 DE 2853240C2 DE 2853240 A DE2853240 A DE 2853240A DE 2853240 A DE2853240 A DE 2853240A DE 2853240 C2 DE2853240 C2 DE 2853240C2
Authority
DE
Germany
Prior art keywords
buffer memory
data
register
reg
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2853240A
Other languages
German (de)
English (en)
Other versions
DE2853240A1 (de
Inventor
Pierre Gerardus Jansen
Jozef Laurentius Wilhelmus Kessels
Benny Louisa Angelina Eindhoven Nl Waumans
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2853240A1 publication Critical patent/DE2853240A1/de
Application granted granted Critical
Publication of DE2853240C2 publication Critical patent/DE2853240C2/de
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Bus Control (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Communication Control (AREA)
DE19782853240 1977-12-12 1978-12-09 Datenpufferspeicher vom typ first-in, first-out mit festem eingang und variablem ausgang Granted DE2853240A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL7713708A NL7713708A (nl) 1977-12-12 1977-12-12 Informatiebuffergeheugen van het "eerst-in, eerst-uit" type met vaste ingang en variabele uitgang.

Publications (2)

Publication Number Publication Date
DE2853240A1 DE2853240A1 (de) 1979-06-13
DE2853240C2 true DE2853240C2 (US20110009641A1-20110113-C00116.png) 1989-02-02

Family

ID=19829733

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19782853240 Granted DE2853240A1 (de) 1977-12-12 1978-12-09 Datenpufferspeicher vom typ first-in, first-out mit festem eingang und variablem ausgang

Country Status (6)

Country Link
US (1) US4314361A (US20110009641A1-20110113-C00116.png)
JP (1) JPS5921055B2 (US20110009641A1-20110113-C00116.png)
DE (1) DE2853240A1 (US20110009641A1-20110113-C00116.png)
FR (1) FR2411468A1 (US20110009641A1-20110113-C00116.png)
GB (1) GB2009980B (US20110009641A1-20110113-C00116.png)
NL (1) NL7713708A (US20110009641A1-20110113-C00116.png)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU575351B2 (en) * 1983-11-07 1988-07-28 Digital Equipment Corporation Data processing system
US5038277A (en) * 1983-11-07 1991-08-06 Digital Equipment Corporation Adjustable buffer for data communications in a data processing system
US4864543A (en) * 1987-04-30 1989-09-05 Texas Instruments Incorporated First-in, first-out memory with counter address pointers for generating multiple memory status flags
US4833655A (en) * 1985-06-28 1989-05-23 Wang Laboratories, Inc. FIFO memory with decreased fall-through delay
CH671476A5 (US20110009641A1-20110113-C00116.png) * 1986-06-16 1989-08-31 Siemens Ag Albis
US4899307A (en) * 1987-04-10 1990-02-06 Tandem Computers Incorporated Stack with unary encoded stack pointer
GB2232797B (en) * 1989-06-16 1993-12-08 Samsung Semiconductor Inc RAM based serial memory with pipelined look-ahead reading
US5343435A (en) * 1991-06-14 1994-08-30 Integrated Device Technology, Inc. Use of a data register to effectively increase the efficiency of an on-chip write buffer
EP0932862A2 (en) 1997-08-20 1999-08-04 Koninklijke Philips Electronics N.V. A transient datastream-processing buffer memory organization with software management adapted for multilevel housekeeping
SE9904685D0 (sv) * 1999-12-17 1999-12-17 Switchcore Ab A programmable packet decoder
US6694389B2 (en) * 2001-03-19 2004-02-17 Sun Microsystems, Inc. Method and apparatus for data flow analysis
US6711494B2 (en) * 2001-07-30 2004-03-23 Emulex Corporation Data formatter for shifting data to correct data lanes
US6836852B2 (en) 2001-10-29 2004-12-28 Agilent Technologies, Inc. Method for synchronizing multiple serial data streams using a plurality of clock signals
KR102532528B1 (ko) * 2016-04-07 2023-05-17 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE755666A (fr) * 1969-09-18 1971-02-15 Burroughs Corp Memoire tampon pour entree d'ordinateur
NL7014737A (US20110009641A1-20110113-C00116.png) * 1970-10-08 1972-04-11
US3736575A (en) * 1972-02-01 1973-05-29 Dyad Systems Inc Single line per bit asynchronous circuit and system
DE2348452B2 (de) * 1973-09-26 1977-12-29 Siemens AG, 1000 Berlin und 8000 München Anschluss taktgebundener datenuebertragungseinrichtungen an ein datenendgeraet, das zur aussendung von daten nach dem start-stop-prinzip ausgelegt ist
DE2414874B2 (de) * 1974-03-27 1977-05-05 Synchrones schieberegister mit serien- und paralleleingabe und grundstelleingang
DE2441584A1 (de) * 1974-08-30 1976-03-11 Siemens Ag Pufferspeicher
US4090256A (en) * 1975-05-27 1978-05-16 Motorola, Inc. First-in-first-out register implemented with single rank storage elements
DE2729361A1 (de) * 1976-07-29 1978-02-09 Motorola Inc Speicherschaltung

Also Published As

Publication number Publication date
NL7713708A (nl) 1979-06-14
JPS5921055B2 (ja) 1984-05-17
DE2853240A1 (de) 1979-06-13
FR2411468B1 (US20110009641A1-20110113-C00116.png) 1985-01-18
US4314361A (en) 1982-02-02
JPS5489441A (en) 1979-07-16
GB2009980B (en) 1982-04-15
FR2411468A1 (fr) 1979-07-06
GB2009980A (en) 1979-06-20

Similar Documents

Publication Publication Date Title
DE2853239C2 (US20110009641A1-20110113-C00116.png)
DE2853276C2 (US20110009641A1-20110113-C00116.png)
DE2853240C2 (US20110009641A1-20110113-C00116.png)
DE2349377C2 (de) Schaltwerk zur Durchführung von Datenverarbeitungsoperationen
DE2415365B2 (de) Schaltungsanordnung zum ausblenden von impulsen, deren dauer kuerzer ist als eine vorgegebene pruefdauer t tief p aus einer eingangsseitig anliegenden folge digitaler impulse
DE2406740C2 (de) Schaltungsanordnung zur Steuerung des Datentransfers zwischen einem Datenprozessor und einer Fernverarbeitungseinrichtung
DE2853523A1 (de) Dezentrale erzeugung von taktsteuersignalen
DE2015971A1 (de) Datenverarbeitungssystem zur Verarbeitung eines Stromes mehrfacher Operanden
EP0190554A1 (de) Verfahren und Schaltungsanordnung zum Umschalten einer taktgesteuerten Einrichtung mit mehreren Betriebszuständen
DE3246432C2 (US20110009641A1-20110113-C00116.png)
DE2750400A1 (de) Schaltungsanordnung fuer das mit dem laden und abrufen von datensaetzen ueberlappende sortieren von datensaetzen
DE2321200A1 (de) Einrichtung zur durchfuehrung boolescher verknuepfungen
DE2755070C2 (de) Flipflopschaltung
DE68913919T2 (de) Hochfrequenz-Taktimpulszähler.
DE2431975A1 (de) Vorrichtung zur kontrolle einer multiplex-digital-bitfolge
EP0042961A2 (de) Verfahren und Anordnung zur Erzeugung von Impulsen vorgegebener Zeitrelation innerhalb vorgegebener Impulsintervalle mit hoher zeitlicher Auflösung
DE2157515A1 (de) Digitale Datenverarbeitungs-Einrichtung
DE2146108A1 (de) Synchrone Pufferanordnung
DE102004010562B4 (de) Schnittstellenvorrichtung und Verfahren zur Synchronisation von Daten
DE112020002008T5 (de) Schaltung zur erzeugung eines synchronen rücksetzsignals und digitale verarbeitungsvorrichtung
EP0012794B1 (de) Verfahren und Einrichtung für eine elektronische Datenverarbeitungsanlage zur Prüfung der aus einer Instruktion abgeleiteten Steuersignale
DE1774168A1 (de) UEbertragungs- und Speicherstufe fuer Schieberregister und aehnliche Anordnungen
DE4422784C2 (de) Schaltungsanordnung mit wenigstens einer Schaltungseinheit wie einem Register, einer Speicherzelle, einer Speicheranordnung oder dergleichen
EP0316458B1 (de) Digitaler Chip mit Eingangsdaten-Synchronisierung
EP0025511A2 (de) Steuereinrichtung zur Ausführung von Instruktionen

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee