DE2845154C2 - Elektronische Uhr - Google Patents

Description

Die Erfindung belriffl eine elektronische Uhr nach dem Oberbegriff des Patentanspruchs I bzw. 2.

Aus der DE-AS 22 19 493 ist eine elektronische Uhr mit einem Oszillator und einer Frequenztcilcrkctte mit einstellbarem Teilungsfaktor gemäß dem Oberbegriff des Patentanspruchs 1 bekannt. Bei diesem Stand der Technik steuert die letzte Teilerstufe der Krequenztcilerkcllc einen monostabilen Multivibrator, an dessen Ausgang der Rückselzcingang einer bistabilen Kippstu-

fe angeschlossen ist Der ζΧ-Ausgang dieser bistabilen Kippstufe ist mit dem Steuereingang des Komparator und außerdem über einen zweiten monostabilen Multivibrator mit den Rücksetzeingängen einiger Teilerstufen der Frequenzteilerkette verbunden. Wenn die bistabile Kippstufe rückgesetzt ist, erhält der Komparator ein Freigabesignal und erzeugt seinerseits das Koinzidenzsignal, sobald die jeweiligen Zustände der mit dem zweiten monostabilen Multivibrator verbundenen Teilerstufen mit der binären Daten im Speicher übereinstimmen. Bei dieser Schaltung arbeitet die Frequenzteilerkette abwechselnd mit einem ersten Teilungsverhältnis und einem dem gegenüber größeren zweiten Teilungsverhältnis. Das durch die Anzahl der Teilerstufen vorgegebene natürliche Teilungsverhältnis kann abhängig vom Speicherinhalt nur vergrößert, nicht aber verkleinert werden. Die Anwendung dieses Standes der Technik setzt voraus, daß die Frequenz des vom Oszillator abgegebenen Signals eher oberhalb, auf keinen Fall aber unterhalb einer durch das natürliche Teilungsverhältnis der Frequenzteilerkette bestimmten Sollfrequenz liegt.

Gegenüber diesem Stand der Technik löst dii.- im Patentanspruch 1 gekennzeichnete Erfindung die Aufgabe, eine Erhöhung oder eine Erniedrigung des mittleren Teilungsverhältnisses der Frequenzteilerkette gegenüber dem durch die Anzahl von Teilerstufen vorgegebenen natürlichen Teilungsverhältnis zu ermöglichen.

Während beim Stand der Technik der DE-AS 22 19 493 der Speicherinhalt lediglich den »Zeitpunkt« einer Rückstellung bestimmter Teilerstufen festlegt, steuert er beim Gegenstand des Anspruchs 1 darüber hinaus eine (oder auch mehrere) Wähleinrichtungen, so daß diese abhängig vom Speicherinhalt eine jeweilige Teilerstufe setzen oder rücksetzen und auf diese Weise insgesamt eine Erhöhung oder eine Erniedrigung des Teilungsverhältnisses erreicht wird.

Aus der DE-AS 22 41 514 ist eine elektronische Uhr nach dem Oberbegriff des Patentanspruchs 2 bekannt. Bei diesem Stand der Technik bildet die Frequenztcilcrkette des Anspruchs 2 einen Hauptteiler, dem ein Zusatzteilcr nachgeschaltet ist. Der Zusatzteilcr liefert an seinem Ausgang das Steuersignal, das in diesem Fall parallel allen Schaltglicdern geliefert wird. Bei den Schaltglicdern handelt es sich um Schalter, die je nach dem zugehörigen Speicherinhalt das Steuersignal als Setzsignal an die zugeordnete Teilerstufe durchlassen oder nicht durchlassen. In durch den Zusatzteiler mitbestimmten Abständen können also bei diesem Stand der Technik abhängig vom Speicherinhalt mehr oder weniger der ausgewählten Teilerstufen gesetzt und dadurch das mittlere Teilungsverhältnis erniedrigt werden.

Gegenüber der reinen Erhöhung des Teilungsverhältnisses gemäß der DE-AS 22 19 493 mag zwar die ausschließliche Erniedrigung des Teilungsverhältnisses den in der DE-AS 22 41 514 angegebenen Vorteil aufweisen, daß beim Schleifen der Quarze für die Oszillatoren weniger Sorgfalt aufgewandt werden muß. Hierbei bleibt aber unberücksichtigt, daß eine Frequenzänderung durch Alterung oder sonstige Einflüsse auftreten kann, die dann bei der Ganggenauigkeitsregulierung auch ei· nc Erhöhung des Frequenztcilungsvcrhälinisscs erforderlich machen kann.

Aus der DE-OS 24 15 735 isi eine offensichtlich fälschlich als digital abglcichbarcr Os/.illulor bezeichnete Anordnung bekannt, die in Verbindung mit einer Uhr beschrieben ist und wie die vorangehend beschriebenen Druckschriften eine Ganggenauigkeitsregulierung erlaubt. Die Anordnung umfaßt einen Oszillator, einen diesem nachgeschalteten Puffer und einen sich daran anschließenden Teiler. Zum Abgleich der Ausgangsfrequenz des Teilers auf eine Referenzfrequenz werden logische Elemente im Puffer bleibend unverändert. Das heißt, nicht der Oszillator, sondern der Puffer ist Gegenstand des Abgleichs. Aus der Beschreibung dieser Druckschrift scheint hervorzugehen, daß dieser Abgleich auf dem Weg über eine Mischung (Frequenzaddition) erfolgt, was ebenfalls einen Abgleich in nur einer Richtungeria üben würde.

Die Erfindung erlaubt eine präzise Frequenzeinstellung über einen weiten Bereich, die in kurzer Zeit durchgeführt werden kann.

Die Erfindung wird nachfolgend anhand von Ausführungsbeispielen unter bezug auf die Zeichnungen näher erläutert. Es zeigt

F i g. 1 ein grundsätzliches Blockschaltbild der elektronischen Uhr.

F i g. 2 ein Blockschaltbild eines Ausführungsbeispiels der Erfindung,

Fig.3 den Aufbau von Oszillator und F'equenzsteuerschaltung,

F i g. 4 bis 16 Beispiele konkreter Schaltungsteile,
F i g. 17 bis 20 Beispiele mechanischer Schalteranordnungen,

Fig.21 ein Blockschaltbild eines anderen Ausführungsbeispiels der Erfindung,

Fig.22 ein Zeitdiagramm zur Erläuterung der Arbeitsweise des in Fig.21 gezeigten Ausführungsbeispiels und

F i g. 23 ein Beispiel einer konkreten Schaltung der in F i g. 21 gezeigten Anordnung.

In Fig. 1 sind I ein Oszillator zur Erzeugung einer j5 Grundschwingung, 2 eine Frcquenzteilerkette, 3 eine Zähleinrichtung, 5 ein Zähler als integrierende Schaltung, 6 eine Rücksetzschaltung, 7 ein Komparator, 8 ein Speicher, 9 eine Schreibeinrichtung zum Einschreiben der zu speichernden Information in den Speicher 8 uisd 4 eine Anzeigeeinrichtung.

Das Signal vom Oszillator 1 wird der Frequenzteilerkette 2 zugeführt. Das Ausgangssignal 12 der Frequenzteilcrkette 2 gelangt an die Zähleinrichtung 3, deren Ausgangssignal 13 die Anzeigeeinrichtung 4 zu; Anzeige der Zeit steuert. Das Ausgangssignal ϊ? gelang! außerdem auf den Zähler 5, der ebenfalls eine Frequenzteilung bewirkt und ein Ausgangssignal erzeugt, das als Freigabesignal 19 dem Komparator 7 zugeführt wird. Mit jedem Freigabesignal erzeugt der Komparator 7 ein so Ausgangssignal 15, wenn ein Ausgangssignal 17' vom Speicher 8 und ein Ausgangssignal 16" von der Frequenzteilerkette 2 übereinstimmen. Wenn die Rücksetzschaltung 6 das Ausgangssignal 15 empfängt, liefert sie ein P.üc'käe'izsignal 14, bis durch ein Ausgangssignal 16' von der Frequenzteilerkette 2 bestätigt wirH, daß die rückzusetzende(n) Teiierstufe(n) der Frequenzttilerkette 2 zurückgesetzt ist (sind). Das Rücksetzsignal 14 kann auch zum Setzen einer oder mehrerer Teilerstufen dienen. Dies wird spät" ausführlicher beschrieben. Die W Schwingungsfrequenz des Oszillators 1 wird über eine Frcquenzsteuerschaliung 10 durch ein Ausgangssignal 17"" des Speichers 8 eingestellt.

Anhand von F i g. 2 soll im einzelnen die Arbeitsweise eines Ausführungsbeispiels der Erfindung erläutert werb5 den. In Fig. 2 bezeichnen die Bczugszahlen 1,2,3,5,6,7 und 8 dieselben Elemente wie in Fi g. 1, wobei die Indizes jeweilige Stufen dieser Elemente bezeichnen. 25 und 6, sind setz- und rücksetzbare Zähler in.irhfolccnH «τ.

einfachi als RS-Flipflop bezeichnet). 6j ist ein Komparator, 26 eine Wjihlschaliung. Die Frequenzteiierkeue 2 setzt sich aus einer Anzahl Tcilersiufen zusammen, von denen zur Vereinfachung der Beschreibung lediglich die Teilerstufc 2*ails setz- und rückset/.barc Tcileistufe dargestellt ist. Vorzugsweise sind alle Teilcistufen oder doch mehrere Tcilcrstufcn setz- und rüekset/.bar auszubilden.

Das Ausganpsignal des Oszillators 1 wird von der Frcqucnzteilcrkeltc 2 geteilt, das geteilte Signal von der Zähleinrichtung 3 gezählt und dann von der Anzeigeeinrichtung 4 als i'.cit angezeigt. Das Ausgangssignal der Frcquenzteilcrkeitc 2 gelangt außerdem auf den Zähler 5, der eine weitere Frequenzteilung durchführt. Das Ausgangssigna!! des Zählers 5 wird von der Differenzierschaltung 24 differenziert. Durch das differenzierte Signal wird das FtS-Flipflop 25 gesetzt. Im Setzzustand liefert das RS-Flipflop 25 das Freigabcsignal 19 an den Komparator?.

Der Komparator 7 vergleicht die Logik/.uständc von Ausgangssignalen Φ\ bis Φν _ ι mit jenen von Ausgangssignalen ψ\ bis q>N-\ vom Speicher 8 und liefert ein Setzsignal an das RS-Flipflop 6,, sobald diese verglichenen Logikzustäiiide übereinstimmen. Im Set/zustand liefert das RS-Flipilop 6| ein Rücksctzsignal an die Teilerstufen 2i bis 2\ - ι. Über die Wählschaltung 26 gelangt das Rücksetzsignal vom RS-Flipflop 6, nach Maßgabe des Ausgangssii;nats q>n des Speichers 8 entweder als Setzsignal cder als Rücksctzsignal auf die Teilerstufc 2*. Sobald der Komparator 62 anhand der Ausgangssignale Φ\ hu Φν - ι feststellt,daß die rückzusetzenden Tcilerstufen rückgesetzt sind, liefert er ein Rücksetzsignal an das RS-Flipflop 61. Darnil ist ein Zyklus der Frequenzeinstellung beendet.

Es wird nun die Funktion der Wählschaltung 26 beschrieben. Es sei zunächst angenommen, daß die Wählschaltung 26 durch das Ausgangssignal <?'vdcs Speichers 5 in einen solchen Zustand versetzt ist, daß sie das Rücksetzsignal vom RS-Flipflop 61 an den Rückselzcingang der Teilerstufe 2* liefert. In diesem Fall werden die Teilerstufen 2i bis 2,v - 1 rückgesetzt, wenn ihre Ausgangssignale Φ\ bis Φν - ι den Logikzustand annehmen, der von den Ausgangssignalen ψ\ bis φ,\ _ t des Speichers 8 vorgegeben wird. Für den Fall, daß die Tcilersiufen jeweils aus einem Flipftop bestehen, wird auf diese Weise die folgende Anzahl von Impulsen eliminiert:

2" ·

Als nächstes sei angenommen, daß die Wählschaltung 26 durch das Aus?angssignal {Pivdes Speichers 8 in einen Zustand gebracht ist. in dem sie das Rücksetzsignal des RS-Flipflops 6, ;in den Setzeingang der Teilerstufe 2* liefert. Dann wird die folgende Anzahl von Impulsen eliminiert:

La = 2° - φ + 2< · JP₂ + ... + 2^N - ² ■ φ_Ν _ ι

Da in diesem Fall jedoch die Teilerstufe 2* gesetzt wird, wird insgesamt die folgende Anzahl von Impulsen addiert:

Lb = 2" - ' - La

Je nach dem Wert von φ_Ν kann auf diese Weise die Frequenz leicht nach oben oder unten reguliert werden.

Anstelle einer einzigen Teilerstufe 2/v kann eine beliebige Anzahl von Teilerstufen unter der Steuerung durch ein Ausgangssignal des Speichers 8 gesetzt oder rückgc setzt werden, so wie es voranstehend für die Tcilerstufi 2jv beschrieben wurde. Bei mehreren auf diese Wcisi einstellbaren Tcilerstufen gelten die obigen Glcichun gen nicht. Indem man /V so groß wie möglich machl kann man die Frequenz über einen weiten Bereich ein stellen.

Wenn dicTeilcrstufcn je aus einem Flipflop bcstehcr und die Grundfrequenz Aides Oszillators 1

ist, dann läßt sich mit der Erfindung folgende Gcnauig keit erzielen:

Jc größer P(P\sl die Anzahl der Stufen des Zählers 5) desto größer wird die Genauigkeit. P groß /π machen führt jedoch zu folgenden Nachteilen:

1. Die Anzahl der Schaltungselemente erhöht sich.

2. Der Energieverbrauch erhöht sich proportional zui Erhöhung der Anzahl der Schaltungselemente.

3. Die Zeit für die Messung der Genauigkeit wire länger.

Danvi einerseits eine hohe Genauigkeit erhalten wird, andererseits der Wert von P aber nicht zu groß gemacht zu werden braucht, ist die in Fig. 1 gezeigte

Frcqucnzsleucrschaltung 10 vorgesehen. Die Funktior

dieser Schaltung wird nachfolgend anhand von Fig.] ausführlich beschrieben.

Gemäß F i g. 3 bilden ein piezoelektrisches Elcmeni

j5 27. Widerstände 28 und 29, ein Inverter 30 und Konden satoren 31 und 32 den in Fig. 1 gezeigten Oszillator 1 MOS-Transistoren 34_r bis 34* und Kondensatoren 33i bis 33* bilden die in Fig. 1 gezeigte Frequenzsteuer· schaltung 10. Auf grundsätzlich gleiche Weise wie mil einem Trimmerkondensator, wird die Schwingungsfrequenz des Oszillators durch Veränderung der Kapazität des Schwingkreises eingestellt. Nach Maßgabe des Inhalts des Speichers 8 werden die MOS-Transistoren 34i bis 34* durchgeschallt oder gesperrt, so daß die Kon densatoren 33i bis 33* zugeschaltet oder nicht zuge schaltet sind.

Die Kondensatoren 331 bis 33* können eine kleine Kapazität aufweisen, da sie nur zur Einstellung der Frequenz in einem sehr kleinen Bereich benötigt werden.

so Es wurden hier nur Kondensatoren als frequenzbestimmende Glieder für die Frequenzkorrektur erwähnt. Statt dessen könnten jedoch auch Widerstände oder andere Elemente verwendet werden, die geeignet sind, die Frequenz des Oszillators 1 zu verändern.

Im folgenden wird der Speicher 8 näher erläutert.

Bei der vorliegenden Erfindung werden ein mechanischer Schalter, der von außen her gesteuert wird und ein nichtflüchtiger .Speicher verwendet. Bei der folgenden Erläuterung wird davon ausgegangen, daß der Speicher als nichtflüchtige Speicherelemente FAMOS-Elemente enthält.

Die Fig.4 und 5 zeigen ein Beispiel einer ein FA-MOS-Element verwendenden Speicherschaltung. 36 ist das FAMOS-Element, 35 ein Inverter. 38 ein Wider stand, und 37, 40, 41 und 43 sind MOS-Transistoren. Wenn sich das FAMOS-Element 36 im Zustand EIN befindet, nimmt das Ausgangssignal φκ (Fig.5) unabhängig vom Eingangssignal des Inverters 35 den hohen

l.ogik/ustand //an (nachfolgend wurden hohe und niedrige l.ogikzustände als //bzw. L bezeichnet). Wenn das KAMOS-Elemcnt 36 im Zustand AUS ist, entspricht das Ausgangssignal </>κ dem invertierten Eingangssignal des Inverters 35. Wenn also das Eingangssignal des Inverters 35 //ist, wird φκ H. wenn das FAMOS-Elemeni 36 EIN ist, wahrend φκ /-wird, wenn das FAMOS-F.lemcni 36AUSiSt.

In dv, Anordnung von F-"ig. 5 ist ein statischer Speicher mit dem in F i g. 4 gezeigten Speicher kombiniert. Auf die gleiche Weise wie bei F i g. 4 werden bei F i g. 5 die Zustände EIN und AUS des FAMOS-Elcments 36 in die Logik/ustände //bzw. L umgewandelt, und /war mit Hilfe des Widerstands 38, der einen hohen Widerstandswert besitzt. Bei diesem Beispiel wird die Information durch ein taktgcsteuertesTor in den statischen Speicher geschrieben. Auf diese Weise kann der Ruhestrom durch das FAMOS-Elcment 36 zu Null gemacht und der Leistungsverbrauch verringert werden. Der Widerstand US könnte durch einen Transistor ersetzt werden. Bei der nachfolgenden Erläuterung der Erfindung wird ein Element mit Doppelgate als FAMOS-Transistor verwendet. Die FAMOS-Transistoren sind jedoch nicht auf solche des Doppelgatetyps beschränkt. Verschiedene Möglichkeiten des Einschrcibensdes FAMOS-Elements sind in den F i g. 6,7 und 8 dargestellt.

In F i g. 6 sind 44 und 46 MOS-Transistoren. 45 ist ein Widerstand, und 47 und 48 sind FAMOS-Transistoren mit Doppelgate. Die erforderliche Einschreibspannung Vwbeträgt normalerweise —30 bis —40 Volt. Unter bestimmten Umständen ist es jedoch möglich, die Einschreibspannung Vw dadurch zu reduzieren, daß man eine N¹ -Zone auf der Drainseite eines P-Kanal-FA-MOS-Transistors vorsieht und die Draindurchbruchs· spannung verringert, wie es in F i g. 9(A) in einer Draufsicht und in F i g. 9(B) in einer Seitenansicht gezeigt ist.

Wenn bei der Anordnung von F i g. 6 ein L-Signal an das Gate "des mOS-Tfäfisisiürs 44 angelegt wird, wird der MOS-Transistor 44 in den leitenden Zustand versetzt. Wenn der Wert des Widerstands 45 ausreichend größer als der Durchlaßwiderstand des MOS-Transistors 44 ist, wird dann ein Η-Signal auf das Gate des MOS-Transistors 46 gegeben. In diesem Fall ist der MOS-Transistor 46 gesperrt und es wird nichts in den FAMOS-Transistor 47 eingeschrieben.

Wenn jedoch ein Η-Signal an das Gate des MOS-Transistors 44 angelegt wird, dann ist der MOS-Transistor 44 gesperrt, so daß die Einschreibspannung Vw an das Gate des MOS-Transistors 46 gelangL Wenn die Einschreibspannung Vw kleiner ist als die zum Einschalten des MOS-Transistors 46 erforderliche Spannung (der Absolutwert von V_w ist größer als der dieser Spannung) und kleiner ist als die Einschreibspannung des FAMOS-Transistors 47 (der Absolutwert von Vw ist größer als diese Einschreibspannung), dann wird der MOS-Transistor 46 leitend und in den FAMOS-Transistor ein Wert eingeschrieben.

Die Fig.7 und 8 zeigen Schaltungsvarianten ohne den Widerstand 45. In F i g. 7 umfaßt eine Schreibschaltung einen Inverter 49, MOS-Transistoren 50 bis 54 und Doppclgate-FAMOS-Transistoren 55 und 56. Bei diesem Schaltungsaufbau wird ein Flipflop durch Kombination eines P-Kanal-MOS-Transistors und eines N-Kanal-MOS-Transistors gebildeL Wenn an den Eingang B ein Η-Signal angelegt wird, werden die MOS-Transistoren 50 und 53 leitend, und die Einschreibspannung Vw beaufschlagt das Gate des MOS-Transistors 54. Da V_w negativ ist, wird der MOS-Transistor 54 gesperrt, und es wird nichts in den I-'AMOS-Transisior 55 eingeschrieben. Wenn dagegen ein I.-Signal an den Eingang I) angelegt wird, werden die Transistoren 51 und 52 teilend. wodurch auch der Transistor 54 in den leitenden Zustand versetzt wird und in den FAMOS-Transistor 55 eingeschrieben wird.

Bei der in F i g. 8 gezeigten Variante sind 57,58 und 59 MOS-Transistoren und 60 und 61 Doppelgate-FAMOS-Transistoren. Wenn bei diesem Beispiel ein Η-Signal an

ίο den Eingang B angelegt wird, wird der Transistor 57 gesperrt, während die Einschreibspannung VV an das Gate des Transistors 59 angelegt wird. Da Vw negativ ist, wird der Transistor 59 gesperrt und es kann nichts in den FAMOS-Transistor 60 eingeschrieben werden.

Wenn dagegen ein L-Signal an den Eingang δ angelegt wird, wird der Transistor 57 leitend. Hierdurch wird auch der Transistor 59 leitend, und versetzt den FA-MOS-Transisior 60 in einen Zustand, bei welchem eingeschrieben werden kann.

Im Vorausgehenden ist als FAMOS-Elcment lediglich ein P-Kanal-MOS-Transistor erwähnt. Es kann jedoch auch ein N-Kanal-FAMOS-Transistor in ziemlich gleicher Weise verwendet werden. Obwohl sich der Aufbau einer Einschreibschaltung im Fall eines N-Kanal-FA-MOS etwas ändert, ist das Prinzip völlig gleich wie das im Fall des P-Kanal-FAMOS.

Die Tatsache, daß sowohl P-Kanal-als auch N-Kanal-FAMOS-Elementc als FAMOS-Element benutzt werden können, gilt auch für die in den F i g. 4 und 5 gezeig-

jo ten Beispiele. Überdies kann das zuvor Gesagte auch auf nicht-flüchtige Speicherelemente, bei denen es sich nicht um ein FAMOS-Element handelt, angewendet werden. Bei der vorliegenden Erfindung wird das FAMOS-Elcment lediglich als ein Beispiel nicht-flüchtiger

J5 Speicherelemente benutzt, und eine ähnliche Schaltung kann man auch leicht erhalten, indem man einen Durchbrenntyp- oder einen Durchbruchtyp-Diodenübergang benutzt.
Als nächstes werden Beispiele für den in Fig. 1 gezeigten Komparator 7 beschrieben.

Ein Beispiel zeigt Fig. 10. Hierin sind 621 bis 62,v _ , und 63 NAND-Glieder. Diese Schaltung eignet sich für eine Frequenzteilerkette in Form eines binären Aufwärtszählers. Wenn das NAND-Glied 63 das Freigabesignal 19 erhalten hat, liefert es das Ausgangssignal 15 auf die Rficksctzschaltung 6, sobald die Ausgangssignale sämtlicher angeschlossener NAND-Glieder 62i bis 62/v- ι den Zustand H angenommen haben. Damit das Ausgangssignal des NAND-Glieds 62* (k - I bis

so N — 1) den Zustand Hannimmt, muß, wenn jt>* Wist, S^₄ L sein. Wenn dagegen φι L ist. dann ist das Ausgangssignal des NAND-Glieds 62* unabhängig davon W.ob3|F* // oder L ist. Bei Verwendung eines Aufwärtszählers tritt jedoch in diesem letzteren Fall das Ausgangssignal

15dann auf, wenn?t Hist, Φ^ also List.

Außer der in F i g. 10 gezeigten Schaltung läßt sich die in F i g. Π gezeigte verwenden, die von EXCLUSlV-ODER-Gliedern64i bis 64*- , und einem NAND-Glied 65 Gebrauch macht. Die RS-Flipflops 6| und 25 in F i g. 2 können gemäß Fig. 12 aus zwei NAND-Gliedern 66 und 67 aufgebaut sein. Ein NAND-Glied gemäß F i g. 13 kann als Komparator 62 benutzt werden.

Als nächstes soll die Informationseingabe in den Speicher beschrieben werden. Bei den in den F i g. 6,7 und 8 gezeigten Beispielen kann die einzuschreibende Information direkt an den Eingang B angelegt werden. Dies ist jedoch problematisch, weil es viel Zeit und eine große Anzahl von Anschlüssen erfordert. Diese Probleme

10

werden mittels der in Fig. 14 gezeigten Anordnung überwunden, bei der dk Information mittels serieller Impulssignale von außen eingegeben werden kann. In Fig. 14 sind 69, bis 69m eine Gruppe von Tcilcrstufen der Frcquenzteilcrketlc 2. Die Anzahl von (N — I)-TcJ-lerstufen, nämlich der Teiler 69? bis 69,v entspricht der Anzahl der verwendeten FAMOS-r.lcmcntc. 70 bis 72 sind Übertragungsglieder der in den K ig. 15 und 16 gezeigten Art.

Die Schaltung von Fig. 14 arbeitet wie folgt. Im normalen Betrieb der Uhr sind durch ein entsprechendes Steuersignal auf der Leitung 78 die Übcrrragungsglicder 70 und 72 durchgeschaltet, während das Übertragungsglied 71 gesperrt ist. Folglich kann das an den Eingang 80 gelieferte Eingangssignal durch die Teiierstufen 69! bis 69* geteilt und das geteilte Signal am Anschluß 79 ausgegeben werden. Über das Übertragungsglied 72 gelangt dieses geteilte Signal auf einer Leitung 73 nach außen. Das Signal auf der Leitung 73 wird von der Uhr zu einer externen Einstellvorrichtung übertragen, welche die Frequenz mißt und ein Frequenzcinstellsignal erzeugt. Das Frequenzcinstcllsignal wird über dieselbe Leitung 73 zur Uhr zurücküberiragcn. Hierfür werden durch ein entsprechendes Steuersignal eine Gruppe ex ":rner Anschlüsse werden hauptsachlich mechanische Schalter verwendet. Beispiele solcher mechanischer Schulter sind in den Fig. 17, 18. 19 und 20 gezeigt.

ί F i g. 17 zeigt ein Beispiel eines Viclfachkontaktschalters, Fig. 18 ein Beispiel eines Drehschalter*. Fig. 19 zeigt ein Beispiel eines mit drei Werten beaufschlagbaren Schalters mit zwei Kontakten, der die Frequenz zur Plusseitc ( + ), zur Miruisscite ( —) oder zu Null (0) um· schaltet. Das Beispiel in Fi g. 19 kann auch auf einen mit (N + I)-Werten beaufschlagbaren Schalter angewendet werden, der N Kontakte aufweist, wobei /V eine natürliche Zahl ist.

Das Beispiel in F i g. 20 zeigt einen Druckschalter, der

i') die Frequenz Schritt für Schritt in Plus- oder Minusrichtung einstellt.

Eine Uhr die immer genau geht, kann man erhalten, indem man die Frequenzeinstellung mittels der genannten Schalter und die Frequenzeinstellung mittels der in den genannten FAMOS-F.lemcntcn gespeicherten Inhalte geeignet kombiniert.

Als nächstes wird ein weiteres Ausführungsbeispiel der Erfindung beschrieben, das sich von dem in Zusammenhang mit den Fig. I und 2 beschriebenen unter-

auf der Leitung 78 die Übertragungsglieder 72 und 70 25 scheidet. Fig. 21 zeigt ein Blockschaltbild dieses Aus

gesperrt und das Übertragungsglied 71 durchgeschaltet. Das serielle Frequenzeinstellsignal gelangt dann über die Leitungen 73 und 75, das Übertragungsglied 71 und die Leitung 76 zu den Teilerstufen 692 bis 69i und wird in

diese eingespeichert. Die gespeicherten Daten können jo einmal gesondert erläutert.

führungsbeispiels, Fig. 22 ein zugehöriges Zeitdiagramm. In Fig. 21 sind die auch beim Ausführungsbeispiel der Fig. 1 und 2 vorhandenen Elemente mit denselben Bezugszahlcn bezeichnet und werden nicht noch

dann in paralleler Form über die Anschlüsse 69'2 bis 69'* in den Speicher 8 eingeschrieben werden.

Als nächstes wird in Verbindung mit F i g. 2 kurz eine Methode zum kurzzeitigen Messen der Frequenz beschrieben.

In Fig.2 handeit es sich bei dem Rcguliersignal υπ das Aüsgangssigna! vom Teiler 5p. Die Frequenz und damit die Ganggenauigkeit der Uhr kann jedoch auch gemessen werden, indem das Ausgangssignal der Teiler-Das Ausgangssignal 90 vom Zähler S gelangt auf eine bistabile Kippstufe 89, deren Ausgangssignal als Rücksetzsignal 91 in die Teilerstufe 2* ♦ ι gegeben wird. Dieses Ausgangssignal der Kippstufe 89 wird außerdem in J5 ein Schaltglied 88* eingegeben. Das Schaltglied 88/v führt nach Maßgabe des Binärzustands des Signals y* vom Speicher β die folgenden beiden Funktionen durch: Die Funktion (A). bei welcher ein Rücksetzsignal 92 in dem Moment auf die Teilcrstufe 2* gegeben wird, wenn

stufe 2* in die Differenzierschaltung 24 eingegeben ao das Ausgangssignal dieser Teilerstufe 2* den Zustand H

■K wird. Das heißt, das Ausgangssignal der Teilcrstufe 2* annimmt, oder die Funktion (B), bei welcher das Rück-

ii; wird unter Verwendung irgendwelcher Einrichtungen.

^:Ά wie eines externen Anschlusses, der Anzeigeeinrichtung

£)' 4, einer Vorrichtung zum Treiben der Anzcigeeinrich-

S tung 4 oder ähnliches übertragen, damit die Frequenz 4t entspricht der Steuerung der Wählsehaltung 26 in

gemessen werden kann. Fig.

f Die Frequenz kann auch gemessen werden, indem

'; nicht nur das Ausgangssignal der Teilcrstufe 2* in die

p Differenzierschaltung 24 eingegeben wird, sondern in-

j| dem auch das Ausgangssignal irgendeiner Tcilerstufc, so

H die auf die Teilcrstufe 2* folgt, in diese Differenzier-

S* schaltung 24 eingegeben wird. Ferner braucht das Si-

ii gnal. das außerhalb der Uhr zur Frequenzmessung

*: dient, nicht notwendigerweise das Signal zu sein, das in

Ü die Differenzierschaltung 24 eingegeben wird. Wie vor-

SJ her anhand von F i g. 14 beschrieben, kann auch das Si-

'3 gnal auf der Leitung 73 zu diesem Zweck verwendet

ξί werden. Auch in diesem Fall können die in den F i g.

ig und 16 gezeigten Schaltungen verwendet werden.

i Die vorausgehende Beschreibung bezieht sich haupt- ω nur noch das Schaltglied 88* dargestellt ist. Das Aus-

S sächlich auf Beispiele, bei denen FAMOS-Elemente zur gangssignal 94 des letzten Schaltglieds 88*.· wird als

s? Durchführung der Frequenzregulierung angewendet

% werden. Die Frequenz kann jedoch gleichermaßen mit-

sctzsignal 92 in dem Moment auf die Teilerslufc 2* gegeben wird, in dem das Rücksctzsignal 91 in das Schaltglicd 88* gelangt. Die Steuerung durch das Signal g>s

Nimmt man für den vorliegenden Fall an, daß die Teilerstufcn 2, bis 2* aus bistabilen Kippstufen bestehen, dann ist deren Ausgangssignal in einem Rücksetzzustand L Wenn jp* L ist, führt das Schaltglied 88* die Funktion (A) aus. Wenn dagegen jp* H ist. führt das Schaltglied 88*die Funktion Saus. Das vom Schaltglied 88* an die Teilerstufe 2* gelieferte Rücksetzsignal gelangt außerdem an ein zweites Schaltglied 88* _ 1.

Die Funktion des Schaltglieds 88* _ 1 ist die gleiche wie diejenige des Schaltgiieds 88*. das heißt, das Schahglied 88* _ 1 führt nach Maßgabe des Zustands von {P* _ 1 die Funktion (A) oder (B) durch. Entsprechendes gilt für die übrigen Schaltglieder in Fig.21, von denen

j g

tels einer Gruppe externer Anschlüsse 22 (Fig. I) ein-

Rücksetzsignal in die bistabile Kippstufe 89 eingegeben. Durch das Rücksetzen der Kippstufe 89 werden die Teilerstufcn 2k bis 2* aus ihrem Rücksetzzustand befreit gestellt werden, was sich für die Fälle empfiehlt wo sich b5 womit ein Zyklus der Regulierung vollendet ist die Frequenz aufgrund langjähriger Benutzung oder äu- Die Frequenzregulierung mit der Anordnung nach

ßerer Umstände ändert.
Zur Eingabe der Information in die Schaltung durch

qgg g

F i g. 21 soll im folgenden anhand von F i g. 22 beschrieben werden. Dafür sei angenommen, daß N = K + 2,

11 12

φ_κ = φ^ _ L und q>n _ ι — H sind. Das vom Zähler 5/> ausgegebene Ausgangssignal 90 setzt die bistabile Kippstufe 89, durch deren Ausgangssignal 9) die Tcilerr *ufe 2m , ι zum Zeitpunkt t =- Λ> rückgesetzt wird. Das /\usgangssignal 91 gelangt außerdem in das Schaligüc.d '> 88«. das wegen g>n ·- L die Funktion (A) ausführt. Das heißt, in dem Moment (t - t\). in dem das Ausgungssignul der Teilcrstufe 2,v H wird, liefen das Schaltglicd 88,v das Rücksetzsignal 92 an die Teilerstufe 2_N. wodurch diese rückgesetzt wird. Das Rücksetzsignal 92 in gelangt außerdem an das Schallglied 88/v - ι. Wegen 9',v_ ι - H liefert das Schaltglied 88n - ι unmittelbar das Rücksetzsignal 93, durch das die Teilcrstufe 2n _ ι rückgesetzt wird. Außerdem wird das Rückset/signal 93 an das Schallglied88* angelegt. Wegen φκ — /-,erzeugt das Schaltglicd 88*. das Rücksetzsignal 94 erst zum Zeitpunkt t =- ti, sobald nämlich das Ausgangssignal der Teilcrslufc 2*. H wird. Durch das Rücksetzsignal 94 wird die Tcüerstufe 2* rückgesetzt. Außerdem wird die Kippstufe 89 rückgesetzt.

Auf diese Weise werden pro Regulierzyklus fünf Ausgangsimpulse der Teilerstufe 2* _ 1 subtrahiert, was zu einer entsprechenden Änderung des Frequen/teilungsverhältnisses führt. Für den Fall, daß das Rückset/signal 91 in die Tcüerstufe 2/v ♦ 1 anstelle als RUckscizsignals als Seizsignai eingegeben wird, werden dagegen drei Impulse zu den Ausgangsimpulsen derTeilerslufe 2* - 1 hinzuaddiert. Durch die Zustände von φ_κ bis g>_N kann das Frequenzteilungsverhältnis der Frequenzteilerkcttc eingestellt und damit bestimmt werden, ob die Uhr jo schneller oder langsamer gehen soll. Jn der obigen Beschreibung ist nur der Fall angesprochen, daß die Teilerstufe 2* , 1 gesetzt oder rückgesetzt wird. Es ist jedoch möglich, irgendeine Teilerstufe oder auch mehrere Tcilerstufen beim Regulierzyklus zu setzen. j5

Die vorangehende Beschreibung, insbesondere bezüglich des Aufbaus des Speichers 8 und der Art der Dateneingabe gili sinngemäß auch für das Ausiührungsbcispiel von Fig. 21.

F i g. 23 zeigt einen konkreten Schaltungsaufbau der Anordnung von F i g. 21.

Hierzu 10 Blatt Zeichnungen

45

50

55

bO

Claims (10)

Patentansprüche:

1. Elektronische Uhr, umfassend

einen Oszillator (1). der ein Signal hoher Frequenz erzeugt,

eine diesem nachgeschaltete, aus einer Vielzahl von Teilerstufen (2, bis 2/v ₊ Af) gebildete Frequenzteilerkette (2),

eine von deren Ausgangssignal gespeiste Zähl- und Anzeigeeinrichtung (3,4), und einen Speicher (8), in den zur Regulierung der Ganggenauigkeit der Uhr binäre Daten einspeicherbar sind, in deren Abhängigkeit das Teilungsverhällnis der Frequenzteilerkette (2) periodisch umstellbar ist, 1; wobei wenigstens eine der Frequenzteilerstufen (2| bis 2/v t Af) mit einem Rücksetzeingang versehen ist und ein Komparator (7) einerseits mit dem Speicher (8) und andererseits mit dem Ausgang wenigstens einer Teilerstufe verbunden ist und beim Anliegen eines von <ler Frequenzteilerkette (2) abgeleiteten periodischen Freigabesignals an seinem Steuereingang den binären Zustand der angeschlossenen Teilerstufe bzw. Teilerstufen mit dem jeweils zugeordneten Speicherinhalt vergleicht und bei Überein- Stimmung aller jeweiligen Vergleichswertc ein Koinzidenzsignal abgibt, unter dessen Steuerung die wenigstens eineTcilerstufe rücksetzbar ist. dadurch gekennzeichnet, daß wenigstens eine Tcilersiufe (2*) setz- und rück- m setzbar ist, und

daß eine Vvähleinrichtung (26) einerseits mit dem Speicher (8) und and .rerseii- mit dem Setzeingang sowie mit dem Rückse';Zeingang dieser Teilerstufc (2/v) verbunden ist und unter 'er Steuerung durch J5 das Koinzidenzsigna! abhängig vom zugeordneten Speicherinhalt ein Signal an den Setzeingang oder ein Signal an den Rücksetzeingang der setz- und rücksetzbaren Tcilerstufe (2/v) liefert.

2. Elektronische Uhr, umfassend einen Oszillator (1), der ein Signal hoher Frequenz erzeugt, eine diesem nachgeschaltete, aus einer Vieizahl von Teilerstufen (2, bis 2_{N f},) gebildete Frt'-quenzteilerkcttc(2).

eine von deren Ausgangssignal gespeiste Zähl- und Anzeigeeinrichtung (3,4), und einen Speicher (8), in den zur Regulierung der Ganggenauigkeit der Uhr binäre Daten cinspeicherbar sind, in deren Abhängigkeit das Teilungsverhältnis der Frequenztcilerkette (2) periodisch umstellbar ist. μ wobei η Teilcrstufen (2_K, 2/v- 1. 2/v) einen Voreinstelleingang besitzen, der mit dem Ausgang eines jeweiligen Schaltgliedes (88*, 88/v - 1. 88/v) verbunden ist, welches mit einem ersten Eingang an den Speicher (8) angeschlossen ist und an einem zweiten Eingang mit einem von der Frequcnztcilerkeite (2) abgeleiteten periodischen Steuersignal beaufschlagbar ist und welches in Abhängigkeit vom zugeordneten Speicherinhalt in einen ersten Zustand, in dem es ein Steuersignal an seinem zweiten Eingang als Vor- w> cinstcllsignal an seinen Ausgang liefert, oder einen zweiten Zustand schallbar ist, dadurch gekennzeichnet,

daß die Schaltglicder (88*. 88/v - 1,88,_v) einen dritten, mit dem Ausgang der zugeordneten Teilerstufe (2a,. b"> 2s _ 1, 2v) verbundenen Eingang besitzen und in ihrem zweiten Zustand das Steuersignal nach Erreichen eines vorgegebenen Zustands der zugeordne ten Teilerstufe als Vorcinstellsignal an diese weitergeben,

daß der zweite Eingang eines ersten Schallgliedes (88/v) mit dem Ausgang einer bistabilen Kippstufe (89) verbunden ist, die durch ein von der Frequenzteilerkette (2) abgeleitetes Signa! setzbar ist. daß der zweite Eingang des (V + l)-ten Schaltglicdes (V = 1. 2, 3,... n) mit dem Ausgang des /-ten Schaltglicdes verbunden ist, während der Ausging des (i + 1 )-ten Schaltgliedes mit dem Voreinstelleingang der Teilerstufe verbunden ist, die der dem /-ten Schaltglied zugeordneten Teilerstufe vorgeschaltet ist. und

daß der Ausgang dos /Men Schaltgliedcs (88a.) mit einem Rücksetzeingang der bistabilen Kippstufe (89) verbunden ist.

3. Uhr nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß der Speicher (8) ein nichtflüchtiger Speicher ist.

4. Uhr nach Anspruch 3, dadurch gekennzeichnet, daß der Speicher (8) FA MOS-Transistoren enthält

5. Uhr nach einem der vorhergehenden Ansprüche, gekennzeichnet durch eine Einrichtung zum Einschreiben der von einer externen Quelle gelieferten Daten in den Speicher (8).

6. Uhr nach Anspruch 5, gekennzeichnet, durch eine Adapierschaltung (70, 71, 72). mittels derer die von der externen Quelle in den Speicher (8) einzuschreibenden Daten zur Zwischenspeicherung und Scrien/Parallel-Umsclzung in wenigstens einen Teil der Tcilerstufen (2| bis 2/v t u) der Frequenzteilerkelte (2) eingebbar sind.

7. Uhr nach einem der Ansprüche 5 oder 6. gekennzeichnet durch eine Einrichtung zur Lieferung eines durch Frequenzteilung des Signals hoher Frequenz vom Oszillator (1) entstandenen Signals an einen externen Detektor.

8. Uhr nach einem der vorhergehenden Ansprüche, gekennzeichnet durch ein? extern steuerbare Schalteranordnung, die ganz oder teilweise den Speicher (8) bildet.

9. Uhr nach einem der vorhergehenden Ansprüche, gekennzeichnet durch eine Frequcn/.stcuerschaltung (10) zur Einstellung der Frequenz des vom Oszillator (J) gelieferten Signals nach Maßgabe von in einem bzw.dem Speicher(8) enthaltenen Daten.

10. Uhr nach Anspruch 9. dadurch gekennzeichnet, daß die Frequenzsteucrschaltung (10) eine Vielzahl von Elementen (33, bis 33/v) enthält, von denen jedes, wenn es mit der Oszillatorschaltung verbunden wird, eine geringe Frequenzänderung bewirkt, sowie Schalteinrichtungen (341 bis 34/v). durch die die einzelnen Elemente nach Maßgabe der im Speicher (8) enthaltenen Daten mit der Oszillatorschaltung verbindbar sind.