DE2844352A1 - Speicher mit serienweisem zugriff - Google Patents

Speicher mit serienweisem zugriff

Info

Publication number
DE2844352A1
DE2844352A1 DE2844352A DE2844352A DE2844352A1 DE 2844352 A1 DE2844352 A1 DE 2844352A1 DE 2844352 A DE2844352 A DE 2844352A DE 2844352 A DE2844352 A DE 2844352A DE 2844352 A1 DE2844352 A1 DE 2844352A1
Authority
DE
Germany
Prior art keywords
address
memory
ram memory
control input
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE2844352A
Other languages
English (en)
Inventor
Walter Huibert Schuller
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FDS Fast Digital Systems SA
Original Assignee
FDS Fast Digital Systems SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FDS Fast Digital Systems SA filed Critical FDS Fast Digital Systems SA
Publication of DE2844352A1 publication Critical patent/DE2844352A1/de
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/04—Arrangements for selecting an address in a digital store using a sequential addressing device, e.g. shift register, counter
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/414—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the bipolar type
    • G11C11/415—Address circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)

Description

Speicher mit serienweisem Zugriff
Die vorliegende Erfindung betrifft einen Speicher mit serienweisem Zugriff zum Einschreiben von serienförmigen Informationen während sehr kurzer Zeitspannen, während das Auslesen dieser gespeicherten Informationen sich über einen längeren Zeitraum erstrecken kann.
Üblicherweise wird ein Schieberegister zum Einschreiben von Serien-Informationen verwendet. Muß jedoch die erforderliche Schiebefrequenz hoch sein, so ist die Kapazität der erhältlichen Schieberegister ziemlich beschränkt, wie das Beispiel des von der Firma Motorola, Inc. unter der Bezeichnung MC 10141 vertriebenen Kreises mit einer Kapazität von 4 Bit zeigt.
Zur Verwirklichung von Speichern mit serienweisem Zugriff mit hoher Bit-Kapazität wurden bereits Speicher mit wahlfreiem Zugriff, sogenannte RAM-Speicher, mit einem Binärzähler als sequentiellen»Adressenzähler verwendet. Die Geschwindigkeit der Dateneinschreibung ist dabei jedoch begrenzt, da Vorsichtsmaßnahmen getroffen werden müssen um sicherzustellen, daß die richtigen Daten in die richtigen Speicherplätze eingeschrieben werden und daß keine anderen Plätze versehentlich während des Schreibvorgangs beeinträchtigt werden (siehe z.B. den Artikel von J.J. McDowell "Memory systems terminology" veröffentlicht in "Semi-conductor Memories, Data, Application, Reliability Report, Monolithic Memories, Inc. 1975', Seiten 240 bis 242 und "Fairchild bipolar memory data book", 1976, Seiten 4 bis 8).
9Ö981B/1Q87
Ein Hauptgrund für die Begrenzung der Einschreibgeschwindigkeit eines Speichers mit serienweisem Zugriff mit Binärzähler und einem RAM-Speicher ist die Verteilung der Eintreffzeiten der Adressensignale und die Verteilung der übergänge des Schreibsignals, wie weiter unten näher dargestellt werden wird.
Es sei festgehalten, daß eine Möglichkeit der Erhöhung der Einschreibgeschwindigkeit in der Anwendung der Multiplex-Technik liegt und zwar ähnlich derjenigen, die von Brady H. Warner, Jr., !^'Electronic design" 1, Jan. 4, 1977, Seite 123 vorgeschlagen worden ist. Nachteilig dabei ist jedoch die Kompliziertheit und der hohe Preis der entsprechenden Vorrichtung.
Aufgabe der vorliegenden Erfindung ist es, einen Speicher mit serienweisem Zugriff zu schaffen mit wesentlich einfacheren und billigerem Aufbau als die herkömmlichen Speicher und mit dem Seriendaten mit hoher Geschwindigkeit und mit hoher Kapazität aufgezeichnet werden können.
Die Lösung dieser Aufgabe erfolgt mit den im kennzeichnendaiTeil des Hauptanspruches angegebenen Merkmalen. Vorteilhafte Ausgestaltungen sindin den Unteransprüchen beschrieben.
Erfindungsgemäß weist also ein Speicher mit serienweisem Zugriff efrien herkömmlichen RAM-Speicher zusammen mit einem von einem Zeitsignal gesteuerten Adressen-Code-Erzeuger . auf,der derart ausgestaltet ist, daß er nacheinander Binäradressen erzeugt , die sich von der jeweils vorhergehenden um nur ein Bit unterscheiden.
Im folgenden wird die Erfindung anhand der Zeichnung näher erläutert , in der bevorzugte Ausführungsbeispiele dargestellt sind. Es zeigen:
Figur 1 ein schematisches Diagramm eines erfindungsgemäßen Speichers mit einem synchronen oder Gray-Zähler als sequentiellen Adressenzähler;
909815/1087
Figuren 2A und 2B
zeigen Diagramme, die das Einschreiben von synchronen Seriendaten mit einem gewöhnlichen binär adressierten RAM-Speicher bzw. mit einem erfindungsgemäßen Speicher zeigen;
Figuren 3A und 3B
zeigen Diagramme, die das Einschreiben asynchroner Daten mit einem gewöhnlichen binär adressierten RAM-Speicher bzw. mit einem erfindungsgemäßen Speicher zeigen;
Figur 4
Einzelheiten eines Schaltkreises einer für den erfindungsgemäßen Speicher verwendbaren Speichereinheit;
Figur 5
ein Zeitdiagramm unter Berücksichtigung der Verzögerungszeiten innerhalb der Speichereinheit bei einem binär adressierten RAM-Speicher;
Figur 6
ein Zeitdiagramm ähiich demjenigen von Figur für einen erfindungsgemäßen Speicher und für die Aufzeichnung synchroner Eingabedaten und
Figur 7
ein Zeitdiagramm ähnlich demjenigen von Figur für einen erfindunrrsgemäßen Speicher und für die Aufzeichnung asynchroner Eingabedaten.
Der in Figur 1 beispielhaft dargestellte Speicher weist einen RAM-Speicher mit N-Speichereinheiten M.., M- .... Mn auf, deren jede mit einem auf dem gleichen monolithischen Kristall aufgebrachten zugehörigen Adressen-Decodierer versehen ist. Die Speicher-
90981B/1087
einheiten können z.B. isoplanare ECL-Speicher seinr wie sie unter der Bezeichnung F 10405 von der Firma Fairchild angeboten werden und die einen 128 χ 1-bit-Aufbau haben können, wenngleich auch andere Speicheraufbauten einsetzbar sind.
Jede der in Figur 1 dargestellten Speichereinheiten M. (i = 1,2, ..LJ) weist einen Dateneingang D., einen Datenausgang S. und sieben Adresseneingänge Aq bis Ag auf. Jede Speichereinheit ist weiterhin mit einem Schreibeingang versehen, die sämtlichts parallel mit einem gemeinsamen Schreibeingang-Anschlußpunkt B verbunden sind.
Die sieben Adresseneingänge AQ bis Ag sind mit den entsprechenden Ausgängen Q1 bis <57 eines synchronen Gray-Zählers 1 verbunden. In Figur 1 ist ein Ausführungsbeispiel eines derartigen Gray-Zählers dargeäbellt, der sich aufgrund seines einfachen Aufbaus mit integrierten Schaltkreisen des ECL-Typs besonders gut dafür eignet. Dieser Zähler weist D-Flip-Flops 101, 102, 103 auf, die auf im Handel erhältlichen integrierten Kreisen gebildet sind, z.B. einem Fairchild-Kreis mit der Bezeichnung F 100131. Ganz ähnlich bilden die D-Flip-Flops 111, 112, 113 einen Teil eines anderen Schaltkreises F 100131, während die D-Flip-Flops 121, 122 auf einem dritten Schaltkreis F 100131 gebildet sind, von dem ein Teil nicht benötigt wird.
Der Schaltkreis des Zählers 1 weist fernerhin eine Anzahl logischer Gatter auf, die ebenfalls auf im Handel erhältlichen integrierten Schaltkreisen gebildet sind. Sie werden gemäß den gestrichelten Blocklinien 140, 150, 160, 170, 180 innerhalb des Zählers 1 gruppenweise zusammengefaßt. Die Blöcke 140, 150 und 170 werden jeder auf einem Fairchild-Schaltkreis F 95101 gebildet, während der Block 160 auf einem Fairchild-Schaltkreis F 95105 und der Block 180 auf einem Fairchild-Schaltkreis F 100101 gebildet werden. Es sei festgehalten, daß einige der
909815/1087
Eingänge dieser Gatter nicht benötigt werden und deshalb mit n.u. bezeichnet sind.
Die Schaltverbindung zwischen den einzelnen Einheiten des Schaltkreises nach Figur 1 können dieser Figur entnommen werden. Die Stromversorgung geschieht entsprechend den Vorschriften der Hersteller der integrierten Schaltkreise, wobei die Widerstände .r einen Wert von 50 Ohm aufweisen. Die nicht benötigten Eingänge des Speichers sind mit einer Versorgungsspannung von -2 Volt versehen, während die Eingänge und Ausgänge des Zählers, die nicht benötigt werden (und mit n.u. bezeichnet sind) erdfrei gelassen werden. Dem Eingang H des Gray-Zählers 1 werden zu dessen Steuerung Zeitpulse zugeführt.
Im folgenden wird die Arbeitsweise des erfindungsgemäßen Speichers entsprechend der zwei Hauptanwendungsgebiete beschrieben, nämlich im Zusammenhang mit dem Fall, in dem synchrone Eingangsdaten bezüglich des Zeitsignals zugeführt wurden und für den Fall, in dem asynchrone Eingangsdaten bezüglich der Zeit eingegeben werden. Mit anderen Worten ändern sich die Pegel der Eingangsdaten im ersten Fall synchron mit dem Pegel des Zeitsignals, während im zweiten Fall die Pegel der Eingangsdaten sich nicht synchron mit denjenigen der Zeitsignale ändern.
Die im folgenden beschriebenen Ze.itdiagramme beschreiben den Speicher qualitativ. Dabei spielen die absoluten Werte der Pulslängen oder der Pulsverhältnisse, so wie sie dargestellt sind, keine Rolle. Die relativen,von konstanten Verzögerung abhängigen Stellungen spielen keine Rolle, da sie die Geschwindigkeit des Speichers nicht beeinflussen. In jedem Fall werden konstante Verzögerungen ganz allgemein durch außerhalb des Speichers vorgesehene Bauteile kompensiert.
Figur 2A zeigt das Zeitdiagramm der mit A. bezeichneten Adressensignale, ein den Schreibvorgang vorbereitendes Signal W;
909815/1087
sowie ein Eingabesignal D. im Zusammenhang mit einem Speicher, der einen RAM-Speicher im Zusammenhang mit einem gewöhnlichen binären Adressenzähler verwendet. Die Verteilung der Ankunftszeiten der Adressensignale an den äußeren Anschlußstellen des RAM-Speichers ist mit TQ bezeichnet. Die übergänge des Schreib-Steuer-Signals W müssen bezüglich der Flanken der Adressenpulse eingestellt werden, wie durch die Zeitspannen T1 und T2 im Diagramm nach Figur 2A dargestellt, um dergestalt ein richtiges Einschreiben der Eingangsdaten in einen bestimmten Speicherplatz sicherzustellen. Die Zeitspannen T1 und T2 sind für einen bestimmten integrierten Speicherkreis vorgegeben und werden im allgemeinen vom Hersteller spezifiziert. Die Dauer Tw ist die Minimaldauer, die zum Einschreiben einer Information in eine Speicherzelle erforderlich ist und muß deshalb in jedem Fall eingehalten werden. Die Kurve D1 stellt ein Beispiel eines serienförmigen Datenstromes 1-0-1 dar, wobei mit 1 und 0 die üblichen Bezeichnungen für mögliche binäre Zustände bezeichnet sind.
Aus dem Zeitdiagramm von Figur 2A folgt, daß bei einem binär adressierten RAM-Speicher ein Teil der Zeitdauer der Adressenpulse A., nämlich die Zeitspanne T1 + T„,nicht zum Einschreiben verwendet werden kann, da sichergestellt sein muß, daß ein genaues Einschreiben in einem bestimmten Speicherplatz erfolgt. Demzufolge ist die Einschreibgeschwindigkeit in diesem Fall beschränkt.
Figur 2B ist ein ähnliches Zeitdiagramm, das das Einschreiben von Daten mittels des in Figur 1 dargestellten erfindungsgemäßen Speichers zeigt. In diesem Beispiel wird ein Gray-Zähler als Adressenzähler verwendet. Der Gray-Code ist ein zyklischer Code und im Gegensatz zum gewöhnlichen Binär-Code bedingt der übergang von einer Kombination zur folgenden nur den Wechsel eines einzigen Code-Elementes (Bit), wie es z.B. von P. Naslin in "Circuits logiques et automatismes ä sequences" , second edition Dunod, Paris 1965, Seiten 12 bis 14 beschrieben ist.
909815/108?
ORIGINAL INSPECTED
Während des Betriebes des erfindungsgemäßen Speichers kann auf die Sicherheitsintervalle T1 und T3 gemäß Figur 2A verzichtet werden, so daß das Schreibsignal W kontinuierlich ein Einschreiben von Daten D. zusammen mit den Adressenpulsen A. ermöglicht. Die Frequenz der aufzuzeichnenden Datenpulse ist demzufolge wesentlich höher als im Falle der Figur 2A.
Die Figuren 3A und 3B zeigen das asynchrone Einschreiben, wobei im allgemeinen die Signalübergänge der einzuschreibenden Daten in der einen und/oder der anderen Richtung von Bedeutung sind. So ist z.B. wünschenswert die relative Stellung eines Übergangs bezüglich eines anderen Übergangs des _Datensignals zu kennen oder bezüglich eines bestimmten Zeitpulses. (Zum Beispiel bezüglich des letzten Zeitsignalübergangs, wenn die Zeitsignale nach einer bestimmten Anzahl Ein schreibzyklen angehalten werden).
Figur 3A zeigt ähnlich wie Figur 2A Adressensignale A., Schreib-Steuer-Signale W sowie Datensignale D... Tn diesem Fall eines binär adressierten RAM-Speichers muß das Schreib-Steuer-Signal ebenfalls dazu dienen, ein Einschreiben während der übergänge der Ädressensignale A. zu verhindern. Auch hierbei ist also die Zeitdauer T~ die Minimalzeit während der ein Puls am Speicher anliegen muß um in eine Speicherzelle den 1- oder O-Zustand einzuschreiben. Ebenfalls wie im Falle der Figur 2A sind die Zeiträume T1, T2 notwendig um ein·korrektes Einschreiben in eine bestimmte Speicherzelle sicherzustellen, während Tß die Verteiung (Dispersion) der Ankunftszeiten der Adressen an den äußeren Speicheranschlüssen ist.
Figur 3B zeigt nun die gleichen Signale unter Verwendung eines erfindungsgemäßen Speichers. In diesem Fall ist es nicht notwendig, daß das Schreib-Steuer-Signal W ein Einschreiben während der übergänge des Adressensignals verhindert. Dadurch werden ähnlich wie im Fall des synchronen Einschreibens die Zeiten T1 und T2 unterdrückt und die Frequenz des Zeitsignals erhöht, so
909S15/1Ö87
daß praktisch nur durch die vom Speicher selbst bestimmte Dauer T„ beschränkt ist. Wird mit f die Zeitfrequenz bezeichnet, so kann die relative Stellung der übergänge des Signals D. bezüglich zueinander nur mit einer Genauigkeit bestimmt werden, die durch + 1/f„ gegeben ist. Daraus folgt,
— ti
daß eine Erhöhung der Zeitfrequenz, wie es bei dem erfindungsgemäßen Speicher der Fall ist, eine Verringerung des Fehlers beim zuletzt beschriebenen Einschreibvorgang ermöglicht. Vergleicht man dies andererseits mit einem herkömmlichen Schieberegister der gleichen Einschreibgeschwindigkeit, so weist der erfindungsgemäße Speicher eine wesentlich höhere Bit-Kapazität auf unter gleichzeitiger Verwendung sehr einfacher und wirtschaftlicher Bauteile.
Es sei festgestellt, daß unter der oben angegebenen Zeitdauer Tw die erforderliche Pulsdauer für das Schreib-Steuer-Signal oder Datensignal verstanden wird, das den äußeren Anschlüssen des Speichers zugeführt wird um sicherzustellen, daß ein korrektes Einschreiben in eine bestimmte Speicherzelle erfolgt. Ob die adressierte Speicherzelle des Speichers tatsächlich die gesamten Daten während der Gesamtzeit des außen angelegten Signalpulses erhält oder nur einen Teil davon, hängt von cfer verwendeten Adressier-Technik und von der Art des RAM-Speichers ab. Die daraus resultierenden Bedingungen werden beispielsweise im Zusammenhang mit Figur 4 beschrieben.
Es sei ferner festgehalten, daß der synchrone Gray-Zähler, wie er in Figur 1 dargestellt ist, nur ein mögliches Ausführungsbeispiel ist, und daß auch andere Zählerarten verwendbar sind. Das beschriebene Ausführungsbeispiel ist besonders einfach und weist eine hohe Geschwindigkeit auf. Der Zähler 1 zählt sequentiell alle möglichen Stellungen, die im dargestellten Beispiel 2 betragen. Die Reihenfolge der Zählung durch diese 2 -Stellungen ist für den Betrieb des erfindungsgemäßen Speichers
909815/1087
ohne Bedeutung, da diese Reihenfolge die gleiche sowohl für das Einschreiben als auch für das Auslesen ist, sofern der gleiche Zähler für beide verwendet wird. Obendrein ist es im allgemeinen nicht notwendig, eine Rückstellvorrichtung vorzusehen, so daß der erfindungsgemäße Speicher weiter vereinfacht wird.
Wie oben erwähnt, bildet der im Beispiel nach Figur 1 verwendete Gray-Zähler einen Adressen-Code-Erzeuger, wobei sich jeder Adressen-Code vom vorhergehenden nur durch ein Bit unterscheidet. Mit anderen Worten weist jede Kombination von Ausgangszuständen bezüglich der vorhergehenden Kombination einen verschiedenartigen Zustand nur eines der Zählerausgangssignale Q1, "Q2, ... oder l27 auf, während die übrigen unverändert bleiben. Dies ist ein wesentliches Merkmal für den Adressen-Erzeuger, wie er in dem erfindungsgemäßen Speicher Verwendung findet.
Ein Gray-Zähler ist nur ein Beispiel für einen möglichen Adressen-Code-Erzeuger, der diese Eigenschaft aufweist. Als andere Beispiele seien Synchron-Zähler genannt, wie sie in der folgenden Literaturstelle beschrieben sind "Semi-Conductor Memories, Data, Applications, reliability report" by Monolithic Memories, Inc., 1975, .Seiten 227 bis 234, Application note 102 "ROM in sequential and combinatorial logic". Ein derartiger Synchron-Zähler kann so programmiert werden, daß er die gewünschten Adressen-Codes liefert, die diese Merkmale aufweisen. Anstelle des Gray-Code können auch andere geeignete Codes verwendet werden, z.B. solche, die aus einer Kombinationsmatrix abgeleitet sind, wie es in dem oben erwähnten Buch von B. Naslin, Seite 48, Figur 2.21 beschrieben ist. Das dort beschriebene Beispiel betrifft einen 4-Bit-Code, von dem geeignete Codes abgeleitet werden können, wie die folgenden Beispiele (A) und (B) zeigen.
909815/1087
Bel»piel (h} 0000 0001 0011 0010 1010 1110 0110 0111 1111 1011 1001 1101 0101 οι γ·;. ■ 11OC 1COC
Beispiel (Bl
0000 1000 100t 1011 1010 1110 1111 1101 1100 0100 0101 0111 0110 0010 0011 0001
In ähnliclier Waise
entwickelt ware
ßSu Cedes für jede gewünschte Bit-Änzahl
Der übergang von einen- 2Ldresssii=Code zum Höchsten wird durch eii"· Zeitsignal bewirkt „ öae von einer üblichen Eeitsignalquelle stammt.
Es sei festgehalten, daß bei zyklisches Ädressen-Code-Erzeugarn, die für die Erfindung geeignet; sind, dieses wesentliche Merkmal auch für den ersten Adressen-Code einer Folge bezüglich des letzten Adressen-Codes einer vorhergehenden Folge gilt.
Die Verwendung eines zyklischen Ädressen-Code-Erzeugers ermöglicht ein wiederholtes sequentielles Einschreiben während
30981571087
einer beliebigen Zeitdauer» Die alten Informationen werden demnach duröidie neuen Informationen ersetzt , so daß nur die währendder letzten vollen Sequenz eingeschriebenen Daten, do ho der letzte Durchgang durch alle sequentiell adressierten Speicherstellen,, zum Auslesen zur Verfügung stehen.
Die Beschreibung im Zusammenhang mit den Figuren 2A bis 3B ermöglicht eine Abschätzung des ungefähren Zuwachses an Einechreibgeschwindigkeiiij #i£ mit dem »jrfindungsgemiteen Speicher erzielt werden kann. Die Speichereinheiten M. mit ihren zugehörigen Adressen-Decodierern auf dem gleichen monolithischen Kristall wurden im Zusammenhang mit Figur 1 nur als schwarze Kästchen dargestellt , unabhängig von ihrem inneren Aufbau. Im allgemeinen wird die Einschreibgeschwindigkeit eines Speichersnicht nur durch die Dispersion der Außenverzögerungen sondern auch durdidie inneren Dispersionen innerhalb des Speichers selbst bestimmt. Folgende Beschreibung zeigt, wie diese verschiedenen Dispersionen die Einschreibgeschwindigkeit bei den verschiedenen verwendbaren Adressier-Techniken beeinflussen.
Figur 4 zeigt im einzelnen einen RAM-Speicher M., der eine Anzahl von Speicherzellen CL. aufweist, von denen drei dargestellt sind, nämlich Cn, Cn .. und Cn+^. Der Speicher M. weist ferner einen Adressen-Decodierer 40 "auf, mit einer Anzahl äußerer Adressen-Eingänge, die schematisch mit A. bezeichnet sind, sowie mit internen Adressen-Ausgängen Α,χ« . , , von denen drei dargestellt sind, nämlich A, . . , Α(Μ+ι\·η+- und AiT- ~. . . , wobei diese Ausgänge mit den entsprechenden Speicherzellen verbunden sind. Des weiteren sind in Figur 4 Schreib-Steuer-Eingänge und Daten-Eingänge dargestellt und entsprechend geschaltet, wobei sie wie weiter oben mit W und D^ bezeichnet sind. In Abhängigkeit von den Zuständen von W und D. werden den Speicherzellen Setz - und Löschsignale zugeführt und zwar mittels der entsprechenden in Figur 4 gezeigten Leitungen, wobei diese Signale mit S bzw. CL bezeichnet sind.
ORIGINAL INSPEÖtED
909815/1087
Das Einschreiben in eine bestimmte Zelle Cv erfolgt , wenn S oder CL auf hohem Pegel sind , wobei S eine logische UND-Kombination von D^ und W ist und CL eine logische UND-Kombination von Dc und W.
In den Figuren 5, β und 7 sind drei verschiedene Verwendungsfälle eines RAM- Speichers dargestellt, nämlich das gewöhnliche Binäradressieren, das Gray-Mressieren mit synchronen Eingangsdaten und das qpny-Adressieren mit asynchronen Eingangsdaten. Allgemein läßt sich dazu sagen, daß in allen drei Fällen RAM-Speicher vom gleichen Typ verwendet werden und daß der Speicher im allgemeinen aus einer großen'Anzahl vonparallel geschalteten Speichereinheiten M. aufgebaut ist. Die Laufzeitverzögerungen der Α.χ., . , S und CL-Signale können von einer Speichereinheit zur anderen unterschiedlich sein, selbst wenn diese vom gleichen Typ sind und wenn jeweils die gleiche Speicherzelle in den einzelnen Speichereinheiten adressiert wird. Die schraffierten Teile in den Diagrammen stellen die." Oberlagerung aller Signale gleicher Funktion in den verschiedenen verwendeten Speichereinheiten dar. Die Breite der schraffierten Flächen ist durch die Dispersionen der einzelnen Signale in einem kommerziell erhältlichen RAM-Speicher bestimmt. Diese Breiten sind bei den in den Figuren 5, 6 und 7 dargestellten Diagrammen gleich, da in allen drei Fällen der gleiche "Typ von Speichereinheiten verwendet wird. Die Minimaldauer der Setz- oder Löschsignale zum korrekten Einschreiben in eine Speicherzelle ist mit T„. . bezeichnet und in allen drei Fällen gleich.
Die Zeitdiägramme zeigen die an entsprechenden Anschlüssen von Figur 4 anliegenden Signale und sind mit den gleichen Bezugszeichen wie in Figur 4 versehen.
Figur 5 zeigt den Fall des Einschreibens mittels Binäradressierung. Es wird noch gezeigt, daß neben dem regelmäßigen
90981 S/1087
Adressenpuls Störsignale an den Decodfer-Ausgängen Α.χ.. . auftreten können« Diese Störsignale sind mit sj) an den entsprechenden Stellen von Figur 5 bezeichnet. So kann beispielsweise während des Übergangs vom Decodierer-Ausgang A/vr, . . zum
(NJ int
Ausgang A(^1 |int. a» Ausgang &iH+2|int ein Störsignal auftreten» Lag in einem derartigen Fall während des Übergangs von der Zelle C^ sur Zelle C„+1 ein Setz- oder Löschsignal zum Einschreiben in eine dieser Zellen an, so kann die Speicherzelle CM « beeinflußt werden= Da diese Störsignale an jeden Decodierer-Äusgang auftreten können, dürfen die Setz- und Löschsignale S„ CL nur außerhalb derjenigen Bereiche angelegt werden j, während derer Störsignale erzeugt werden. Gemäß Figur hat jeder Einschreibzyklus demzufolge eine Dauer von:
T3 + T4-+ T5 + tw int
wobei mit T^ und T* die Dispersion der vorderen und hinteren Kanten der entsprechenden Sets- oder Löschsignale bezeichnet ist und mit Tg der Zeitraum bezeichnet ist/ in dem Störsignale auf treten j, die der Dispersion der ICanten eines Adressensignals am Decodierer-Äusgang entsprechen.
Figur 6 zeigt das Einschreiben von synchronen Eingangsdaten in einen RAM-Speicher, der er£indungs.gemäß adressiert ist. Dabei treten keinerlei Störsignale am Decodierer-Ausgang auf, so daß das Schreib-Steuer-Signäl ein kontinuierliches Einschreiben ermöglicht. Daraus folgt, daß ständig entweder das Setz- oder das Löschsignal anliegen kann. Das Setz- oder Löschsignal eines adressierten Platzes muß so lange anliegen, bis das entsprechende Adressen-Signal beendet ist um zu verhindern, daß ein neues Setz- oder Löschsignal die vorhergehende Speicherzelle beeinträchtigt. Diese Situation ist in Figur 6 dargestellt, wobei die Länge eines Einschreibzyklus
T3 + T5 + TW int Oder
T4 + T5 + Tw int beträgt.
909815/1087
Figur 7 zeigt das Einschreiben von wahlfreien Eingangsdaten in eine erfindungsgemäß adressierte RAM- Speichereinheit. In diesem Fall müssen die Eingangsdatenpulse breiter sein als die Dauer zweier sequentieller Adressenzyklen um ein Einschreiben in wenigstens einem Platz sicherzustellen. Bei dieser Anwendung wird im allgemeinen die gleiche Polarität eines Eingangsdatendurchlaufs beibehalten bezüglich der anderen Datendurchläufe gleicher Polariät und/oder bezüglich des letzten Zeitpulses, nachdem der Adressenzähler angehalten worden ist. Das bedeutet, daß die Länge der Datenpulse, die die Länge der Setz- oder Löschsignale bestimmt, relativ unwichtig ist. Figur 7 zeigt, daß der Einschreibzyklus in diesem Fall gebildet wird durch
T5 + TW inf
Ein Vergleich zwischen den Beschränkungen, wie sie den in den Figuren 5, 6 und 7 dargestellten Fällen innewohnen, zeigt deutlich die wichtige Zunahme-an Einschreibgeschwindigkeit, die mit dem erfindungsgemäßen Speicher erzielt wird, in Vergleich mit einem gewöhnlichen binär adressierten RAM-Speicher.
909815/1087
Leerseite

Claims (4)

Uwe M. Haft Patentanwalt Maximilianstrasse 15 D-8000 München 22 Tel.: (089)294818 Telex: 523514 Telegr.: NOVAPAT H 325 F.D.S. Fast Digital Systems S.A., 47, route de Mon-idee, Thonex/ge / Schweiz Patentansprüche
1. Speichervorrichtung mit serienweisem Zugriff in integrierter Halbleitertechnologie, gekennzeichnet durch einen RAM-Speicher mit einem oder mehreren Speichereinheiten, deren jede einen zugehörigen Adressen-Decodierer aufweist, während der RAM-Speicher mit wenigstens einem Dateneingang, wenigstens einem Datenausgang, wenigstens einem Schreib-Steuer-Eingang und wenigstens zwei Adresseneingängen versehen ist, sowie ferner durch einen sequentiellen Adressen-Code-Erzeuger, mit einer Vielzahl von Adressenausgängen und einem Steuereingang, der mit einem Zeitsignalgeber verbunden ist, während jeder Adressenausgang mit dem entsprechenden Adresseneingang des RAM-Speichers verbunden ist, so daß die Kombination aller Zustände sämtlicher Adressenausgänge zu einem gegebenen Zeitpunkt einen individuellen Adressen-Code darstellt, der durch den Aufbau des Adressen-Code-Erzeugers festgelegt ist, und wobei ein
909815/1087
Wechsel von einem erzeugten Adressen-Code zum nächsten durch ein vom Zeitsignalgeber erzeugtes Zeitsignal erfolgt, wobei der Adressen-Code-Erzeuger so ausgestaltet ist, daß er aufeinanderfolgend binäre Adressen-Code erzeugt, bei denen nur der Zustand eines der Adressenausgänge zwischen zwei aufeinanderfolgenden Codes unterschiedlich ist.
2. Speichervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Adressen-Code-Erzeuger ein zyklischer Code-Erzeuger ist.
3. Speichervorrichtung mit serienweisem Zugriff in integrierter Halbleitertechnologie, gekennzeichnet durch einen RAM-Speicher mit einer oder mehreren Speichereinheiten, deren jede einen zugehörigen Adressen-Decodierer aufweist, während der RAM-Speicher mit wenigstens einem Dateneingang, wenigstens einem Datenausgang, wenigstens einem Schreib-Steuer-Eingang und wenigstens zwei Adresseneingängen versehen ist, sowie ferner durch einen synchronen Gray-Adressen-Zähler, der mit Adressenausgängen versehen ist, die jeweils mit den entsprechenden Adresseneingängen des RAM-Speichers verbunden sind und der mit einem Steuereingang versehen ist, der mit einem Zeitsignalgeber verbunden ist.
4. Speichervorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Schreib-Steuer-Eingang kontinuierlich eingeschaltet ist um ein Einschreiben während der gesamten Einschreibzeit zu ermöglichen.
909815/1087
DE2844352A 1977-10-11 1978-10-11 Speicher mit serienweisem zugriff Ceased DE2844352A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CH1238077A CH622901A5 (de) 1977-10-11 1977-10-11

Publications (1)

Publication Number Publication Date
DE2844352A1 true DE2844352A1 (de) 1979-04-12

Family

ID=4382454

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2844352A Ceased DE2844352A1 (de) 1977-10-11 1978-10-11 Speicher mit serienweisem zugriff

Country Status (5)

Country Link
US (1) US4225948A (de)
CH (1) CH622901A5 (de)
DE (1) DE2844352A1 (de)
FR (1) FR2406287A1 (de)
GB (1) GB2006487B (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910005615B1 (ko) * 1988-07-18 1991-07-31 삼성전자 주식회사 프로그래머블 순차코오드 인식회로
US5535354A (en) * 1991-03-11 1996-07-09 Digital Equipment Corporation Method for addressing a block addressable memory using a gray code
JP4341043B2 (ja) * 1995-03-06 2009-10-07 真彦 久野 Ｉ／ｏ拡張装置，外部記憶装置，この外部記憶装置へのアクセス方法及び装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3665396A (en) * 1968-10-11 1972-05-23 Codex Corp Sequential decoding
US3851313A (en) * 1973-02-21 1974-11-26 Texas Instruments Inc Memory cell for sequentially addressed memory array
US3962689A (en) * 1974-11-21 1976-06-08 Brunson Raymond D Memory control circuitry
US4120048A (en) * 1977-12-27 1978-10-10 Rockwell International Corporation Memory with simultaneous sequential and random address modes

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
G. Sideris: The intel 1103: The MOS memory that defied cares, Electronics, 26.04.73, S. 108-113 *
IBM Technical Disclosure Bulletin, Vol. 20, No. 2, Juli 1977, S. 732, 733 *
Texas Instruments Deutschland GmbH: Das TTL-Kochbuch, 1975, S.101,102,142-144 *

Also Published As

Publication number Publication date
FR2406287B1 (de) 1983-05-27
GB2006487A (en) 1979-05-02
FR2406287A1 (fr) 1979-05-11
CH622901A5 (de) 1981-04-30
US4225948A (en) 1980-09-30
GB2006487B (en) 1982-02-10

Similar Documents

Publication Publication Date Title
DE3687787T2 (de) Speicherzugriff-steuerungsschaltung.
DE4408876C2 (de) Festwertspeicher, der Daten schreiben kann und Verfahren zum Schreiben/Lesen von Daten für einen solchen
DE2703578A1 (de) Videospeicher
DE3015992A1 (de) Programmierbare logische anordnung
EP0137208A2 (de) Verfahren zur Umwandlung eines Eingangsbitstromes
DE3148099C2 (de) Anordnung zum Erkennen einer Digitalfolge
DE3200880A1 (de) Halbleiterspeicher
DE4018296A1 (de) Elektrische schaltung fuer einen parallelschreibtest eines breiten mehrfachbytes in einer halbleiterspeichereinrichtung
DE2456540C2 (de) Inkrementalwertkodierer
DE1499642C3 (de) Vorrichtung zur Speicherung von Informationen
DE2031038B2 (de)
DE19620207C2 (de) Pulsbreitenmodulationsschaltung
DE3855336T2 (de) Elektronisches Schaltungsgerät zur Diagnose von Statushalteschaltungen durch Abtasten
DE1941473A1 (de) Schriftzeichengenerator
DE3018509A1 (de) Schieberegister mit latch-schaltung
DE2233164C3 (de) Schaltungsanordnung zur Übertragung von aufeinanderfolgenden Bitstellen zwischen zwei Registern
DE2844352A1 (de) Speicher mit serienweisem zugriff
EP0042961A2 (de) Verfahren und Anordnung zur Erzeugung von Impulsen vorgegebener Zeitrelation innerhalb vorgegebener Impulsintervalle mit hoher zeitlicher Auflösung
DE2022256A1 (de) Permanentspeicher
DE1268885B (de) Verfahren zum Sortieren von digitalen Magnetbanddaten und Vorrichtung zur Durchfuehrung des Verfahrens
DE19651713C2 (de) Bauelement-Testgerät zum Testen elektronischer Bauelemente
DE2146108A1 (de) Synchrone Pufferanordnung
DE2414874A1 (de) Synchrones schieberegister mit serienund paralleleingabe und grundstelleingang
DE69726648T2 (de) Generator elektronischer Impulse mit programmierbarer Dauer und Frequenz
EP0021084B1 (de) Monolithisch integrierter Halbleiterspeicher

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8131 Rejection