DE2844111A1

DE2844111A1 - Loran-c-empfaenger

Info

Publication number: DE2844111A1
Application number: DE19782844111
Authority: DE
Inventors: Eugene A Robinson; Jerry L Setliff
Original assignee: Texas Instruments Inc
Current assignee: Texas Instruments Inc
Priority date: 1977-10-19
Filing date: 1978-10-10
Publication date: 1979-04-26
Also published as: MY8400171A; US4134117A; GB2008886A; GB2008886B; JPH028275B2; JPS54105494A; SG14383G; HK35583A

Description

Patentanwälte

Dipl.-Ing. Dipl.-Chem. Dipl.-Ing. 284411 I

E. Prinz - Dr. G. Hauser - G. Leiser

Ernsbergerstrasse 19

8 München 60

Unser Zeichen; T 3174 9.Oktober 1978

TEXAS INSTRUMENTS INCORPORATED
13500 North Central Expressway-Dallas, Texas 75222, V.St.A.

Loran-C-Empfanger

Die Erfindung bezieht sich allgemein auf Navigationshilfen und insbesondere auf einen Loran-C-Empfanger.

Das Loran-C-Navigationssystem enthält Gruppen von Sendestationen, die in genauer zeitlicher Lage getastete HF-Impulse für die Errichtung eines äußerst genauen hyperbolischen Navigationsgitters abgeben. Diese steil ansteigenden Impulse, deren Trägerfrequenz zwischen 90 und 110 kHz liegt, ermöglichen die Ausnutzung der sich über die Grundwelle ausbreitenden Signale bis zu einem Bereich von etwa 1300 bis 1400 Seemeilen sowie der sich über die erste Raumwelle ausbreitenden Signale bis zu etwa 2100 Seemeilen während des Tages und 2300 Seemeilen während der Nachte

Eine Loran-C-Gruppe besteht aus einer Hauptstation unäzwei, drei oder vier zugehörigen Nebenstationen» Die Aussendungen der Hauptstation werden von einer der Nebenstationen empfangen; die Nebenstation bewirkt eine Verzögerung um ein genaues

909817/0694

Zeitintervall, und sie sendet dann ihr eigenes Signal aus. Die Zeitdifferenz zwischen dem Empfang von Impulsen der Hauptstation und von Impursen einer der Nebenstationen ergibt eine erste Gruppe hyperbolischer Linien, in der die zwei Stationen als Brennpunkte dienen; die andere Nebenstation sendet ebenfalls ihre eigenen Impulse aus, die zusammen mit den Impulsen der Hauptstation eine zweite Gruppe hyperbolischer Linien erzeugen. Diese hyperbolischen Linien sind in dem zu bedienenden Gebiet in Landkarten eingetragen. Ein Empfänger in dem Geb_et kann also auf die Haupt- und Nebenstationen eingestellt werden, und der Zeitunterschied zwischen dem Empfang der Nebenimpulse und dem Empfang der Hauptimpulse wird bestimmt und zur Lokalisierung der Linien benutzt. Die anwendbaren Linien werden dann bis zu ihren Überschneidungspunkten gezeichnet, damit die Position des Empfängers auf der Karte festgestellt wird.

Die Form des ausgesendeten Impulses ist in Fig.14 dargestellt. Fig.15a zeigt die Hüllkurve des Impulses, und Fig.15b zeigt das Leistungsspektrum.

Wenn Raumwellen bei 100 kHz nur um 30 us gegenüber der Grundwelle verzögert werden, werden die ausgesendeten impulse so geformt, daß sie in 65 ws bis zur Spitzenamplitude ansteigen. Diese Anstiegszeit ermöglicht dem Empfänger, die Zeit- und Phasenlage auf der Vorderflanke des Impulses ohne eine störende Beeinflussung durch die Raumwelle zu messen.

Die zur Anpassung an Spektrumsanforderungen dimensionierte theoretische Hüllkurve hat einen solchen Verlauf, daß etwa

909817/0694

25% der Spitzenleistung am Abtastpunkt vorhanden ist. In der Praxis wird die Form des Senderimpulses modifiziert, indem der Sender so eingestellt wird, daß am Abtastpunkt etwa 56% der Spitzenleistung erhalten wird. Die Impulse werden als vertikal polarisierte Funksignale ausgesendet.

Jedes Loran-C-System sendet mit einer bestimmten Folgefrequenz. Die Folgefrequenzen sind zwischen 10 und 99990 us in Schritten zu je 10 Mikrosekunden festgelegt; 35 000 bis 40 000 Mikrosekunden sind jedoch ein praktisches Minimum.

Zur Erhöhung der mittleren Sendeleistung sendet jede Station eine Gruppe aus acht Impulsen aus, die im Abstand von 1000 us voneinander entfernt sind. Die Impulsgruppen sind phasenmoduliert ο Die Phasenmodulation innerhalb der Impulsgruppen eliminiert nachteilige Auswirkungen der Raumwelle auf die Impulse im Anschluß an den ersten Impuls jederGruppe, und sie ergibt die notwendigeLogikinformation für die Signalsuche, die Identifizierung und die Einrastung.

Zur Erzielung einer sichtbaren Kennung der Hauptstation wird in einem zeitlichen Abstand von 2000 us nach dem letzten Impuls der Hauptgruppe ein neunter Impuls ausgesendet. Da der Empfänger des Benutzers sowohl Phasen- als auch Hüllkurven-Zeitdifferenzen mißt, müssen die Bodenstationen eine exakte Kohärenz zwischen der Impulshüllkurve und den HF-Zyklen innerhalb

909817/0694

der Hüllkurve aufrechterhalten.

Im Loran-C-System werden Zeitdifferenzmessungen in einem zweistufigen.Verfahren durchgeführt :(1) eine Grobanzeige wird durch Messen der Zeitdifferenz zwischen den Hüllkurven entsprechender Impulse der Haupt- und Nebengruppen erhalten; (2.) eine exakte Zeitdifferenzanzeige wird durch Messen der relativen Phaeenlage der Trägerfrequenz der Haupt- und Nebenimpulse erhalten.

Loran-C-Empfanger sind manuell und automatisch bedienbar; sie machen entweder von einem Linearbegrenzungsverfahren mit weitem Dynamikbereich oder einem Scharfbegrenzungsverfahren Gebrauch. Diese Empfänger enthalten einen HF-Eingangsteil, einen digitalen Zeitsteuer- und Prozessorabschnitt sowie eine Anzeige für die Wiedergabe des Zeitdifferenzmeßergebnisses.Die manuell bedienbaren Empfänger sind Geradeausempfänger mit AVR-Eingangsteilen und einer von einer Katodenstrahlröhre ggbildeten Anzeigevorrichtung für die empfangenen Impulse (der Haupt- und Nebenimpulse für die Anwendung während der Erfassung und der Zeitdifferenzmessung). Ein Problem bei Loran-C-Empfängern sind ihre Kosten. Bisher war ihre Anwendung auf den militärischen und kommerziellen Bereich beschränkt. Außerdem wählten die bisher beutzten Systeme für die Zeitmessung einen Zyklus jedes Impulses aus.Diese Zyklusidentifizierung war sehr schwierig zu erzielen. Ein Fehler bei der Identifizierung des gleichen Zyklus in jedem impuls führte zu Zeitfehlern und zu einer falschen Positionsbestimmung.

909817/0694

Mit Hilfe der Erfindung soll ein kostengünstiger, robuster und äußerst zuverlässiger Loran-C-Empfänger geschaffen werden. Bei dem mit Hilfe der Erfindung zu schaffenden Loran-C-Empfänger soll eine Phaseneinrastung bei Nulldurchgängen erzielt werden, die nicht die absolut richtigen Nulldurchgänge sein müssen, sondern bei allen Stationen die gleichen Nulldurchgänge sind. Außerdem soll der mit Hilfe der Erfindung zu schaffende Loran-C-Empfänger einfach zu bedienen sein und eine Fehleranzeigevorrichtung zur Sicherstellung eines einwandfreien Betriebs enthalten.

Der nach der Erfindung ausgebildete Loran-C-Empfänger empfängt Loran-C-Sendungen der Kette von Stationen, die durch ein Gruppenwiederholungsintervall(GRI) festgelegt sind» Die Zeitdifferenz (TD) zwischen dem Empfang der Hauptstation der Kette und jeder der NebenStationen wird unter Verwendung eines Mikroprozessors berechnet, der so programmiert ist, daß er viele Wechselwirkungen unverzögerter Loran-Signale mit verzögerten Signalen vergleicht. Diese Information wird auch zur Identifizierung des Gruppenwiederholungsintervalls (GRI) benutzt. Die Zeitdifferenz wird für die Verwendung als Navigationshilfe als sechsstellige Zehl wiedergegeben. Der Empfänger wird von der Bedienungsperson unter Verwendung eines in der Frontplatte enthaltenen Tastenfeldes bedient.

Die Erfindung wird nun an Hand der Zeichnung beispielshalber erläuterte Es zeigen:

1 ein Blockschaltbild des Loran-C-Empfängers, Fig.2a und 2b ein Schaltbild des Vorverstärkers mit einer Einganges diutζschaltung und Tiefpaßfiltern,

909817/0694

Fig.3a bis 3d Schaltbilder der HF-Einheit, Fig4a bis 4c die Impulshüllkurvensignale aus dem unverzögerten Kanal, dem verzögerten Kanal und dem Summierverstärker der HF-Einheit,

Fig.5a und 5b Zeitdiagramme der Au^angssignale der HF-Einheit,

Fig.6 und 6b Schaltbilder des wahlweise verwendbaren Kerbfilters,

Fig.7a bis 7i Schaltbilder der Prozessoranordnung, Fig.8a bis 8f Schaltbilder der Anzeigesteueranordnung, Fig.9a und 9b Schaltbilder der Energieversorgungseinheit,

Fig.10a bis 1Oi Schaltbilder der Taktsignal- und Abtastsignaleinheit des Prozessors,

Fig.11a bis 11c Ansichten der Frontplatte,

Fig.12 einFlußdiagramm der Befehle für den Mikroprozessor im Loran-C-Empfanger,

Fig.13 ein Flußdiagramm zur Veranschaulichung eines Suchalgorithmus,

Fig.14 eine Darstellung eines in einem Loran-C-System

ausgesendeten HF-Impulses mit 100 kHz-Träger und

909817/0694

Fig.15a und 15b die Hüllkurve bzw_o das LeistungsSpektrum eines ausgesendeten Impulses.

lter in Figd dargestellte Loran-C-Empfanger 10 enthält eine Antenne 12 für den Empfang von HF-Signalen, die von Haupt- und Nebenstationen einer Kette von Loran-C-Sendern abgestrahlt werden,, Die Antenne 12 ist mit einem Vorverstärker 14 verbunden, der die Haupt- und Nebensignale auf Arfreitspegel für eine HF-Einheit 16 verstärkt. Die HF-Einheit 16 verarbeitet die empfangenen Signalein ein digitalisiertes Format für die Durchführung einerGruppenwiederholungsintervall-Suche sowie für eine Hüllkurven- und Zyklus-Grobidentifizierung, der Haupt- und Nebensignale, wie anschließend noch beschrieben wird. Für den Betrieb in Gebieten, in denen kein Frequenzband für eine Loran-C-Navigation bereit ge-· stellt ist, ist mit derHF-Einheit ein Kerbfilter 18 verbunden, damit bei einer gewünschten Frequenz eine Dämpfung erzielt wird, so daß mögliche Störungen von anderen Trägerfrequenzen verhindert werden können. Eine Prozessoranordnung 20 tastet den Ausgang der HF-Einheit synchron ab, damit die Anwesenheit von Loran-C-Signalen festgestellt wird, die ein spezielles Gruppenwiederholungsintervall, eine spezielle Grobhüllkurve, eine spezielle Phasenverriegelungsschleife und spezielle Phasennulldurchgänge für die Zyklusidentifizierung aufweisen» Ein Tastenfeld 22 ist mit einer AnzeigeSteuereinheit 24 verbundene Eine Energieversorgungseinheit 25 liefert die Versorgungsenergie für den Empfänger 10. Das Tastenfeld wird von einer Bedienungsperson dazu benutzt, den Empfänger mittels der Anzeigesteuereinheit 24 so zu betätigen, daß Informationen bezüglich der L*?ge des Loran-C-Trägers für die Wiedergabe erhalten werden.

909817/0694

Antenne und Vorverstärker

Die inFig.2a dargestellte Antenne 12 ist beispielsweise eine Peitschenantenne, die mit Hilfe eines Anschlusses am Trägerschiff oder am Trägerfahrzeug befestigt ist. Der Ausgang des Anschlusses ist über eine Leitung 28 mit einer Eingangsschutzschaltung 32 und mit einer Antennenanpassungsverstärker-und Tiefpaßfilterschaltung 34 verbunden. Die Eingangsschutzschaltung 32 schützt den Empfänger 12 gegen Blitzeinschläge, indem plötzlich auftretende hohe Spannungen am Systemeingang nach Masse abgeleitet werden. Der Verstärker der Schaltung 34 verstärkt das gefilterte Eingangssignal auf einen geeigneten Arbeitspegel.

Die Verstärker- und Tiefpaßfilterschaltung 34 ist über eine Leitung 36 mit einem ersten Bandfilter 38 verbunden. Das Bandfilter 38 ist über eine Leitung 39 mit einem zweiten Bandfilter 40 (Fig.2b) verbunden. Die Bandfilter 38 und 40 sind auf eine Mittenfrequenz (f ) von 100 kHz abgestimmt; ihre Bandbreite beträgt 44 kHz. Diese Filter begrenzen die Eingangssignale auf Signale mit Frequenzen im interessierenden Frequenzbereich. Das Bandfilter 40 ist über eine Leitung- 42 mit einem Ausgangsverstärker verbunden.

Der Ausgangsverstärker 44 ist über eine Leitung 46 mit der Primärwicklung eines Abwärtstransformators 48 verbunden. Die Sekundärwicklung des Transformators 48 ist nit der Leitung 50 verbunden, die zu Stiften 5 und 4 der Sammelleitung 52 in der Trägerplatte des Vorverstärkers führt. Die Sammelleitung 52 ist an der Trägerplatte des Vorverstärkers befestigt; sie führt über Leitungen 54 zur Sammelleitung 56 (Fig.3a), die an der Frontplatte

909817/0694

- 2B -

in der Kabine des Trägerfahrzeugs befestigt ist_o Die Sammelleitung 56 bildet den Eingangsanschluß für die HF-Einheit 16. Bie Sammelleitung 56 weist eine Leitung 58 auf, die an die positive Klemme der Energieversorgungseinheit angeschlossen ist, damit dem Vorverstärker 14 eine positive Spannung zugeführt wird.

HF-Einheit

Die Sammelleitung 56 (Fig.3a) ist über Leitungen 60 mit der Primärwicklung eines Transformators 62 verbunden. Die Sekundärwicklung des Transformators 62 ist über eine Leitung 64 mit einem Verstärker 66 zu Verstärkungszwecken verbunden.

Unverzögerter Kanal

Der Verstärker 66 ist über eine Leitung 68 mit einem umschaltbaren Kerbfinter 70 der HF-Einheit 16 verbunden. Der Ausgang des umschaltbaren Kerbfilters 70 ist über eine Leitung 72 mit eine» zweiten umschaltbaren Kerbfilter 74 verbunden. Die Kerbfilter 70 und 74 weisen eine variable Mittenfrequenz auf, die von 60 bis 140 kHz abgestimmt werden kann. Die Filter 70 und 74 können durch Entfernen von Verbindungsdrähten 71 und 73 auch von der Schaltung abgetrennt werden, wenn sie nicht benötigt werden. Das umschaltbare Filter 74 ist über eine Leitung 76 mit einer Sammelleitung 78 für ein noch zu beschreibendes wahlweise verwendbares Kerbfilter sowie mit einem einpoligen Bandfilter 80 (Fig.3b) verbunden. Das Bandfilter 80 (Fig.3b) hat eine Mittenfrequenz(f_Q) von 100 kHz unfeine Bandbreite

909817/0694

von 44 kHz. Der Ausgang des Bandfilters 80 ist über eine Leitung 82 mit einem Element 86 mit variabler Verstärkung (Fig.3c) und über eine Leitung 84 mit einem verzögerten Kanal (Figo3b) verbunden. Die Leitungen 82 und 84 sind die Ausgangsleitungen des unverzögerten Kanals. Das Element 86 mit variabler Verstärkung enthält mehrere umschaltbare parallele Stromkreise, deren Schalter jeweils von den AusgangsSignalen (an den Stiften 6, 7, 8, 9, 10) der Halte- und Pufferschnittstelle 246 (Fig.7f) der HF-Einheit so gesteuert werden, daß die Verstärkung des unverzögerten Signals eingestellt wird. Das Element (Figo3c) ist über die Leitung 88 mit einer Klemme eines Summierverstärkers 90 verbunden.

Verzögerter Kanal

Der verzögerteKanal enthält ein erstes umschaltbares Bandfilter 92 (Figo3b). Das umschaltbare Bandfilter 92 ist über die Leitung 94 mit einem zweiten umschaltbaren Bandfilter 96 zur Formung der verzögerten Impulse in Kaskade geschaltet. Die Bandfilter 92 und 96 haben eine Mittenfrequenz(f_Q) von 100 kHz und eine umschaltbare Bandbreite von etwa 44 kHz oder etwa 6kHz für die Anwendung während eines Gruppenwiederholungsintervall-Suchvorgangs und während der Hüllkurven-GrobbeStimmung_o Das schmalbandige Filter (6kHz) wird zur Verbesserung des Signal-Stör-Verhältnisses während der Betriebsarten "Suchen" und "Hüllkurve grob" benutzt. Die umschaltbaren Bandfilter 92 und 96 sind über eine Leitung 98 mit einem Puffer 100 (Figo3d) verbunden; der Puffer 100 ist über eine Leitung 102 an die Bandbreiten-Steuerklemme (Stift 10) des Prozessors 171 (Fig.3c) angeschlossen. DerPuffer 100 (Fig.3d) verstärkt die Steuerspannungen für die Band-

909817/0694

28U111

filter 92 und 96 (Fig.3b); ferner entkoppelt er den Prozessor von den Filtern»

Das Ausgangssignal des umschaltbaren Bandfilters 96 (Fig.3b) wird über die Leitung 104 einem negierenden Verstärker I06 zugeführt, der das Ausgangssignal des verzögerten Kanals verstärkt und hinsichtlich der Phase in Bezug auf die Phase des Ausgangssignals des unverzögerten Kanals umkehrt. Das verzögerte Ausgangssignal des negierenden Verstärkers 106, das beispielsweise um 15 ns verzögert ist, wird über die Leitung 108 einer Klemme des Summierverstärkers 90 (Fig.3c) und dem Eingang des Verstärkers 110 (Fig.3d) des Phasenkanal-Verstärker/Begrenzers 112 zugeführt. Der Summierverstärker 90 summiert das negierte verzögerte Ausgangssignal und das unverzögerte Ausgangssignal, damit eine Phasenumkehr in dem Zyklus erzielt wird, der am 5&%-Punkt der Hüllkurve auftritt.

Es wird nun auf die Figuren 4a bis 4c Bezug genommene Fig.4a zeigt den Verlauf der Hüllkurve des unverzögerten Impulses im Zeitbereich; Fig.4b zeigt in der gleichen Weise den verzögerten und negierten Impuls. Fig.4c zeigt den resultierenden Impuls nach der Summierung.

Phasenkanal-Verstärker/Begrenzer

Der verzögerte Impuls am Ausgang des negierenden Verstärkers 106 (Fig.3b) wird dem Verstärker 110 (Fig.3d) des Phasenkanal-Verstärker/Begrenzers 112 zugeführt und scharf begrenzt, damit eine Digitaldärstellung (Figo5a) der Phase der Zyklen erzeugt wird. Das digitalisierte Ausgangssignal des Phasenkanalbegrenzers wird ausgewählten Halteschaltungen einer Datenhalte- und Multiplexierschaltung 210 (Fig.7g) der HF-Einheit zugeführt.

909817/0694

Hüllkurvenkanal-Verstärker/Begrenzer

Der S'-ummierverstärker 9O(Fig.3c) wird über eine Leitung einem Hüllkurvenkanal-Verstärker/Begrenzer 120(Fig.3d) zugeführt, damit die Summe der verzögerten und unverzögerten Impulszyklen hart begrenzt wird und ein Digitalsignal erzeugt wird, das die Phase des summierten Signals gemäß Fig„5b beibehält. Das digitalisierte Ausgangssignal des Hüllkurvenkanalbegrenzers wird ausgewählten Halteschaltungen I bis VII der Datenhalte'- und Multiplexierschaltung 210 (Fig.7g) der HF-Einheit zugeführt.

Wahlweise verwendbares Kerbfilter

Nach. Fig.6a ist das Kerbfilter 18 am Samme!leitungsverbinder 78 (Fig.3a) angeschlossene Das Filter 18 (Fig.6a) enthält mehrere abstimmbare Kerbfilter 122 und 124, die mittels der Leitung 126 in Kaskade geschaltet sind. Der Ausgang des Filters 124 ist über eine Leitung 128 mit einem Verstärker 130 mit variablem Verstärkungsfaktor und mit einer Ausgangsklemme 132 verbunden. Der Verstärker 13Ö ist über eine Leitung 134 mit einem abstimmbaren Bandfilter 136 (Fig.6b) verbunden. Das abstimmbar Bandfilter 136 enthält einen veränderlichen Kondensator 138, der zur Identifizierung der Frequenz von Störsignalen eingestellt werden kann. Das abstimmbare Bandfilter I36 ist über eine "Leitung I39 an eine Teiler- und Ansteuerschaltung 140 angeschlossen y- die- über eine Leitung 142 mit einem in der Frontplatte angebrachten Meßgerät 144 verbunden ist. Eine Bedie- ·: nungsperson kann das-abstimmbare Bandfilter I36 einstellen : und. die_; relative Störsignalamplitude am Meßgerär 144 ablesen. Sie kann dann das abstimmbare Filter 122 und/oder das abstimmbare Filter j 24 (Figo6a).zur Entfernung des Störsignals einstellen,, Wenn das Kerbfilter benutzt wird, wird der Verbindungs-

909817/0694

draht 146 (Fig₀3a) entfernt.
Prozessoranordnung

Die Prozessoranordnung 20 (Fig.7a bis 7i) enthält zusätzlich zum Zentralprozessor 171 (Fig.7c und 7d) einen temperaturkompensierten 10 MHz-Oszillator 148 (Fig.7a). Der Oszillator 148 muß sehr stabil arbeiten; vorzugsweise handelt es sich dabei um einen quarzgesteuerten Oszillator. Der Oszillator 148 ist über eine Leitung 150 mit einem Taktgenerator 152(Fig.7b) verbunden, der vier Taktphasen liefert; ferner ist er mit einer Zeitsteuer- und Abtastsignalschaltung 156 (Fige7g) verbunden. Die Bezugsspannung von -5V für den Oszillator 148 (Fig.7a) wird über die Leitung 158 der -5V -Klemme (Stift 1) des Zentralprozessors (Fig.7c) zugeführt. Die Taktphasen '0^ bis 0^ des Taktgenerators 152 (Fig«>7b) werden über Leitungen 160, 162, 164 und 166 entsprechenden Klemmen (Stifte 8, 9, 28 und 25) des Zentralprozessors 171 ^Fig_o7c und 7d ) zugeführt.

Der Zentralprozessor 171 (Fig.7c und 7d) ist beispielsweise ein programmierbarer digitaler Festkörper-Mikroprozessor des Typs CMS 9900. Dieser Prozessor ist ein auf einem Halbleiterchip gebildeter 16-Bit-Mikroprozessor in MOS-N-Kanal-Silizium-Gate-Technologie; er benötigt den vier Taktphasenabgebendlen Taktgenerator 152_O Ein +12 V-GIeichspannungsregler 178 (Fig.7b) ist über die Leitung 170 mit dem Zentralprozessor 171 (Stift 27) verbunden, damit an diesen eine konstante Spannung von +12V geliefert wird. Der Prozessor 171 (Fig«7c und 7d) enthält eine Ubertragungsregistereinheit 172 (CRU), die von Befehlen angesteuert wird? ferner enthält er eine Zentraleinheit 174 (CPU). Es sind nur die Klemmen der

909817/0694

Übertragungsregistereinheit 172 und der Zentraleinheit dargestellt. Die Übertragungsregistereinheit 172 und die Zentraleinheit 174 sind über Leitungen mit einem Direktzugriff speicher 176 (RAM) (Figo7e) verbunden, der beispielsweise ein 256x16-Direktzugriffsspeicher sein kann; ferner sind diese beiden Einheiten mit einem Festspeicher 178 (ROM) verbunden, der beispielsweise ein 4Kx16-Festspeicher sein kann. Die Variablen werden im Direktzugriffsspeicher .176 abgespeichert und aus diesem Speicher gelesen,während das Programm (die Befehle) und die Konstanten im Festspeicher 178 enthalten sind und aus diesem gelesen werden. Falls der Fachmann weitere Informationen benötigt, kann er auf die im Oktober 1975 erschienene erste Auflage von "990 Computer Family Systems Handbook" Bezug nehmen, die von der Abteilung für digitale Systeme der Firma Texas Instruments Incorporated, Austin, Texas 78767 herausgegeben wurde.

Zeitsteuer- und Abtastschaltung

Die Zeitsteuer- und Abtastschaltung 156 (Fig.7g) enthält einen durch zwei teilenden Zähler 180, der über eine Leitung 150 mit dem Ausgang des 10 MHz-Oszillators 148 (Fig.7a) verbunden ist, damit er an seinem Ausgang ein 5 MHz-Signal liefert. Der Zähler 180 ist mit einem Zeitgeber 182 verbunden. Die Bitwählklemmen (A bis F) des Zeitgebers sind über Leitungen 183 bis 188 mit Klemmen (A14 bis A9) der Übertragungsregistereinheit 172 (Fig.7c) zur Steuerung der Ausgangssignale dieser Einheit verbunden. Der Zeitgeber meldet über seine Datenbereitklemme (Stift 4) dem Mikroprozessor 171 auch, wann die Daten verfügbar und zur Verarbeitung bereit sind. Die Datenbereitklemme ist über

909817/069A

2844117

die Leitung 190 mit der Unterbrechungshalte- und Unterbrechungsdecodierschaltung 192 verbunden, die über die Leitungen 194 und 196 an eigenen Klemmen (an Stiften 13, 12)auch Zeitsteuerfrequenzen von 1,2KHz und 76 Hz für den Prozessorbetrieb empfängt. Die Halteschaltung-93 kann beispielsweise ein D Flipflop des Typs SN74LS175 sein, dessen B-Ausgänge an einen Decodierer 195 (Fig.7c) angeschlossen sind, der ein Decodierer des Typs SN74148 sein kann. Die Ausgänge de,s Decodierers (Stifte 6, 7, 9) sind mit den Unterbrechungsklemmen (Stifte 33, 34, 35) des Prozessors 171 (Fig.7c) verbunden.

Datenhalteschaltungen und Prozessoreingabemultiplexer der HF-Einheit

Das vom Prozessor 171 (Fig.7c) über die Leitung 259 seriell in den Zeitgeber 182 eingegebene, aus 20 Bits bestehende Zeitwort setzt das Ausgangssignal des Zeitgebers (Fig.7g) mit der Tätigkeit des Prozessors 171 in Beziehung, wie anschliessend erläutert wird. Die Ausgangssignale des Zeitgebers, die beispielsweise lOus-, 12us-, 10us( Spitze)-,12,611s (Spitze)-0/5 Ais- und 10/15/us- Signale sein können, (die so erzeugt werden, wie anschließend unter der Überschrift "Grundwellen-Abtastgenerator für den Phasen- und Hüll kurvenkanal erläutert wird), werden über Leitungen 198, 200, 202, 204, 206 und 208 den Abtasteingängen der Halteschaltungen (I bis VI) der Datenhalteschaltungen 210 der HF-Einheit (Fig.7g und 7 h) zugeführt. Die Halte schaltungen I bis VI können beispielsweise Doppel-D-Flipflops des Typs SN74LS74 sein.

Die digitalisierten HF-Ausgangssignale des Phasenkanal-Verstärker/Begrenzers 112 (Fig.3d) und die digitalisierten

909817/0694

Hüllkurvensignale des Hüllkurvenkanal-Verstärker/ Begrenzers 120 werden über Leitungen 212 bzw. 214 den Dateneingängen der Halteschaltungen I, II, III und IV sowie V, VI der Datenhalteschaltungen der HF-Einheit zugeführtο Die Halteschaltungen I und II tasten in digitaler Weise die Phase bei 10 bzw. 12,6 us bezüglich des 20-Bit-Zeitworts ab; die Halteschaltungen V und VI tasten in digitaler Weise die Phase der Zyklen der Hüllkurvenkanalsignale bei 0 oder 5 und 10 oder 15 us in der gleichen Weise ab.

Die Ausgänge der Halteschaltungen I bis VI der Datenhalteund Prozessoreingabemultiplexerschaltung 210 der HF-Einheit sind über Leitungen 216, 218, 220, 222, 224 und 226 mit den Eingangsklemmen des Multiplexers (Fig.7h) verbunden. Die Datenwählstifte A, B, C des Multiplexers 228 sind über Leitungen 183, 184, 185 mit entsprechenden Stiften A14, A13, A12 der Übertragungsregistereinheit 1 72 verbunden, die den Ausgang des Multiplexers 228 steuert. Die Abtastsignalklemme S ist über eine Leitung 229 mit dem CRU-Decodierer 298 (Fig.7f)verbunden. Die Ausgangaklemme desMultiplexers (Fig.7h) ist über eine Leitung 236 mit den Eingang der Übertragungsregistereinheit (Fig.7c) (Stift IN) verbunden, damit die abgetastete digitalisierte Phaseninformation derHFtmd Hüllkurvensignale wahlweise in den Prozessor eingegeben wird. Der Multiplexer 228 kann beispielsweise ein Multiplexer des Typs SN74LS261 sein.

Die Übertragungsregistereinheit 172 (Fig.7c) empfängt die abgetastete digitalisierte Phaseninformation in

909817/089

serieller Weise, und sie speichert diese Information über die Datensammelleitung im 16-Bit-Birektzugriffspeicher 176 (Fig.7e)c

Halte- und Pufferschnittstelle der HF-Einheit

Die Haltewählklemmen A12, A13, A14 der Übertragungsregistereinheit 172 (Fig.7c) sind über die Leitungen 183, 184, 185 auch an die Bitwählklemmen A, B und C der Halteschaltung der Halte- und Pufferschnittstelle 246 (Fig*7f) der HF-Einheit angeschlossen. Die Halteschaltung 244 kann beispielsweise eine Schaltung des Typs SN74LS259 sein, deren Dateneingangsklemme über eine Leitung 259 mit der Ausgangsklemme der Übertragungsregistereinheit verbunden ist (Fig.7c) Wenn diese Dateneingangsklemme (Fig.7f) durch einen Impuls am Stift 13 angesteuert wird, wird an die Halteschaltung der Schnittstelle 246 eine Hüllkurvensteuerinformation (Verstärkungsinformation) geliefert. Der Abtasteingang der Halteschaltung 244 (Stift 14) ist mit dem Ausgang eines Haltewählnegators 250 verbunden. Der Negator ist über die Leitung 252 an ein UND-Glied 254 (Fig.7h) angeschlossen, dessen Eingänge über die Leitung 256 mit der Prozessorklemme A5 (Fig_D7c bis 7f) und über die Leitung 258 (Fig.7c, 7g) mit dem Ausgang eines UND-Glieds 260 (Figo7c) verbunden sind_o Die Eingänge des UND-Glieds 260 sind über eineLeitung 262 mit dem an der Taktklemme der Übertragungsregistereinheit angeschlossenen Puffer 264 und über eine Leitung 266 mit lern Ausgang des Negators 268 verbunden, der über eine Leitung 270 mit dem Ausgang des Decodierers 272 verbunden ist. Der Decodierer 272 , der beispielsweise ein Decodierer des Typs SN74LS139 sein kann,1st mit seinen Wählstiften 2 und 3 über Leitungen 274 und 276 an die Adressenstifte A3 und A4 der Übefctragungs-

909817/0694

registereinheit sowie an die Freigabestifte 18 und 19 des Festspeichers 178 (Fig.7e) angeschlossen. Die Ausgangsklemmen QO, Q1, Q2, Q3 und Q4 der Halteschaltung 244 (Fig.7f) werden von Negioren 278, 280, 282, 284 und 286 gepuffert, die über die Prozessorklemmen 9» 6, 7, 8 und 10 zur Einstellung des Verstärkungsfaktors des unverzögerten Signals mit dem Element 86 zur Erzielung einer variablen Verstärkung verbunden sind.

Tastenfeld-Eingabemultiplexer

Die Datenwählklemmen A12, A13, A14 (Fig.7c) der Übertragungsregistereinheit sind außerdem über die Leitungen 183, 184, mit den Datenwählklemmen des Tastenfeld-Eingabe-Multiplexers 194 (Figo7h) verbunden. Der Multiplexer 194, der beispielsweise ein Multiplexer des Typs SN74LS251 sein kann, ist mit seinem Abtasteingang (Stift 7) über eine Leitung 296 mit der Ausgangsklemme 12 des Decodierers 298 (Fig.7f) verbunden. Die Wählklemmen (Stifte 13, 14) des Decodierers 298 sind über Leitungen 300 und 302 mit den CRU-Adressenklemmen A8 und A7 (Fig.7c) und mit den Adressenstiften 23 und 1 des Festspeichers 178 (Fig.7e) verbunden. Die FrM.gabeklemme G (Stift 15) des Decodierers 298 (Fig.7f) ist über die Leitung 304 mit der Ausgangsklemme des Decodierers 272 (Fig.7c) verbunden. Der Tastenfeldeingabemultiplsxer 294 (Fig.7h) ist mit seinen Eingangsklemmen (Stifte 1, 2, 3, 4) über Leitungen 306, 308, 310 und 312 an die Tastenfeld-Spaltenausgänge (KCO, KC1, KC2 und KC3)(Fig.8e) angeschlossene Der Ausgang (Stift 5) des Tastenfeld-Eingabemultiplexers 294 (Fig.7h) ist an die Ausgangsleitung 236 des Multiplexers 228 der Datenhalte- und Prozessoreingabemultiplexerschaltung 210 angeschlossene Der Tastenfeld-Eingabemultiplexer tastet die

909817/0694

Tastenspalten ab, damit festgestellt wird, welche Taste zur Erzielung einer Eingabe in den Mikroprozessor 171 (Figο7c) gedrückt worden ist.

Blnschalt-Rückstellschaltung

Der Prozessor 171 (Fig.7d) wird vnn der Einschalt-Rückstellschaltung 314 (Fig.7i) gesteuert, die ihrerseits vom Tastenfeldschalter 316 (Fig.8f) gesteuert wird. Die Einschalt-Rückstellschaltung 314 stellt den Prozessor zurück, damit er jedesmal einen Befehl empfängt, wenn die Versorgungsqnergie des Empfängers eingeschaltet wird_e

Nach den Figuren 8a bis 8g enthält die Anzeigesteuereinheit einen CRU-Decodierer 320 (Fig.8a) und einen Adressenpuffer 342 (Fig.8b). Der Decodierer 320, der beispielsweise ein Decodierer des Typs SN74LS138 ist, weist Eingangsklemmen (A, B, C, G1) auf, die jeweils über Leitungen 322, 300, 302 und 328 mit den CRU-Adressenanschlußstiften A6, A7, A8 bzw. dem CRU-Taktstift verbunden (Fig.7c) sind. Die Ausgangsklemmen Y1 bis Y5 (Fig.8a) sind über Leitungen 330, 332, 334, 336 und 338 mit den Freigabeklemmen 14 (G) der adressierbaren Halteschaltungen I bis V des Datenregisters 340 verbunden (Fig.8a und 8b). Der Decodierer 320 bewirkt über seine Wählklemmen (A, B, C) die Freigabe der adressierbaren Halteschaltungen I bis V zur seriellen Annahme und Speicherung der anzuzeigenden Daten,, Der Adressenpuffer 342 (Fig_o8b),der beispielsweise ein Sechsfachnegator (SN74 LS04) ist, ist mit seinen Eingangsklemmen 11, 9, 5, 1 über Leitungen 183, 184,

909817/0694

und 259 an die Adressenklemmen A14, A13, A12 "bzw. die Dateneingangsklemme der Übertragungsregista? einheit 172 (Figo7c) angeschlossen. Die Ausgänge (Stifte 2, 6, 8, 10) des Sechsfächnegators 342 (Fig.8b) sind über Leitungen 352, 354, 356 und 358 mit der Datenklemme (Stift 13) und den C-, B-, A-Wählklemmen (Stifte 3, 2, 1) der adressierbaren Halteschaltungen I bis V (Fig.8a und 8b) des Datenregisters 340 verbunden* Die Datenhalteschaltungen I bis V sind beispielsweise Schaltungen des Typs SN74LS259. Die Löschklemme (CLR, Stift 15) der adressierbaren Halteschaltungen I bis V sind über die Leitung 360 mit der HI-Energiequelle (Fig.1Oi) verbunden. Die Ausgangsklemmen Q1 bis Q5 (Stifte 5 bis 10) der adressierbaren Halteschaltung I (Fig.8a) sind über Leitungen 362, 364, 366, 368, 370 in der Sammelleitung 372 mit den Eingangsklemmen (Stifte 11, 9, 5, 3, 1) eines Sechsfächnegators verbunden, der einen Tastenfeldpuffer 374 (Fig.8d) bildet. Die Ausgangsklemmen Q6 und Q7 (Stifte 6, 7, ) der adressierbaren Halteschaltung I (Fig.8a) sind über Leitungen 376, 378 mit den Eingangsklemmen A, B (Stifte 1,2,) des Treibers I (Fig.8d) des Anzeigedecodierers 380 verbunden. Der Anzeigedecodierer I ist beispielsweise ein Decodierer des Typs DS8885, und die Anzeigedecodierer II bis VIII sind beispielsweise Decodierer des Typs SN75480. Die Ausgänge QO, Q1, der adressierbaren Halteschaltung II (Fig.8a) des Datenregisters 340 sind über Leitungen 382, 384 mit den Klemmen D, E (Stifte 4, 5) des Treibers I (Fig.8d) verbunden.Die Klemme D (Stift 4) und die Klemme E (Stift 5) des Treibers I ermöglichen die Ansteuerung von zwei Anzeigedezimalpunkten (Stifte B8, A8) der Anzeige II (Fig.8d und 8c) über die Leitungen 416 und 418_O

909817/0694

Die Ausgangsklemmen Q2, A3 (Stifte 6, 7) der Datenhalteschaltung II (Fig.8a) sind über Leitungen 386, 388 mit den Eingangsklemmen F, G (Stifte 6, 7) des Anzeigetreibers I (Fig.8d) verbunden. Der Stromprogrammeingang (Stift 3) des Anzeigetreibers I ist über die Leitung 400 mit einem Stromquellenwiderstand 401 (Fig.6a) verbunden. Die übrigen Ausgangsklemmen 0.4 bis Q7 der Datenhalte schaltung II des Dätenregisters 340 (Fig.8a) sind über Leitungen 402, 404 , 406 und 408 mit den Eingangsklemmen D, C, B, A ^Stifte 6, 2, 1, 7) des Decodierers II (Fig.8d) verbunden. Der Austasteingang (RBI, Stift 5) des Decodierers II (Fig.8d) ist über eine Leitung 360 mit der HI-Energiequelle (Fig.1Oi) verbunden, und die CPI-Klemme (Stift 3) ist mit einem Stromquellenwiderstand verbunden. Die Ausgänge der adressierbaren Halteschaltungen III und IV und V (Fig.8a, 8b) sind mit den Eingangsklemmen der Decodierer III bis VIII (Stifte 6, 2, 1, 7) (Fig.8d, 8c) verbunden, deren CPI-Klemmen (Stift 3) gemäß der obigen Beschreibung für den Anzeigedecodierer II angeschlossen sind. Die CPI-Klemmen steuern die Anzeigehelligkeit, die durch die Stromquellenwiderstände bestimmt wird. Die RBI-Klemme (Stift 5) des Anzeigedecodierers III liegt an Masse. Die RBI-Stifte der Decodierer III bis VII (Stifte 5) sind mit den Ausgangsaustastklemmen (RBO, Stifte 4) der Decodierer III bis VII in Kaskade geschaltete Die RBI-Klemme (Stift 5) des Anzeigedecodierers VIII ist an die HI-Energiequelle (Fig.1Oi) angeschlossen. Mit Ausnahme der Stationskennung (ID) und der niedrigstwertigen Stelle werden alle vorangehenden Nullen der Anzeige über die RBI-Klemmen ausgetastet. Die RBI-Klemmen derTreiber II bis VIII (Fig„8e, 8d) sind unwirksam gemachte

909817/0694

Die Ausgangsklemmen des Anzeigetreibers I (Fig.8d) werden an die Dezimaleingangsklemmen der beispielsweise von einer Gasentladungsvorrichtung gebildeten Anzeigevorrichtung 410 (Fig.8d., 8c) folgendermaßen angeschlossen: Der Ausgangsstift 13 ist über die Leitung 412 mit der Klemme A7 der Anzeige I verbunden, der der Minuszeichenanzeige entspricht; der Ausgangsstift 12 ist über die Leitung 414 mit der Klemme C8 der Anzeige II verbunden, die der Anzeige des Dezimalpunkts der höchstwertigen Stelle entspricht; der Ausgangsstift 10 ist über die Leitung 416 mit der Klemme B8 der .Inzeige II verbunden, die dem Dezimalpunkt der Stelle mit der zweithöchsten Wertigkeit entspricht; der Ausgangsstift 9 ist über die Leitung 418 mit der Klemme A8 (Fig.8c) der Anzeige II verbunden, der dem Dezimalpunkt der Stelle mit der dritthöchsten Wertigkeit entspricht; der Ausgangsstift 15 ist über die Leitung 420 mit der Klemme C8 der Anzeige III verbunden, der dem Dezimalpunkt der Stelle mit der vierthöchsten Wertigkeit entspricht; der Ausgangsstift 14 ist über die Leitung mit der Klemme B8 der Anzeige III verbunden, der dem Dezimalpunkt der Stelle mit der niedrigsten Wertigkeit entspricht. Die Ausgangsklemmen a bis g (Stifte 13* 12, 11, 10, 9, 15 und 14) der übrigen Anzeigetreiber II bis VIII sind an die entsprechenden Segmentklemmen der 7-Segment-Gasentladungsanzeigevorrichtungen angeschlossen wie in Fig.8d und 8c dargestellt ist. Es sind zwar acht Stellen vorgesehen, doch sind nur sieben Stellen angezeigt.

90981 7/0694

-34- 284411

Energieversorgung

Die in den Figuren 9a und 9b dargestellte Energieversorgungseinheit enthält beispielsweise eine nicht dargestellte Spannungsquelle, die eine Spannung von +13»6v abgibt und an ein Eingangsfilter 450 (Fig.3a) angeschlossen ist. Der Ausgang des Filters 450 ist über eine Leitung 452 mit einem Impulsdauermodulations-Gleichspannungswandler 454 (Fig.9b) verbunden, der Gleichspannungen mit den Werten + 15V und + 180 V erzeugt; ferner ist der Ausgang an eine Leitung 456 angeschlossen, die einem geschalteten 5V-GIeichspannungsregler 458 (Fig.9b) Versorgungsenergie zuführt. Der Filterausgang ist auch mit dem Eingang 460 der geregelten +SV-Bezugsspannungsquelle 462 (Figο9a) verbunden. Der -Ausgang der geregelten +5V-BezugsspannungsqueHe 462 ist über eine Leitung 464 mit dem Impulsdauermodulations-Gleichspannungswandler 554, mit dem geschalteten +SV-Gleichspannungsregler 558 IJjRGh den Figuren 9a und 9b und mit dem Eingang eines 28,57 kHz-Oszillators 468 verbunden. Der Ausgang des 28,57 kHz-Osziliifcors 468 ist über eine Leitung mit einem NOR-Glied 469 des Gleichspannungswandlers 554 verbunden. Der+5V-Gleichspannungsregler 558 liefert über die Leitung 470 eine Gleichspannung mit dem Wert 5Vo Der Gleichspannungswandler liefert über die Leitungen 472 und 474 Ausgangsspannungen von +15V und -15V an den entkoppelnden Leistungsregler 476 (Fig.3a) und an die (nicht dargestellten) Stifte 1 und 2 des Prozessors 171 (Fig.7c). Die Ausgangsspannung mit dem Wert +5V wird an die (nicht dargestellten) Stifte 3, 4 und 5 des Prozessors 171 angelegt, während die Ausgangsspannung mit dem Wert +180V an den (nicht

909817/0694

dargestellten) Abblendregler angelegt wird.

Zeitgeber

Eine genaue Darstellung des Zeitgebers 182 (Fig.7g) ist in den Figuren 10a bis 10h enthalten; die Zeitgeberund Abtastschaltungen enthalten einen synchronen 20 Bit-Binärzähler 490 (Fig.10a, 1Ob). Der Zähler enthält fünf synchrone, in Kaskade geschaltete 4-Bit-Binärzähler I bis V. Diese Zähler können beispielsweise Zähler des Typs SN74LS163 sein. Der Synchronbetrieb wird dadurch erhalten, daß alle Flipfiops gleichzeitig getaktet werden, so daß sich alle Ausgangssignale übereinstimmend ändern, wenn dies durch die Zählfreigabeeingangssignale und die interne Verknüpfung befohlen wird. Die Taktklemmen (Stifte 2) der Zähler I bis V sind über eine Leitung 492 jeweils mit dem Ausgang eines Puffers 494 verbunden. Die Eingangsklemme des Puffers ist am Verbindungspunkt zwischen der Leitung 496 und dem Ausgang des Puffers 498 angeschlossen. Die Eingangsklemme des Puffers 498 ist über die Leitung 492 mit der Takt klemme 328 des Prozessors verbunden. Die Löschklemmen (Stifte 1) der Zähler I bis V sind über eine Leitung 500 mit der Rückstellklemme (AO) des Prozessors verbunden; ihre Ladeklemmen (Stifte 9) sind unwirksam gemacht. Die Freigabeklemmen (P, T) des Zählers I (Fig.10a) sind an die Hl-Spannungsquelle angeschlossen und somit freigegeben«, Der Ubertragausgang (Stift 15) des Zählers I ist über eineLeitung 504 mit den Freigabeklemmen P, T des Zählers II und mit den Freigabeklemmen P der Zähler III bis V (Fig.10a, 10b) verbunden. Die Übertragausgänge (Stifte 15) der Zähler II bis IV sind mit den Freigabeklemmen (Stifte T) der Zähler III bis V in Kaskade geschaltet. Die Ausgänge(Fig.10b) des synchronen

909817/0694

20-Bit-Binärzählers 490 sind mit einem Bitkomparator 514 verbunden (Fig.10b, 1Od). Der Bitkomparator 51A-enthält fünf Komparatoren I bis V, die beispielsweise Komparatoren des Typs SN74LS85 sind; diese Komparatoren

sind folgendermaßen angeschlossen: Die Datenausgangsklemmen des Zählerabschnitts I des Binärzählers (Fig.10a) sind über Leitungen 506, 508, 510, 512 mit den Dateneingangsklemmen BO, B1, B2, B3 (Stifte 9, 11, 14, 1) eines 4-Bit-Größenkomparators IV (Fig.1Od) des 20-Bit-Komparators 514 verbunden. Die Ausgangsklemm ί (Stift 11,

12, 13, 14) des Zählerabschnitts II (Fig.10a) sind über Leitungen 516, 518, 520 und 522 mit der A<B-Klemme (Stift 2) und mit den Dateneingangsklemmen BO, B1, Β2 (Stifte 9, 11, 14) des 4-Bit-Größenkomparators III (Fig.1Od) verbunden. Die Ausgangsklemmen (Stifte 11, 12,

13, 14) des Zählerabschnitts III (Fig.10a) sind über Leitungen 524, 526, 528 und 530 mit der Dateneingangsklemme B3 (Stift 1) des Komparators III (Fig.1Od ) und mit der A<B-Klemme (Stift 2) sowie den Dateneingangsklemmen BO, B1 (Stifte 9, 11) des Komparators II verbunden. Die Ausgangsklemmen (Stifte 14, 13, 12, 11) des Zählerabschnitts IV (Fig„10b) sind über die Leitungen 532, 534, 536, 538 mit den Klemmen B2, B3 (Stifte 14,1) des Komparators II (Fig.1Od) der A<B-Eingangsklemme (Stift 2) sowie der Dateneingangsklemme BO (Stift 9) des Komparators I (Fig.10b) verbunden.Die Ausgangsklemmen (Stifte 14, 13, 12, 11) des Zählerabschnitts V sind an die Klemmen B1, B2 und B3 (Stifte 11, 14,1) des Komparators I und über eine Leitung 540 an die Dateneingangsklemme B3 (Stift 1) des Komparators V (Fig.1Od) angeschlossen. Das Zählausgangssignal des Binärzählers

909817/0694

(FigoiOa, 1Öb) wird im Komparator 514 mit dem 2O-Bit-Zeitwort verglichen, das durch den Prozessor 171 unter Verwendung der Decodier- und Puffereinheit 542 der Übertragungsregistereinheit in das Dateneingabe- und Steuerregister 544 eingespeichert ist.

Decodier- und Puffereinheit der Übertragungsregistereinheit

Die Decodier- und Puffereinheit 542 der Übertragungsregistereinheit (Fig. 10c) enthält einen Decodierer 546, beispielsweise einen Decodierer des Typs SN74LS138, sowie einen von einem Sechsfachnegator gebildeten Puffer 548, der beispielsweise ein Puffer des Typs SN74LS04 ist. Die Wählklemmen A, B, C (Stifte 1, 2, 3) des Decodierer 546 sind über Leitungen 186, 187, 188 an die Adressenklemmen A11, A10 und A9 (Stifte 21, 22, 23) angeschlosssen;seine Freigabeklemme G1, (Stift 6) ist über die Leitung 328 an die Taktklemme des Prozessors 171 (Fig.7c) angeschlossen. Die Ausgangsklemmen des Decodierers 546 (Fig.104> sind in der folgenden Weise an eine Unterbreehungsrückstellschaltung 752 (Fig.1Oj) und an das Dateneingabe- und Steuerregister 544 (Fig.10a, 10c) angeschlossen: Die Datenausgangsklemme Y6 (Stift 9) (Fig.10c) ist über eine Leitung 560 an die Unterbrechungsrückstellschaltung 752 (Fig.1Oj) angeschlossen, und die Decodiererausgangsk lemmen Y5, Y4, Y3, Y2 und Y1 (Stifte 10 bis 14) (Fig.10c) sind über Leitungen 562, 564, 566, 568 und 570 an die Freigabeklemmen CT (Stifte 14) von adressierbaren 8-Bit-Halteschaltungen I, II, III, IV und V des Dateneingabe- und Steuerregisters544 (Fig.10a, 10c) angeschlossen. Die adressierbaren Halteschaltungen I bis V können beispielsweise

909817/0694

Der Puffer 148 (Fig.1Oc) ist ein Sechsfachnegator des Typs SN74LS04, dessen Eingangsklemmen (Stifte 1, 3, 5 und 11) über Leitungen 183, 184, 185 und 25-9 an die Klemmen A14, A13, A12 des Prozessors und an die CRU Datenausgangsklemme (Stifte 18, 19, 20 und 16) angeschlossen sind; die Ausgangsklemmen (Stifte 2, 4, 6 und sind über Leitungen 572, 574, 576 und 578 mit den Wählklemmen A, B, C (Stifte 1, 2, 3) und mit der Dateneingabeklemme D (Stift 13) der Halteschaltungen I bis V des Dateneingabe- und Steuerregisters 544 verbunden. Die Adressenklemmen A14, A13 und A12 des Prozessors sind über die Leitungen 572, 574 und 576 auch mit der Unterbrechungsschaltung 752 (Pig.1Oj) verbunden.

Dateneingabe- und Steuerregister

Die Löschklemmen der Halteschaltungen I bis V (Fig.10a, 10c) werden mit Hilfe von Hubwiderständen, die an die Energieversorgungsquelle von Fig.1Oi angeschlossen sind, unwirksam gemacht. Die Ausgangsklemmen der Halteschaltungen I bis V (Flg.10a, 10c) werden folgendermaßen mit den Eingängen des 20-Bit-Komparators verbunden: Der Ausgang QO der Halteschaltung I ist über die Leitung 580 (Fig.10a, 10b, 1Od) mit einer Eingangsklemme eines UND-Glieds 582 (Fig.1Od) verbunden. Die Ausgänge Q5, Q6, Q7, (Stifte 10, 11, 12) der Halteschaltung II (Fig.10a) sind über Leitungen 584, 586, 588 mit den Eingangsklemmen A3, A2 und A1 (Stifte 15, 13, 12) des Komparators I (Fig.10b) verbunden.Die Ausgänge QO, Q1 (Stifte 4, 5) der Halteschaltung III (Fig.10c) sind über Leitungen 590, 592 (Fig.10c, 10a) mit den Dateneingangsklemmen AO und A > B (Stifte 10, 4) des Komparators I (Fig.10b) verbunden. Die Ausgangsklemmen Q2 bis Q6 (Fig.10c) der Halteschaltung III sind über Leitungen 594, 596, 598,600 und 602 mit den Dateneingangsklemmen A3, A2, A1, AO und A >B (Stifte 15, 13,

909817/0694

12, 10, 4) des !Comparators II (Fig. 1Od) verbunden. Die ' Ausgangsklemme Q7 der Halteschaltung III (Fig.10c) ist über die Leitung 604 mit der Dateneingangsklemme A3 (Stift 15) des Komparators III (Fig.1Od) verbunden. Die Ausgangsklemmen QO bis' Q3 der Halteschaltung IV (Fig,10c) sind über die Leitungen 606, 608, 610 und 612 mit den Dateneingangsklemmen A2, A1, AO und A > B (Stifte 13, 12, 10 und 4) des Komparators III (Fig.1Od) verbunden. Die Ausgangsklemmen Q4 bis Q7 der Halteschaltung IV (Fig.10c) sind über Leitungen 614, 616, 618 und 620 mit den Dateneingangsklemmen A3, A2, A1, AO des Komparators IV (Fig.1Od) verbunden.

Die Eingangsklemme A=B, des Komparators IV wird durch einen Hubwiderstand freigegeben, der an die Energieversorgungsquelle von Fig.1Oi angeschlossen ist. Die Ausgangsklemme Q7 der Halteschaltung V (Fig.10c ) ist über eine Leitung 622 mit einem Eingang eines UND-Glieds 624 des Komparators 514 (Fig.1Od) verbunden. Die Komparatoren I bis V (Fig.10b, 1Od) vergleichen das 20-Bit-Zeitwort bitweise mit dem Inhalt des synchronen 20-Bit-BinärZählers. Die A > B- und A<B-Klemmen (Stifte 5,7) des Komparators I (Fig.10b) sind über Leitungen 626 und 628 mit den Eingangsklemmen A2, B2 (Stifte 13, 14) des Komparators V (Fig.1Od) verbunden. Die Ausgangsklemmen A>B und A<B (Stifte 5,7) der Komparatoren II, III und IV sind an die Eingangsklemmen A1, B1 und AO, BO angeschlossen. Die Eingangsklemmen A >B und A<B des Komparators !V und die Ausgangsklemmen A = B (Stift 6) des Komparators IV sind mit dem Eingang A=B (Stift 3) des Komparators V verbunden. Der Ausgang A= B (Stift 6) des Komparators V ist mit dem anderen Eingang des UND-Glieds 582 mit der Komparatorausgangsklemme 14 des Prozessors 171 verbunden. Das UND-Glied 582 wird vom Signal am Ausgang QO der Halteschaltung I (Fig.10a) freigegeben, das zuläßt, daß der Ausgang A=B (Stift 6) des Komparators V (Fig.1Od) ein Signal mit dem Digital-

909817/0694

wert "1" oder "0" an einen Negator 626 und zum anderen Eingang des UND-Glieds 624 weitergeleitet wird. Das UND-Glied 624 wird vom Ausgangssignal an der Klemme Q7 (Stift 12) der Halteschaltung V (Fig.iOc) freigegeben, so daß das Ausgangssignal des UND-Glieds 582 als Hauptvergleichssignal an die Klemme 15 (Fig.1Od) des Prozessors 171 angelegt wird.

Aus fünf Dekaden aufgebauter synchroner Zähler zum Zählen von 1-Millisekunden-Intervallen.

Unter Bezugnahme auf die Figuren 1Oe und 1Of wird nun ein aus fünf Dekaden aufgebauter synchroner Zähler 628 beschrieben. Der Zähler 628 besteht aus fünf synchronen 4-Bit-Zählern I bis V. Der Zähler I kann beispielsweise ein Zähler des Typs SN74LS162 sein, und die Zähler TI bis V können beispielsweise Zähler des Typs SN74LS163 sein. Die Zähler I bis V sind in Kaskade geschaltet. Die Takteingänge (Stifte 2) der 4-Bit-Zähler I bis V sind über die Leitung 630 mit dem Puffer 632 verbunden. Die Leitung 496 liefert gepufferte Taktsignale aus dem Prozessor 171 (Fig.10a) an den Puffer 632 (Fig.1Of). Am Zähler I (Fig.1Oe) sind die Freigabeklemme (T, Stift 10) und die Löschklemme (Stift 1) wirksam gemacht, während die Ladeklemmen (Stifte 9) der Zähler II bis V mittels der Leitung 636 unwirksam gemacht sind, die sie mit einem Hubwiderstand verbindet, der an die +5V-Versorgungsspannung (Fig.1Oi) angelegt ist. Die Freigabeklemme (P) des Zählers I ist mit dem Ausgang eines Negators 638 (Fig.1Oe) verbunden. Am Eingang des Negators 638 ist eine Leitung 640 angeschlossen. Die Leitung 640 ist auch mit den Löschklemmen (Stifte 1) der Zähler II bis V mit einem NAND-Glied 654 und mit den K-Eingangsklemmen der JK-Flipflops I und II des Doppel-JK-Flipflops 658 verbunden. An die Ladeklemme (Stift 9) des Zählers I wird über die Leitung 642 das invertierte

909817/0694

Ausgangssignal des UND-Glieds 582 (Fig.1Od) angelegt. Die Dateneingabeklemme D (Stift 6) (Fig.1Oe) des Zählers I ist mit dem Ausgang eines Negators 644 verbunden, dessen Eingang am Verbindungspunkt zwischen der Leitung 572 (Fig.10c) und der Eingangsklemme A(Stift 3)'des Zählers

I (Fig.1Oe) angeschlossen ist. Die Freigabeklemmen (P) der Zähler II bis IV (Fig.1Oe, 1Of) und die Freigabeklemme (T, Stift 10) des Zählers IV sind über eine Leitung 446 mit der Übertragausgangsklemme (Stift 15) des Zählers V verbunden, und die Freigabeklemme (T) des Zählers II (Fig.1Oe) ist über eine Leitung 648 mit der Übertragausgangsklemme (Stift 15) des Zählers III (Fig.1Of) verbunden. Die Freigabeklemme (T, Stift 10) des Zählers III ist mit der Übertragausgangsklemme (Stift 15) des Zählers IV verbunden, und die Übertragausgangsklemme (Stift 15) des Zählers I (Fig.10c) ist am Negator 650 angeschlossen, dessen Ausgang über eine Leitung 652 mit den Freigabeklemmen (P, T, Stifte 7, 10) des Zählers V (Fig.1Of) verbunden ist. Die Ausgangsklemme QA (Stift 14) des Zählers

II (Fig.1Oe) ist mit dem Eingang 1 des NAND-Glieds 654 verbunden.

Die Übertragausgangsklemme (Stift 15) des Zählers III (Fig.1Oe) ist über eine Leitung 656 auch mit der J-Klemme (Stift 2) des Flipflops I (Fig.1Oe) eines von positiven Flanken getriggerten Doppel-JK-Flipflops 658 verbunden, das auch einen Voreinstelleingang und einen Löscheingang aufweist und das die Abtastsignalgeneratorfreigabe für den verzögerten Kanal bildet. Die Ausgangsklemmen QA, QB des .Zählers III (Fig.1Of) sind über Leitungen 662 und 664 mit den Stiften 3 und 2 des NAND-Glieds 654 (Fig.1Oe) und über Leitungen 662, 664 mit den Klemmern BO, B1 eines 4-Bit-Größenkomparators I bis III (Fig.10g)des Abtastsignalgenerators 660 des Kanals für die verzögerte Phase verbunden. Die QC-und QD-Klemmen (Stifte 12, 11) des ZählersIII

909817 /0694

(Fig.1Of) sind über Leitungen 670, 672 mit den B2-und B3-Eingangsklemmen (Stifte 14, 1) des !Comparators 3 (Fig. 10g) verbunden. Die QA-, QB- und QC-Ausgangsklemmen (Stifte 14, 13, 12) des Zählers IV (Fig.1Of) sind über Leitungen 674, 676, 678 mit den Verbindungspunkten zwischen den BO-, B1- und B2-Klemmen des Komparators II (Fig.10g) des Abtastsignalgenerators 660 des Kanals für die verzögerte Phase und den B-, C- und D-Klemmen eines Decodierers 680 (Fig.10h) eines Abtastsignalgenerators 682 des Kanals für die Grundwellenphase und die Grundwellenhüllkurve verbunden. Die QD-Klemme (Stift 11) des Zählers IV (Fig.1Of) ist über eine Leitung 684 mit dem Verbindungspunkt zwischen einer Klemme (Stift 4) des NAND-Glieds (Fig.1Oe) und der J-Klemme des Flipflops II des Doppel-JK-Fllpflops 658 (Fig.1Oe) und mit der B3-Klemme (Stift 1) des Kflmparators II (Fig.10g) des Abtastsignalgenerators 660 verbunden. Die QA-, QB- und QC-Klemmen (Stifte 14, 13, 12) des Zählers V (Fig.1Of) sind über Leitungen 688, und 692 mit Klemmen (Stifte 5, 6, 11) des NAND-Glieds (Fig.1Oe), mit Klemmen BO, B1, B2 des Komparators I (Fig.1Oe) des Abtastsignalgenerators 66O und mit B-, C- und D-Klemmen (Stifte 14, 13, 12) eines zweiten Decodierers 712 (Fig.10h) des Abtastsignalgenerators 682 verbunden. Der QD-Ausgang des Zählers V (Fig.1Of) ist über eine Leitung 714 mit der B3-Klemme des Komparators I (Fig.1Oe) und mit der Α-Klemme des Decodierers 680 (Fig.10h) verbunden.

Der Ausgang des NAND-Glieds 654 (Fig.1Oe) ist, wie bereits erwähnt wurde, mit den Ε-Klemmen (Stifte 13, 3) der Flipflops I und II des Doppel-JK-Flipflops 658 und mit der Leitung 640 des aus fünf Dekaden bestehenden synchronen Zählers 658 zum Zählen von 1-ms-Intervallen (Fig.1Oe) verbunden.

909817/0694

Die Taktklemmen (Stifte 4, 12) der Flipflops I und II des Doppel-JK-Flipflops 658 (Fig.1Oe) sind über die Leitung 496 mit dem Prozessor-Taktausgang (Stift 10) verbunden (Fig.1Of, 10a).

Die Q-Klemme (Stift 10) des Flipflops II (Fig.10e) des Doppel-JK-Flipflops 658 ist über eine Leitung 720 mit den Eingangsklemmen (Stifte 2, 5, 11, 3, 10) von Dreifach-NOR-Gliedern 724 und 726 (Fig.10h) mit jeweils drei Eingängen verbunden. Diese Dreifach-NOR-Glieder mit jeweils drei Eingängen können NOR-Glieder des Typs SN74LS27 sein.

Abtastsignalgenerator für den Grundwellenphasen- und Grundwellenhüllkurvenkanal

Die Ausgangsklemmen 0, 3, 9, 6, 8 (Stifte 1, 4, 11, 7, 10) des Decodierers 680 (Fig.10h) sind an die Eingangsklemmen 13, 3 und 9 des NOR-Gliedes 724 und mit den Eingangsklemmen 9 und 5 des NOR-Glieds 726 verbunden. Die Ausgangsklemmen 2, 4, 8, 0, 6 (Stifte 1, 5, 10, 1, 7) des Decodierers 712 sind an die Eingangsklemmen 1, 4, 10 des NOR-Gliedes 724 und am. die Eingangsklemmen und 11 des NOR-Glieds 726 angeschlossen. Die Ausgangsklemmen 12, 6 und 8 des Dreifach-NOR-Glieds 724 sind an die Eingangsklemmen 5, 2 und 12 eines Zweifach-UND/ODER-Negator-Glieds 728 angeschlossen, das beispielsweise eine Schaltung des Typs SN74LS51 sein kann. Die Ausgänge 6 und 8 des Dreifach-NOR-Glieds 726 sind an die D-Klemmen (Stifte 2 und 12) des von positiven Flanken getriggerten, mit Voreinstell- und Löscheingängen ausgestatteten D-Flipflops 730 (SN74LS74) verbunden;.die Klemme 8 ist auch mit dem Eingang 9 des Zweifach-UND/ODER-Negator-

909817/0694

- LU -

Glieds 728 (Fig.1Oh) verbunden. Die Ausgangsklemmen (Stifte 6, 8) des Zweifach-UND/ODER/Negator-Glieds 728 sind mit den D-Klemmen (Stifte 12, 2) eines von positiven Flanken getriggerten, mit Voreinstell- und Löscheingängen ausgestatteten Zweifach-D-Flipflops 732 verbunden. Die Taktklemmen (Stifte 11, 3) des Zweifachflipflops 732 und die Taktklemmen 3 und 11 des Zweifachflipflops 730 sind über die Leitung 496 und über den Puffer 498 mit dem Prozessor-Taktausgang 10 (Fig.10a) verbunden; die Lösch- und Voreinstellklemmen 10, 13 der Flipflops I und IV und die Lösch- und Voreinstellklemmen 1 und 4 der Flipflops II und III sind durch Anlegen eines Hubwiderstandes über eine Leitung 736 unwirksam gemacht. Die Ü-Ausgangsklemmen (Stifte 8, 6) der Flipflops I und II liefern die 0-oder 5-HS- und 10- oder 15-us-Hüllkurvenkanal-Zeitsteuerimpulse an die Klemmen 9 und 6 des Prozessors 171 (Fig.7c) und an die Halteschaltungen V und VI der Datenhalte- und Prozessoreingabemultiplexerschaltung 210, und die Q-AusgangsklemmenStifte 5, 9) liefern die 10,0-us- und ^,o-^us-Phasenkanal-Zeitsteuersignale an die Klemmen 8 und 7 des Prozessors 171 und an die Halteschaltungen I und II der Datenhalte- und Prozessoreingabemultiplexerschaltung 210.

AbtastSignalgenerator des verzögerten Phasenkanals (Raumwelle/ Spitzenwert )

Die Q-Ausgangsklemme (Stift 7) des Flipflops I des Zweifach-JK-Flipflops 656 (Fig.1Oe) ist mit der A=B-Eingangsklemme (Stift 3) des Komparators I des Abtastsignalgenerators verbunden. Die A<B- und A >B-Eingangsklemmen (Stifte 2 und 4) des Komparators I sind mit Hilfe eines an eine Versorgungsspannung gelegten Hubwiderstandes (Fig.1Oi) unwirksam gemacht, und die A3-, A2-r, A1- und AO-Eingangsklemmen (Stifte 15, 13, 12, 10) sind an die QO-, Q1-, Q2- bzw. Q3-Ausgangsklemmen (Stifte 4 bis 7) der Halteschaltung II (Fig.10a) des Dateneingabe- und Steuerregisters 544 (Fig.10a,

909817/0694

Fig.1Gc)angeschlosaaiDie A=B-Ausgangsklemme (Stift 6) des !Comparators I (Fig.1Oe) ist über eine Leitung 738 mit der A=B-Eingangsklemme (Stift 3 des !Comparators II (Fig.10g) verbunden, dessen A<B-und Δ>B-Eingangsklemmen (Stifte 2,4) mittels eines an eine Versorgungsspannung gelegten HubwiderStandes (Fig.1Oi) unwirksam gemacht sind. Die Eingangsklemmen A3, A2, A1 und AO des Komparators II sind an die Q.4-, Q5-, Q6- und Q7-Ausgangsklemmen (Stifte 9, 10, 11, 12) der Halteschaltung I des Dateneingabe- und Steuerregisters 544 (Fig.10a)anges<hlossenJ)ie A=B-Ausgangsklemme (Stift 6) des Komparators II (Fig.10g) ist mit der A=B-Eingangsklemme (Stift 3) des Komparators III verbunden, dessen A<B- und A>B-Eingangsklemmen (Stifte 2,4) mittels eines an eine Versorgungsspannung gelegten Hubwiderstandes (Fig.1Oi) unwirksam gemacht sind. Die A2~,A1- und AO-Eingangsklemmen (Stifte 13, 12, 10) sind an die Q1-, Q2- und (^-Ausgangsklemmen (Stifte 5, 6, 7) der Halteschaltung I des Dateneingabe- und Steuerregisters 544 (Fig.iOa)angeschloBsen .Die A=B-Ausgangsklemme (Stift 6) des Komparators III (Fig.10g) ist mit dem Verbindungspunkt zwischen dem Negator 740 und der D-Klemme (Stift 2) des Flipflops I des von positiven Flanken getriggerten Zweifach-D-Flipflops 742 verbunden. Die Ausgangsklemme des Negators 740 ist mit der Ladeklemme (Stift 9) eines synchronen 4-Bit-Zählers 744 verbunden. Der Zähler 744 kann beispielsweise ein Zähler des Typs SN74LS163 sein; seine Freigabeklemme (T, Stift 10), s6ine Löschklemme (Stift 1) und seine A-und B-Dateneingabeklemmen (Stifte 3, 4) sind mit einem Hubwiderstand verbunden, so daß die Freigabeklemme T wirksam gemacht ist, die Löschklemme unwirksam

909817/069A

284411

gemacht ist und die Signale an den Zählereingängen A und B zwangsweise auf den Digitalwert "1" gesetzt sind. Die Taktklemme (Stift 2) ist über die Leitung 746 mit dem Verbindungspunkt zwischen den Taktklemmen (Stifte 3, 11) der Flipflops I und II des Zweifach-D-Flipflops 742 und der Taktklemme (stift 4) des Flipflops I eines von positiven Flanken getriggerten Zweifach-JK-Flipflops verbunden. Die andere Freigabeklemme (P, Stift 7) des synchronen 4-Bit-Zählers 744 ist mit der Ausgangsklemme eines Negators 750 verbunden, dessen Eingangsklemme am Verbindungspunkt zwischen der Übertragausgangsklemme (Stift 15) und der Taktklemme (stift 12) des Flipflops II des Zweifach-JK-Flipflops 748 angeschloaaenDie Löschklemme (Stift 13) des Flipflops II desZweifach-D-Flipflops 742 und die K und J-Klemmen (Stifte 13, 14) des Flipflops II des Zweifach-JK-Flipflops 748 sind mit dem Verbindungspunkt zwischen der Voreinstellklemme (Stift 10) des Flipflops II des Zweifach-D-Flipflops 742 und einem an eine Versorgungsspannung gelegten Hubwiderstand (Fig.1Oi) verbunden. Die Voreinstellklemme des Flipflops II des Zweifach-D-Flipflops 742 ist auch mit der Voreinstellklemme des Flipflops II des Zweifach-JK-Flipflops 748 verbunden. Die Löschklemme (Stift 15) und die Q-Ausgangsklemme des Flipflops II des Zweifach-JK-Flipflops 748 sind mit der Q-Ausgangsklemme (Stift 8) bzw.mit der D-Klemme (Stift 12) des Flipflops II des Zweifach-D-Flipflops 742 verbunden. Die Q-Ausgangsklemme (Stift 9) dieses Flipflops II ist mit dem Verbindungspunkt zwischen der Klemme 2 des Prozessors 171, die das 12,6-iis Spitzenausgangssignal abgibt und der J-Klemme

909817/0694

(Stift 2) des Flipflops I des Zweifach-JK-Flipflops 748 verbunden. Das Datenbereitschafts-Unterbrechungssignal wird nach dem letzten Abtastsignal erzeugt, das der 12,6 us -Spitzenwert ist. Die Voreinstellklemme (Stift 5) und die K"-Eingangsklemme (Stift 3) des Flipflops I des Zweifach-JK-Flipflops 748 sind mit einem an eine Versorgungsspannung angelegten Hubwiderstand (Fig.1Oe) verbunden. Die Löschklemme (Stift 1)des Flipflops I des Zweifach-JK-Flipflops 748 ist mit einem Ausgang eines Unterbrechungsrückstell-ODER-Glieds 758 (Fig.1Oj) verbunden.

Echtzeit-gaktunterbrechungen für den Prozessor

Die Echtzeit-Taktunterbrechungen für den Prozessor (Fig.1Oj)machen von drei ODER-Gliedern 754, 756 und Gebrauch. Die Eingangsklemmen (Stifte 4,5) des ODER-Glieds 754 sind an die Leitungen 574 und 560 der Decodierund Pufferschaltungen 542 (Fig.10a, 10c) angeschlossen. Die Eingangsklemmen 10 und 9 des ODER-Glieds 756 sind über die Leitungen 572 bzw. 560 mit den Decodier- und Pufferschaltungen 542 verbunden, und die Eingangsklemmen (Stifte 1, 2) des ODER-Glieds 758 sind über die Leitungen 560 bzw. 576 mit diesen Decodier- und Pufferschaltungen 542 verbunden,, Die AusgangslsLemmen (Stifte 6 und 8) der ODER-Glieder 754 und 756 sind an die Löschklemmen (Stifte bzwo 15) der Flipflops I bzw. II eines von positiven Flanken getriggerten Zweifach-JK-Flipflops 760 angeschlossen. Die Voreins te llklemmen (Stifte 5, 11) und die jK-Klemmen (Stifte 2, 3, 14, 13) sind mit einem an eine Versorgungsspannung angelegten Hubwiderstand (Fig.1Oi) verbunden. Die Q-Ausgangsklemmen(Stifte 10, 6) liefern das Signal mit der Frequenz

909817/0694

~ ^⁸ ~ 2344111

von 76 Hz-(Taktsignal 1, langsam)und das Signal mit der Frequenz von 1,22 kHz (Taktsignal 2, schnell) für den Prozessor 171 (Stifte 13, 11). Wie bereits erwähnt wurde, ist der Ausgang des ODER-Glieds 758 mit der Löschklemme (Stift 1) des Flipflops I des Zweifach-Jf-Flipflops 748 verbunden. Die Q-Ausgangsklemme (Stift 6) des Flipflops I ist mit der Zyklusbeendigungsklemme (Stift 4) des Prozessors verbunden.

Frontplatte

An der Frontplatte (Fig.11a) ist rechts unten ein Ein/Aus-Schalter 762 angebracht. Ein Abblendschalter befindet sich unten im Mittelabschnitt. Durch Verschieben dieses Abblendschalters ganz nach rechts wird die Anzeige heller. In der Mittelstellung wird die Anzeige abgeblendet, und in der linken Stellung wird die Anzeige abgeschaltet. Im Abschaltzustand befinden sich die Dezimalpunkt/Warnanzeige vorrichtungen 772 im Abblendzustand. Die Anzeige (Fig.11b) enthält sechs Datenanzeigevorrichtungen 766, eine Minuszeichen-Anzeigevorrichtung 768 für die Datenwiedergabe, eine Stationskennungs-Anzeigevorrichtung und fünf Dezimalpunkt/Warnanzeigevorrichtungen 772.

Das Tastenfeld 774 (Fig.11c) weist 20 Tasten auf, die in Dateneingabetasten und Funktionstasten unterteilt sind. Die Dateneingabetasten umfassen 10 Zifferntasten (0 bis 9), eine Puls/Minus-Taste, eine Löschtaste (CLR) und eine Eingabetaste (ENT). Die Funktionstasten sind wiederum in drei Guppen unterteilt, nämlich primäre Funktionstasten, sekundäre Anzeigetasten und Sonderfunfc±ionstasten₀ Die Primärfunktionstasten sind die

909817/0694

Gruppenwiederholungsintervalltaste (GRI-Taste), die Zeitdifferenztaste (TD-Taste), und die Automatiktaste (AUTO-Taste); die Anzeigetasten sind die Monitortaste (MON-Taste) und die Betriebsarttaste (MODE-Taste); die Sonderfunktionstasten sind die ' Nachlauftaste (TRK-Taste) und die Zeitdifferenzäfiderungstaste ( ^ TD-Taste).

Für eine möglichst einfache Bedienung des Tastenfeldes arbeitet der Loran-C-Empfänger in einer Betriebsart mit festem Format. Nachdem eine Funktionstaste gedrückt ist, die eine Stationsidentifizierung erfordert, wird die nächste gedrückte Taste, falls es sich um eine gültige Stationskennung handelt, in die Kennungsanzeigevorrichtung 770 (Fig.11b) eingegeben. Wenn eine Datenfolge benötigt wird, werden die eingegebenen Ziffern automatisch in die richtige Stelle der Datenanzeigevorrichtung 766 eingegeben» Nachfolgende Nullen werden hinzugefügt, oder es erscheint der Dezimalpunkt, falls es erforderlich ist. Ziffern, die eingegeben werden,nachdem die Anzeige voll ist, bleiben unbeachtet. Der Empfänger spricht jeweils nur auf eine einzige Taste an.Fehler werden nach Drücken der Löschtaste (CLR-Taste) korrigiert. Mit Hilfe der Zifferntasten 0 bis 9 können die Zahlen bis 9 eingegeben werden. Die Löschtaste löscht die Information in der Anzeige und setzt das Tastenfeld für den Beginn einer neuen Funktion auf 0. tier GRI-Inhalt, ATD-Änderungen oder die Betriebsart der Stationen werden durch die Löschtaste nicht verändert. Biß Eingabetaste wird nur zusammen mit den Funktionen GRI, ATD und MON benutzt; sie gibt dem Empfänger den Befehl, die in der Datenanzeigevorrichtung wiedergegebene Zahl für die Eingabe, die Modifizierung oder die Wiedergabe der Funktion zu

909817/0694

2844711

benutzen. Die Plus/Minus-Taste wird nur bei der a TD-Funktion benutzt. Diese Taste gibt der Anzeige den Befehl, das Vorzeichen der in der Datenanzeigevorrichtung erscheinenden Zahl zu ändern. Zur Eingabe einer negativen Zahl wird die richtige Ziffer eingegeben, dann die Plus/Minus-Taste und anschließend die Eingabetaste gedrückt.

Die Anzeige von Fehlern erfolgt dadurch, daß in der Anzeige die Zahlen 9 erscheinen und blinken. Ein Fehler kann aus einem der folgenden Gründe auftreten:(1) eine Zifferntaste oder die Plus/Minus-Taste ist nach dem Drücken der Löschtaste oder nach der. richtigen Eingabe einer Funktion gedrückt worden; (2) eine ungültige Stationskennung ist eingegeben worden (gültige Stationskennungen (ID) für die folgenden Funktionen sind: Zeitdifferenz (TD) 1 bis 4 Monitor (MON), Betriebsart (MODE), Verfolgung (TRK), ( 6TD) 0 bis 4);(3) ungültige Daten sind eingegeben worden (gültige Daten für die folgenden Funktionen sind GRI 4000 bis 9999, M0N1 bis 4 (Monitor-Codegruppen) und 4TD 0+10,0, + 20,0, + 30,0. Die Fehlerbeseitigung wird durch Drücken der Löschtaste oder durch Drücken einer der Funktionstasten durchgeführt.

Warnanzeigen werden dadurch gegeben, daß die zugehörige Dezimalpunkt/Warnanzeigevorrichtung 722 (Fig.11b) aufleuchtet. Die fünf Punkte bedeuten von links nach rechts:

(1) Zykluskennung: Die Station hat die Zykluskennung nicht beendet oder die Betriebsart ist kleiner als 4;

(2) SNR: Das Signal-Störverhältnis der Station ist niedrig (dies bedeutet, daß die Station nicht so zuverlässig wie andere sein kann); (3) Nachlauf : die Station ist außerhalb der Zykluskennung abgeworfen worden oder die Betriebsart hat den Wert 5; (4) Blinken: Dies bedeutet,

909817/0S9A

daß die Nebenstationen blinken und daß die Zeitdifferenzdaten unzuverlässig sind; (5) Dezimalpunkt: wird von der Anzeige ein- oder ausgeschaltet, wobei damit keine Warnung verbunden ist; die Anzeigevorrichtungen 1, 2, 3, 4 und 5 hängen von der Station und von den angezeigten Daten ab; sie werden zusammen mit der Datenwiedergabe gelöscht, wenn die Löschtaste gedrückt wird.

Was die Funktionstasten betrifft, ist es nicht notwendig, zwischen Funktionen die Löschtaste zu drücken. Wenn eine Funktion beendet worden ist, oder wenn sie abgebrochen werden soll, beendet entweder die Löschtaste oder irgendeine Funktionstaste die Funktion. Ein wiederholtes Drücken einer Funktionstaste bleibt nicht unbeachtet. Wenn zwischen Funktionen keine Zifferneingabe durchgeführt wird, behält der Empfänger die gerade vorliegende Anzeige bei. Die Automatiktaste ist eine Ausnahme; ihr Drücken führt dazu, daß stets die niedrigste Stationskennung und die niedrigste Zeitdifferenz wiedergegeben werden. Der Dezimalpunkt wird für die Anzeige benutzt, daß das Drücken einer Funktionstaste angenommen worden ist. Wenn eine Funktionstaste gedrückt wird und die Anzeige auf 0 geht, leuchtet der Dezimalpunkt auf, damit angezeigt wird, daß die Taste angenommen worden ist. Dies tritt ein, wenn die folgenden Tasten gedrückt: werden: Die Gruppenwiederholungsintervalltaste GRI bei eingeschalteter Versorgungsenergie, wenn ein GruppenwiederholungsintervaD. nicht eingegeben worden ist; die TD-, 4TD-, TRK-, MODE- und MON-Tasten, wenn sie gedruckt werden; die AUTO-Taste, wenn derEmpfanger immer noch nach Stationen sucht„

109817/0694

Die Hauptfunktionen "Gruppenwiederholungsintervall" (GRI), "Zeitdifferenz¹¹ (TD) und "Automatik" (AUTO) werden dazu benutzt, eine Loran-Senderkette auszuwählen und die gemessenen Zeitdifferenzen wiederzugeben. Das eingegebene Gruppenwiederholungsintervall GRI identifiziert die benutzte Loran-Senderkette. Der richtige, zwischen 4000 und 9999 liegende GRI-Wert wird aus Navigationstabellen erhalten. Der Empfänger fängt erst zu arbeiten an, nachdem der GRI-Wert eingegeben worden ist. Die Zeitdifferenz TD zwischen Haupt- und Nebenstationen wird berechnet. Das zwischen 10 000 und 90 000 liegende Resultat wird angezeigt, und es kann in den Navigationstabellen gefunden werden. Die automatische Folge der TD-Anzeige (AUTO) führt zur Wiedergabe einerZeitdifferenz TD für die Dauer von vier Sekunden, worauf die Anzeige automatisch auf die nächste Zeitdifferenz TD in der Folge umgeschaltet wird. Die nachfolgenden Beispiele veranschaulichen den Ablauf dieser Hauptfunktionen, die die einzigen bei der Bedienung des Empfängers notwendigen Funktionen sind.

Beispiel I (Eingabe eines Gruppenwiederholungsintervalls GRI)

Wenn noch kein Gruppenwiederholungsintervall eingegeben worden ist, leuchtet der erste Dezimalpunkt auf. Die Ziffer wird in die richtige Anzeigevorrichtung eingegeben, lind es werden nachfolgende Nullen hinzugefügt. Wenn die letzte Ziffer eine Null ist, wie beispielsweise beim Gruppenzeitintervall 9930, ist es nicht notwendig, sie wieder einzugeben,, Beim Drücken der Eingabetaste wird

909817/0694

28441Ί Ί

der Wert des GruppenzeitintervälLs gespeichert, und der Empfänger beginnt, nach Stationen zu suchen. Die Anzeige erlischt kurzzeitig, damit angezeigt wird, daß die Betätigung der Eingabetaste erkannt worden ist.

Beispiel II (Ende der GRI-Eingabe)

Für eine wahlweise Anzeige wird die Löschtaste gedrückt. Nach dem Eingeben eines GRI-Werts wird dieser Wert angezeigt, wenn die GRI-Taste gedrückt wird.Zur Änderung eines GRI-Werts wird der neue GRI-Wert über den zuvor vorhandenen Wert eingegeben.

Beispiel III (Zeitdifferenz TD, manueller Betrieb)

Beim Drücken der TD-Taste leuchtet der erste Dezimalpunkt auf, was anzeigt, daß der Empfänger das Drücken der Taste akzeptiert hat. Wenn die Taste 1 gedrückt wird, wird die Zeitdifferenz der Station 1 wiedergegeben. Wenn der fünfte Dezimalpunkt aufleuchtet, zeigt dies an, daß die Station immer noch mit der Zykluskennung befaßt ist. Durch erneutes Drücken der TD-Taste leuchtet der Dezimalpunkt wieder auf. Es ist nicht notwendig, zwischen den Funktionen die Löschtaste zu drücken. Durch anschließendes Drücken der Taste wird die Zeitdifferenz für die Station 2 wiedergegeben. Wenn die Station sich nicht außerhalb der Zykluskennung befindet oder das Signal-Stör-Verhältnis niedrig ist, leuchtet der entsprechende Dezimalpunkt auf_o

Beispiel IV (TD_fAutomatikbetrieb)

Durch Drücken der AUTO-Taste wird die Zeitdifferenz für die niedrigste Station wiedergegeben« Nach vier Sekunden wird die

909817/0694

nächstfolgende Station wiedergegeben, und der Zyklus wird wiederholt;

Beispiel V (Monitor)

Der Monitor wird dazu benutzt, einen der folgenden Monitor-Codegruppen wiederzugeben: ■ " ·'■·■·

Codegruppe 1: Wiedergabe des SignäL-Stör-Verhältnisses (SNR);

Codegruppe 2: Wiedergabe der absoluten Hüllkurven-Zyklus-Abweichung (ECD); diese Abweichung ECD ist eine Anzeige der relativen Phasenlage zwischen dem Träger und der Hüllkurve der ausgewählten Stationsimpulse;

Codegruppe 3: die relative Hü311kurven-Zyklus-Abweichung

zwischen der Hauptstationsabweichung und der Nebenstationsabweichung;

Codegruppe 4: Wiedergabe des Frequenzfehlers, der eine Kombination des Frequenzfehlers im Gerät und der Radialgeschwindigkeiten bezüglich des Sendeturms anzeigt.

Beim Drücken der MON-Taste leuchtet der Dezimalpunkt auf, damit die Annahme angezeigt wird. Anschließend wird die gewünschte Station ausgewählt, indem eine Zifferntaste, beispielsweise die Taste 1 für die Station 1, gedrückt wird. Die Stationszahl wird zusammen mit dem fünften Dezimalpunkt wiedergegeben, wenn sich die Station 1 noch in der

909817/0894

Zyklusidentifizierung befindet. Anschließend wird die gewünschte Monitor-Codegruppe ausgewählt, indem wahlweise eine der Zifferntasten 1 bis 4 gedruckt wird» Die ausgewählte Taste "wird wiedergegeben, die beispielsweise die Taste für den Frequenzfehler dieser Station ist. ¥enn die Eingabetaste gedrückt wird, wird der Frequenzfehler wiedergegeben. Nach der Eingabe einer anderen Codezahl wird die Codezahl wiedergegeben, und anschließend wird die Eingabetaste gedrückt, damit die entsprechenden Daten für die neue Codezahl wiedergegeben v/erden.

Beispiel VI (MODE)

Die MODE-Taste (Betriebsart-Taste) wird dazu benutzt, die Betriebsart einer bestimmten Station wiederzugeben; diese Betriebsarten sind:

0 für einen Suchvorgang zur Erfassung aller möglichen Stationen in der Senderkette;

1 für einen Schmalbandbetrieb zum Auffinden der Grundwelle vor der Raumwelle;

2 für einen Breitbandbetrieb zur Stationsfeinabstimmung unter Berücksichtigung der Raumwelle;

3 für dieZyklusidentifizierung zur Erzielung einer weiteren Auflösung bei der Abstimmung;

4 für den Nachlauf, in dessen Verlauf der ausgewählte HF-Zyklus bestimmt wird und die phasenstarre Einrastung erfolgt;

909817/0694

5 für einen ausschließlichen Nachlauf zur Lrzielung einer manuellen Übersteuerung der Zyklusidentifizierung„

Wenn die Betriebsarttaste gedrückt wird, leuchtet der Dezimalpunkt auf, damit die Annahme angezeigt wird. Wenn die gewünschte Station gedrückt ist, beispielsweise die Zifferntaste 2 für die Station 2, wird die Betriebsart wiedergegeben; die Wiedergabe der Zahl 4 bedeutet, daß es sich um einen Nachlaufbetrieb handelt.

Beispiel VII (Sonderfunktion Nachlauf)

Die Nachlauftaste TRK gilt für den ausschließlichen Nachlaufbetrieb; sie ermöglicht der Bedienungsperson die Entscheidung in der ZyRlusidentifizierung zu übergehen, wenn sie weiß, daß die Zeitdifferenzen TD richtig sind. Diese Funktion ändert die Betriebsart der Station von 3 oder 5 auf 5, und der Nachlaufanzeiger TRACK wird eingeschaltet. Durch ein nochmaliges Eingeben der Nachlauftaste TRACK wird der TRACK-Anzeiger abgeschaltet, und die Betriebsart schaltet wieder auf die Betriebsart 4 zurück. (Dies hat keine Auwirkung auf den Betrieb als Navigationsinstrument).

Beim Drücken der Betriebsarttaste und einer Zifferntaste für eine Station wird die Betriebsart der ausgewählten Station angezeigt. Die Betriebsart muß die Betriebsart 3, 4 oder 5 sein. Wenn der ausschließlicheNachlaufbetrieb eingegeben werden soll, muß dieTRK-Taste gedrückt werden; für die Anzeige, daß das Drücken der Taste akzeptiert worden ist, leuchtet der Dezimalpunkt auf. Anschließend wird die Zifferntaste für die gewünschte Station gedrückt, der TRACK-

909817/0894

Anzeiger leuchtet auf, und die Zeitdifferenz TD für die Station wird angezeigt. Während dieser Zeit ist der Zyklusanzeiger abgeschaltet. Anschließend werden die Betriebsarttaste und eine Zifferntaste für die Station gedrückt, und die Betriebsart wird auf die Betriebsart 5 umgeschaltet; der TRACK-Anzeiger ist immer· noch eingeschaltet. Dann werden die TRK-Taste und die Zifferntaste für die Station gedrückt und die Zeitdifferenz TD wird wiedergegeben, jedoch ist der TRACK-Anzeiger nun abgeschaltet. Schließlich werden die Betriebsarttaste und die Stationstaste gedrückt, und die Betriebsart wird auf die Betriebsart 4 (Nachlauf) geändert.

Beispiel VIII (Sonderfunktion Zeitdifferenzänderung

Mit Hilfe der Zeitdifferenzändrungstaste (δ TD-Taste) kann die Bedienungsperson die Zyklusidentifizierung bei der Erzielung der richtigen Zeitdifferenz TD übergehen. Gültige Änderungen sind + 30,0 us,+ 20,0 us und + 10 us . Eine Zeitdifferenzänderung Δ TD der Station 0 ergibt eine Änderung der Zeitdifferenz TD aller anderen Stationen.

Zur Überprüfung des derzeitigen Zustandes werden die TD-Taste und die Zifferntaste für die Station gedrückt, und die Anzeige gibt die Zeitdifferenz vor dem Wechsel wieder. Anschießend wird die Betriebsart durch Drücken der Betriebsarttaste und der Zifferntaste für die Station festgelegt. Die Betriebart mußdie Betriebsart 3, 4 oder 5 sein. Wenn beispielsweise die Betriebsart 4 vorliegt, kann die Zeitdifferenz durch Drücken der α TD-Taste geändert werden. Zur Anzeigender Annahme leuchtet ein Dezimalpunkt auf. Anschließend wird die Zifferntaste

909817/0694

"⁵⁸ " 28U11

für eine Station (beispielsweise die Zifferntaste 1) gedrückt; dann wird die Taste für die Zeitänderung gedrückt, beispielsweise die Taste 2 für 20,0. Wenn die Zeit subtrahiert werden soll, dann wird die (+/-)-Taste gedrückt, und die Anzeige gibt 20,0 us wieder, die von der Zeitdifferenz TD der Station 1 subtrahiert werden soll. Im Anschluß daran wird die Eingabetaste gedrückt, und die eigentliche Subtraktion wird ausgeführt und wiedergegeben.

Arbeitsweise

Im Betrieb wird der Loran-C-Empfänger mit Hilfe des Schalters 316 (Fig.8f) an der Frontplatte einges ehalt et-. Beim Einschalten wird der Mikroprozessor 171 (Fig.7c, 7d) für den Empfang des ersten Befehls zurückgestellt. Durch wahlweises Drücken der Zifferntasten des Tastenfeldes (Fig.11c) wird ein Gruppenwiederholungsintervall (GRI) in den Mikroprozessor eingegeben. Die Zeilen des Tastenfeldes werden mit Hilfe decodierter Signale aus dem Tastenfeldpuffer 374 (Fig.8d) des Datenregisters 34-0 (Fig.8) ständig abgetastet , während die Spalten des Tastenfeldes vom Tastenfeld-Eingabemultiplexer 294 (Fig.7h) abgetastet werden. Aus der Zeilen- und Spalten-Information bestimmt der Mikroprozessor 171 die gedrückte Ziffer.

Der Mikroprozessor unterrichtet sich selbst über die Zeit, indem er ein beliebiges 20-Bit-Zeitwort zum Dateneingabe- und Steuerregister 544 (Fig.10a, 10c) sendet, das vom Komparator 514 (Fig.10b, 1Od)mit einem Eingangssignal aus dem synchronen 20-Bit-Binärzähler 490 (Fig.10a, 10b)

verglichen wird. Wenn der Ausgangswert des BinärZählers 490 das beLiebig gewählte 20-Bit-Zeitwort erreicht, wird ein Komparatorausgangs- und Hauptkomparatorsignal (Fig.1Od) zum Mikroprozessor 171 (Fig.7c, 7d) und zu dem aus fünf Dekaden begehenden synchronen Zähler 628 (Fig.1Oe, 1Of) des Zeitgebers 182 (Fig.7g) übertragen, damit eine oder acht Millisekunden gezählt werden. Der Mikroprozessor kennt die Taktfrequenz (5 MHz) und somit den in einer Millisekunde erreichten Zählerstand (5000). Der Mikroprozessor sendet dann zum Komparator 514 (Fig.10b, 1Od) Zeitdatenwörter (X+5000-Zählerstände), damit 1-ms-Intervalle für den Mikroprozessor bestimmt werden. Dies ist deshalb notwendig, weil der Mikroprozessor nicht ebensoschnell wie der Takt arbeiten kann. Der Mikroprozessor 171 (Fig.7c, 7d) sendet auch in den Decodierund Pufferschaltungen 542 (Fig.1c) decodierte und gepufferte Signale zu einem Echtzeit-Taktunterbrecher 752 (Fig.1Oj) des Mikroprozessors (17i)zur Bestimmung des Zeitablaufs. Die Echtzeit-Taktunterbrecher für den Mikroprozessor ergeben eine langsame Zählung mit 76 Hz und eine schnelle Zählung mit 1,22 kHz für den Mikroprozessor, und ein Datenbereitschaftsunterbrecher 226 (Fig.1Oj) zeigt die Beendigung der Abtastsignale an.

Wenn der aus fünf Dekaden bestehende synchrone Zähler (Fig.1Oe, 1Of) das Ausgangssignal des Komparators 514 (Fig.10b, 1Od) empfängt, beginnt er zu zählen. Der Zählerstand wird an den Abtastsignalgenerator 682 (Fig.10h) angelegt, der mehrere Abtastsignale liefert, nämlich mit 0/5, 10/15, und 10,6 us. Ein Abtastsignäkähler 728 wird dazu benutzt, das

909817/0694

O oder 5 us-Signal oder das 10 oder 15-us-Signal auszu_ wählen. Der Zählerstand wird auch einem Komparator des Abtastsignalgenerators 66 (Fig.10g) zugeführt, der ihn mit einem aus 11 Bits bestehenden Verzögerungswort des Dateneingabe- und Steuerregisters 544 (Fig.10a, 10c) vergleicht. Das Ausgangssignal des Komparators triggert einen Zähler 744, (Fig.10g) im Generator 660. Der Generator 660 liefert ein 10,0-yUS-Spitzenzeitsignal und ein 12,6-^Us-Spitzenzeitsignal, $as 10,6 us-Spitzenzeitsignal wird auch an den Mikroprozessor 171 zur Erzielung eines Zyklusbeendigungssignals angelegt. Das 10-us-Signal, das 12,6-us-Signal, das lOyis-Spitzenwertsignal, das 10,6yus-Spitzensignai, die O/5-ws-Signale und die 10/15-ws-Signale aus dem Zeitgeber 182 werden an Halteschaltungen der Datenhalte- und Mikroprozessoreingabemultiplexerschaltung 210 der HF-Einheit (Fig.7g und 7h) angelegt, damit die digitalisierten Ausgangssignale des Phasenkanalbegrenzers 112 (Fig.3d) und des Hüllkurvenkanalbegrenzers 120 (Fig.3d) abgetastet werden. Der Multiplexer 228 (Fig.7h) der Datenhalte- und Mikroprozessoreingabemultiplexerschaltung wird vom Mikroprozessor 171 (Fig.7c, 7d) so gesteuert, daß die Ausgangssignale der HalteSchaltungen I bis VI dem Mikroprozessor multiplexiert zur Verarbeitung zugeführt werden. Der Mikroprozessor 171 (Fig.7c, 7d) erkennt während der Verarbeitung der Ausgangssignale der Halteschaltungen irgendwelche Hüllkurvenverzerrungen, und er liefert über die Halte- und Pufferschnittstelle 246 (Fig.7f) der HF-Eiiflheit Verstärkungskorrektursignale an entsprechende Schalter des Elements 86 (Fig.3c) im unverzögerten HF-Signalkanal. Die Verarbeitung

909817/0694

der Daten wird im Zusammenhang mit den Flußdiagrammen noch erläutert.

Der Mikroprozessor 171 (Fig.7c, 7d) ist so programmiert, daß er die ankommenden HF-Signale entsprechend dem Flußdiagramm von Fig.12 verarbeitet. Wenn der Loran-C-Empfanger eingeschaltet wird, sind die Bezugszeit und die Phasencodesynchronisierung der ausgesendeten HF-Signale unbekannt und willkürlich. Es wird daher im Block 780 ein Suchvorgang des gesamten Gruppenwiederholungsintervalls (GRl) durchgeführt, und im Block 782 wird eine Entscheidung getroffen, wobei ein Hauptsignal und wenigstens ein Nebensignal festgestellt worden sind. Wenn kein Hauptsignal und kein Nebensignal festgestellt worden sind, wird das Zeitintervall um einen ausgewählten Zeitintervallabschnitt fortgeschaltet und das Intervall wird erneut abgesucht. Werden ein Hauptsignal und ein Nebensignal gefunden, wird im Block 784 eine Entscheidung darüber getroffen, ob die Station die Grobhüllkurve beendet hat. Ist dies nicht der Fall, wird im Block 786 die Grobhüllkurve beendet.

Wenn eine Station die Grobhüllkurve beendet hat, erfolgt in der Phasenregelschleife 788 eine Einrastung an der Sigralkette, und das Signal-Stör-Verhältnis wird im Block790 bestimmt. Im Block 792 wird eine Entscheidung getroffen, ob das Signal-Stör-Verhältnis zu niedrig ist. Ist dies der Fall, wird die Station im Block 794 fallengelassen, und es wird eine Entscheidung getroffen, ob ein Hauptsignal und wenigstens ein Nebensignal vorhanden sind. Ist dies nicht der Fall, wird ein neuer Suchvorgang

909817/0694

ausgeführt; ist dies dagegen der Fall, wird die nächste Station im Block 798 ausgewählt. ¥enn das Signal-Stör-Verhältnis nicht zu niedrig ist, wird im Block 800 eine Entscheidung darüber getroffen, ob einNormabtastpunkt gefunden worden ist. Ist kein solcher Normabtastpunkt gefunden worden, wird die Zyklusidentifizierung im Block 802 ausgeführt. Wurde dagegen ein NQrmabtastpunkt gefunden, oder wurde die Zyklusidentifizierung durchgeführt, wird im Block 804 eine Entscheidung getroffen, ob weniger als fünf Stationen vorhanden sind. Sind nicht weniger als fünf Stationen vorhanden, wird zur nächsten Station weitergeschaltet. Sind weniger als fünf Stationen vorhanden, wird eine Hintergrundsuche im Block 806 durchgeführt, und es wird eine Entscheidung im Block 808 getroffen, ob irgendwelche Stationen festgestellt worden sind. Wenn keine Stationen festgestellt worden sind, geht das System zur nächsten Station über, und der Vorgang wird wiederholt. Wenn Stationen festgestellt worden sind, wird die Anzahl der Stationen im Block 810 vergrößert, und der Zyklus wird wiederholt.

Nach Fig.13 wird der im Block 780 durchgeführte Suchvorgang (Fig.12) ausgeführt, indem zunächst ein 20-Bit-Steuerwort zum Zeitgeber ausgegeben wird. An dem vom Steuerwort angegebenen Zeitpunkt erzeugt der Zeitgeber zwei im Abstand von 2,5 ius voneinander entfernte, um 90°phasenverschobene Abtastzeitpunkte. Die von diesen Abtastzeitpunkten erzeugten zwei Datenbits sind ein phasengleicher Abtastwert (i) und ein um 90° phasenverschobener Abtaatwert (Q)₀ Nachdem die Abtastwerte I und Q in die Speicherflipflops eingegeben und

009817/0894

dort festgehalten worden sind, erzeugt der Zeitgeber auch Datenbereitschaftsunterbrechungssignale, die die Beendigung der Datenabtastung anzeigen. Der Prozessor liest dann die zwei Datenbits ab und gibt ein neues Steuerwort aus, das exakt um eine Millisekunde gegenüber dem vorherigen Steuerwort fortgeschaltet worden ist, worauf der Zyklus wiederholt wird. Der 1-ms-Zyklus wird bis zum Ende des Gruppenwiederholungsintervalis wiederholt, wo der Prozessor die Differenz zwischen dem tatsächlichen Gruppenwiederholungsintervall und einer ganzzahligen Vielfachen der 1-ms-Intervalle berücksichtigen muß.

Da die Loran-Signale mit einer Phasencodegruppe aus normalen oder negierten Signalen ausgesendet werden, ist die Phasencodegruppe als .Änderung des algebraischen Vorzeichens der Eingangsdaten zu erkennen. Jede Phasencodegruppe besteht aus einer Gruppe aus acht Plus- oder Minus-Signalen, und da die Abtastposition bezüglich der Loran-Signale nicht bekannt ist, müssen alle möglichen Phasencodegruppen getestet werden.

Das zur Prüfung der Anwesenheit eines Loran-Signals angewendete Verfahren ist der sequentielle Wahrscheinlichkeitsverhältnistest (SLRT). Das bedeutet, daß Abtastwerte entsprechend einer angenommenen Phasencodegruppenfolge für eine Anzahl von Gruppenwiederholungsintervallen integriert werden. Loran-Signale zeigen die Neigung, sich linear zu addieren, während Störsignale die Neigung zeigen, sich auszulöschen. Dadurch wird das Signal-Stör-

909817/0694

Verhältnis verbessert, und es wird möglich, Loran-Signale zu finden und zu verfolgen, auch wenn der Störsignalanteil viel größer als der Loran-Signal-Anteil ist. Dieser Test wird mit der ersten und der zweiten Hälfte des Loran-Signals getrennt durchgeführt; nur wenn diese Tests mit beiden Hälften als Ergebnis.ein aufgefundenes Loran-Signal für ein gegebenes Muster anzeigen, wird angenommen, daß ein Loran-Signal tatsächlich gefunden worden ist. Da die Daten in 1 ms-Intervallen erfaßt werden, ist es möglich, daß die Abtastwerte zwischen den empfangenen Impulsen abgegriffen werden, so daß keine Feststellung erfolgt. Wenn sich alle möglichen Zeitbereiche der GRI-Zeitlinie als ergebnislos erwiesen haben, wird daher das gesamte Abtastmuster um 100 us verschoben, und alle Integratoren werden auf Null gestellt, so daß der gesamte Vorgang wiederholt wird.

Der in dem Flußdiagramm angegebene Suchvorgang läuft folgendermaßen ab: Es werden die ersten acht Meßergebnisse im Abstand von 1 ms genommen, und beim angenommenen Start des Gruppenwiederholungsintervalls wird begonnen. Jede Gruppe enthält einen I-Abtastwert (phasengleich) und einen Q-Abtastwert (90° phasenverschoben). Als nächstes wird eine Phasencodegruppenfolge MA angenommen und mit den Abtastwerten in Vierergruppen für jeden der Abtastwerte verglichen. Die vier Ergebnisse werden getrennt summiert und hinsichtlich des erreichten Schwellenwerts geprüft. Dann erfolgt eine Verschiebung um 1 ms, damit ein Abtastwert fallengelassen wird, und ein neuer Abtastwert wird zu den sieben beibehaltenen Abtastwerten hinzugefügt; dieser Vorgang wird über das gesamte Gruppenwieder-

909817/0694

_ 65 _

holungsintervall fortgesetzt. Es sind vier Ergebnisse möglich, nämlich (1) eine vordere Vierergruppe oder eine hintere Vierergruppe für I- und Q-Abtastwerte kreuzt einen der Schwellenwerte für "Loran-Signale vorhanden" - Hauptstation aufgefunden; (2) die Summen überschreiten den Schwellenwert für "kein Loran-Signal vorhanden" - keine Hauptstation aufgefunden; (3) Zeitgrenze überschritten (13 Gruppenwiederholungsintervalle ) ; (4) keines der oben angegebenen Ergebnisse - - weitere Daten erfassen.

Wird kein Test erfolgreich oder erfolglos durchlaufen, wird zur entgegengesetzten Phasencodegruppenfolge umgeschaltet, und der Vorgang wird wiederholt. Das Testen und Abtasten mit abwechselnden Folgen von Phasencodegruppen wird fortgesetzt, bis ein endgültiges Testergebnis auftritt oder die maximale Anzahl der Gruppenwiederholungsintervalle erreicht ist. Wenn entweder der Schwellenwert überschritten wird oder keine Schwellenwertüberschreitung erfolgt, werden alle Summenwerte zurückgestellt und eine neue Gruppenwiederholungsintervall-Folge beginnt mit einer Versetzung um 100 us. Die Schritte werden wiederholt, bis die Hauptstation gefunden ist oder 10 Schritte au 100 us benutzt worden sind.

Wenn keine Hauptstation aufgefunden worden ist, wird der gesamte Vorgang wieder mit der entgegengesetzten Phasencodegruppenfolge begonnen. Wenn nach diesem Prozeß keine Hauptstation gefunden worden ist, wird das Gruppenwiederholungsintervall um 10 ms verschoben, und der Suchvorgang wird erneut begonnen.

809817/0694

Sobald eine Hauptstation gefunden worden ist, wird die Star%- und Phasencodegruppenfolge für das bekannte GruppenwiederholungsIntervall bei der Suche nach Nebenstationen angewendet. Der Empfänger arbeitet dann entsprechend dem Flußdiagramm von Fig.12 bis zum Block für die Zyklusidentifizierung weiter.

Der Zweck der Zyklusidentifizierung ist es, den Normabtastpunkt des Loran-Impulses zu identifizieren. Dies läuft gleichzeitig mit einer Phasenverriegelungsschleife ab. Die Phasenverriegelungsschleife hält den I-Abtastwert (phasengleich) auf einem positiven oder negativen Nulldurchgang fest. Dies hat zur Folge, daß die Hüllkurve nabtastwerte auf einer HF-'Spitze liegen. Der Hüllkurvenkanal (oder verzögerte Kanal) wird dadurch erzeugt, daß ein Abschnitt des Loran-Impulses verzögert und mit dem ankommenden Signal summiert wird. An dem Punkt der Hüllkurve, an dem die verzögerten und unverzögerten Signale nach einer Normierung die gleicheAmplitude haben, geht die Hüllkurve durch Null. An diesem Punkt erfolgt eine Phasenumkehr, und diese Phasenumkehr definiert einen eindeutigen Punkt des Impulses„

Am Hüllkurvenkanal werden im Abstand von 10 ms voneinander entfernt liegende Hüllkurvenabtastwerte 1 und Hüllkurvenabtastwerte 2 abgegriffen. Normalerweise haben diese zwei Abtastwerte das gleiche Vorzeichen. Wenn die Phasenumkehr jedoch zwischen den Abtastwerten erfolgt, haben die zwei Abtastwerte entgegengesetzte Vorzeichea. Diese Vorzeichenänderung gibt den Standardabtastpunkt an.

909817/0694

Da das Signal-Stör-Verhältnis des Hüllkurvenkanals sehr niedrig ist, (-31 dB), werden die Hüllkurvenabtastwerte 1 und 2 dadurch gebildet, daß sie mit jedem der acht Impulse von einer gegebenen Station über viele Gruppenwiederholungs-Intervalle addiert werden. Die erhaltenen Summensignale werden mit Schwellenwerten verglichen, damit das tatsächliche Vorzeichen des Signals bestimmt wird. Die Schwellenwerte und die Anzahl der Gruppenwiederholungsintervalle, während der die Schwellenwerte erreicht werden müssen, um eine definitive Vorzeichenbestimmung zu ergeben, sind unter Anwendung einer statistischen Analyse und Simulierung eingestellt, damit eine gewünschte Vertrauenswahrscheinlichkeit erreicht wird.

Es gibt vier mögliche Bedingungen des Integrators. Eine positive Korrelation (+) liegt dann vor, wenn der positive Schwellenwert überschritten wird; eine negative Korrelation (-) liegt dann vor, wenn der negative Schwellenwert überschritten wird. Keine Korrelation (NC) liegt vor, wenn kein Schwellenwert überschritten worden ist und die Zeitgrenze überschritten worden ist. Wenn kein Schwellenwert überschritten worden ist, und die Zeitgrenze noch nicht überschritten worden ist, werden mehr Daten erfaßt. Jede Bedingung kann für jeden Integrator gelten. Eine korrekte Zyklusidentifizierung liegt nur dann vor, wenn eine positive Korrelation des Hüllkurvenabtastwerts 1 und eine negative Korrelation des Hüllkurvenabtastwerts 2 vorliegen.

909817/0694

Das Prinzip des Zykluswählprozesses für eine Station besteht darin, einen Phaseneinrastpunkt zu wählen, bei dem der Nulldurchgang R innerhalb der zulässigen Grenzen für R liegt. Wenn mehr als ein Phaseneinrastpunkt einen Nulldurchgang R_n innerhalb der Grenzen aufweist, dann wird der Zyklus gewählt, dessen Nulldurchgang R^ dem Nennwert R am nächsten liegt.

Die möglichen Bedingungen und die entsprechenden Vorgänge sind in dem folgenden Entscheidungsalgorithmus angegeben:

909817/0694

44111

IF + - and R = R_Q THEN CYCLE ID COMPLETE IF + - AND R^R THEN IF FLAG = 0 THEN

FLAG—· SIGN (R-R_Q) R

R O

T + SIGN (FLAG) 10 Msec (MOVE 1 CYCLE)

ELSE IF I R - R_o I > 11 FLAG| -R_q \ THEN

T -^ T - SIGN (FLAG) lOpsec (MOVE 1 CYCLE)

R -^ I FLAG I

CYCLE ID COMPLETE ELSE

IF ++ OR (+/NC AND R = 15) THEN IF FLAG j4 O THEN

T-^ T - SIGN (FLAG) *10usec

R -*t I FLAG I

CYCLE ID COMPLETE ELSE

T«^ T + lOysec

R- R_o

IF — OR (NC/-AND R=O) THEN IF FLAG ί Ο THEN

T-^ T - SIGN (FLAG) lOysec

R -^r 1 FLAG I

T - lOysec

R=R_o

909817/0694

Le

rft

ite

Claims

Patentansprüche

Loran-C-Empfanger mit einer Tastatur, die mehrere in Zeilen und Spalten angeordnete Tasten enthält, gekennzeichnet durch Datentasten zum Eingeben von Daten einschließlich eines Gruppenwiederholungsintervalls sowie Primärfunktionstasten einschließlich einer Automatiktaste zum Auswählen des Automatikbetriebs,

einen Mikroprozessor mit einer Abtastvorrichtung zum Abtasten der Tastenzeilen und einem Mulitplexer zum Abtasten der Tasfenspalten zur aufeinanderfolgenden Bestimmung der gedrückten Tasten, wobei der Mikroprozessor eine Vorrichtung zur Erzeugung eines Zeitworts, eines Verzögerungsworts und von Steuerbits enthält,

eine Zeitsteuervorrichtung, die an die Zeitwort-Erzeugungsvorrichtung des Mikroprozessors angeschlossen ist und den Mikroprozessor hinsichtlich der Zeit in Abhängkeit von dem Zeitwort informiert, mit einem Adressen-

90981 7/0694

2 3 4 4 ■ '■

decodierer (542), einem Dateneingabe- und Steuerregister (544), einem Binärzähler (490), und einem Komparator (514), wobei der Adressendecodierer an das Dateneingabe-und Steuerregister zur Adressierung des darin enthaltenen Zeitworts angeschlossen ist, während der Komparator an den Binärzähler und das Register angeschlossen ist, damit er den Zählerstand und das Zeitwort vergleicht und bei Feststellung der Übereinstimmung ein Ausgangss ignal erzeugt,

einen Echtzeit-Taktunterbrecher (752), der an den Ausgang des Adressendeoodierers und der Zeitwort-Erzeugungsvorrichtung angeschlossen ist, wobei der Adressendecodierer an den Taktunterbrecher ein Rückstellsignal anlegt, während dieser Taktunterbrecher in Abhängigkeit von dem Binärzähler (490) eine Zählfrequenz erzeugt,

einen an das Dateneingabe- und Steuerregister (544) und an den Komparator (514) der Zeitsteuervorrichtung angeschlossenen Zähler (528), der in Abhängigkeit vom Ausgangssignal des Komparators zu zählen beginnt,

einen Grundwellenphasen- und Grundwellenhüllkurven-Abtastsignalgenerator (682), der an einen Zähler angeschlossen ist und abhängig von den Steuerbits des Mikroprozessors und des Zählers mehrere ausgewählte Abtastsignale erzeugt,

einen Abtastsignalgenerator (660) für den phasenverzögerten Kanal mit einem Komparator, der an den ZaMa? (628) und an das Dateneingabe- und Steuerregister (544) angeschlossen ist und den Stan!des Zählers mit dem Zeitverzögerungswort des Mikroprozessors vergleicht,

909b I //U694

ORIGINAL INSPECTED

284411

einem Zähler (744), der am Ausgang des Komparators angeschlossen ist, und mehreren Flipflops, die miteinander und mit dem Zähler verbunden sind und mehrere Zeitsteuersignale einschließlich eines Zyklusablaufsignals für den Mikroprozessor erzeugen,

einen HF-Empfänger mit einem Phasenkanärbegrenzer und einem Hüllkurvenkanalbegrenzer für die Verarbeitung empfangener HF-Signale zu digitalen Darstellungen der HF-Phase und der Hüllkurvenphase der Zyklen,

einen Mikroprozessor-Eingabemultiplexer (210), mit HF-Datenhaltegliedern, die wahlweise mit dem Phasenkanalbegrenzer und dem Hüllkurvenkanalbegrenzer des HF-Empfängers und mit dem Gründwellenphasen- und Grundwellenhüllkurven-Abtastsignalgenerator verbunden sind, wobei der Multiplexer an die Halteschaltungsglieder und an den Mikroprozessor so angeschlossen ist, daß die Ausgangssignale der Halteschaltungsglieder dem Mikroprozessor in multiplexierter Form zur Verarbeitung zugeführt werden,

eine Automatikverarbeitungsvorrichtung für den Mikroprozessor, die die Ausgangssignale des Multiplexers für einen Gruppenwiederholungsintervall-Suchvorgangy eine Grobbestimmung der Hüllkurve und eine Zyklusidentifizierung der Haupt- und Nebenstationen in dem Gruppenwiederholungsintervall empfängt und nacheinander die Zeitdifferenzen zwischen der Hauptstation und darauffolgenden Nebenstätionen bestimmt und

909817/0694

eine Anzeigevorrichtung, die an den Mikroprozessor angeschlossen ist und automatisch die Zeitdifferenzen nacheinander in regelmässigen Intervallen wiedergibt.

2„ Loran-C-Empfenger nach Anspruch 1, dadurch gekennzeichnet, daß die Primärfunktionstasten eine Zeitdifferenztaste enthalten, mit deren Hilfe der Mikroprozessor vom Automatikbetrieb in einen Handbetrieb umschaltbar ist.

3ο Loran-C-Empfanger nach Anspruch 1, dadurch gekennzeichnet, daß die Tastatur Sekundäranzeigetasten einschließlich einer Monitortaste enthält, wobei die Monitortaste mit dem Mikroprozessor in Verbindung steht und erstens zusammen mit einer Dateneingabetaste für eine gewünschte Stationswahl und zweitens mit einer Dateneingabetaste für eine gewünschte Monitorcodegruppe zur Wiedergabe einer der folgenden Codegruppen verwendbar ist:

Codegruppe 1 für die Wiedergabe des Signal-Stör-Verhältnisses,

Codegruppe 2 für die Wiedergabe der absoluten Hüllkurven- Zyklus-Abwe ichung,

Codegruppe 3 für die Wiedergabe der relativen Hüllkurven-Zyklus-Abweichung zwischen der Hauptstationsabweichung und der Nebenstationsabweichung,

909 81 7/069k

Codegruppe 4 für die Wiedergabe des Frequenzfehlers.

4. Loran-C-Empfanger nach Anspruch 3, dadurch gekennzeichnet, daß die Sekundäranzeigetasten ferner eine Betriebsarttaste enthalten, die -an den Mikroprozessor angeschlossen sind und die Auswahl der Wiedergabe einer der folgenden Betriebsarten ermöglicht:

(0) einen Suchvorgang für die Erfassung aller möglichen Stationen in der Kette,

(1) einen Schmalbanctbetrieb zum Auffinden der Grundwelle vor der Raumwelle;

(2) einen Breitbandbetrieb zur Feinabstimmung von Stationen,

(3) einen Zyklusidentifizierungsbetrieb zur Erzielung einer weiteren Auflösung der Abstimmung,

(4) einen Nachlaufbetrieb zur Bestimmung des ausgewählten HF-Zyklus und zum phasenstarren Einrasten in diesen Zyklus und

(5) einen ausschließlichen Nachlaufbetrieb zur Erzielung einer Wellenübersteuerung der Zyklusidentifizierung.

5. Loran-C-Empfanger nach Anspruch 1, dadurch gekennzeichnet, daß die Tastatur außerdem Sonderfunktionstasten mit einer am Mikroprozessor angeschlossenen Nachlauftaste enthält, wobei die Nachlauftaste dazu vorgesehen ist, die Entscheidung in der Zyklusidentifizierung zu übersteuern, wenn die richtige Zeitdifferenz bekannt ist.

909817/0894

284411 ι

6. Loran-C-Empfanger nach Anspruch 5, dadurch gekennzeichnet, daß die Sonderfunktionstasten außerdem eine mit dem Mikroprozessor verbundene Zeitdifferenz-Änderungstaste enthalten, mit deren Hilfe die Zyklusidentifizierung zur Erzielung der richtigen Zeitdifferenz übersteuert werden kann.

7. Loran-C-Empfanger nach Anspruch 1, dadurch gekennzeichnet, daß der Mikroprozessor folgendermaßen programmiert ist§

a) es wird ein Suchvorgang nach dem Gruppenwiederholungsintervall durchgeführt und eine Entscheidung getroffen, ob ein Hauptstationssignal und wenigstens ein Nebenstationssignal festgestellt worden sind,wobei dann, wenn dies nicht der Fall ist, das Zeitintervall um einen ausgewählten Abschnitt weitergeschaltet wird und ein erneuter Suchvorgang in dem Gruppenwiederholungsintervall durchgeführt wird,

1?) wenn die Feststellung positiv war, wird eine Entscheidung getroffen, ob die Station eine Grobhüllkurve vollendet hat, wobei dann, wenn dies nicht der Fall ist, die Grobhüllkurve vollendet wird,

c) wenn die Feststellung positiv ist, erfolgt ein Einrasten in die Signalkette, und es wird festgestellt, ob das Signal-Stör-Verhältnis zu niedrig ist, wobei dann, wenn dies der Fall ist, die Station fallengelassen wird und eine Entscheidung darüber getroffen wird, ob eine Hauptstation und wenigstens eine Nebenstation vorhanden sind, während dann, wenn dies nicht der Fall ist, ein neuer Suchvorgang ausgeführt wird; sind eine Hauptstation und wenigstens eine Nebenstation vorhanden, wird die nächste

909817/0694

Station ausgewählt,

e) ist das Signal-Stör-Verhältnis nicht nicht zu niedrig, wird eine Entscheidung darüber getroffen, ob die Zyklusidentifizierung durchgeführt worden ist; wenn dies nicht der Fall war, wird die Zyklusidentifizierung durchgeführt;

f) ist die Zyklusidentifizierung durchgeführt worden, wird eine Entsend, dung darüber getroffen, ob weniger als fünf Stationen vorhanden sind; ist dies nicht der Fall, wird zur nächsten Station fortgeschaltet;

g) waren weniger als fünf Stationen vorhanden, wird ein Hintergrundsuchvorgang durchgeführt und eine Entscheidung getroffen, ob eine Station festgestellt worden ist; wird keine festgestellt, wird zur nächsten Station fortgeschaltet und der Vorgang wiederholt;

h) wurde eine Station festgestellt, wird die Anzahl der Stationen fortgeschaltet, und der Zyklus wird wiederholt.

8. Loran-C-Empfanger mit einer Antenne für den Empfang von HF-Haip tsignalen und HF-Nebensignalen in Gruppenwiederholungsintervallen, einem an die Antenne angeschlossenen Vorverstärker zum Verstärken der von der Antenne empfangenen HF-Signale und einem mit dem Vorverstärker verbundenen Filter, das eine vorgewählte Mittenfrequenz und Bandbreite durchläßt, gekennzeichnet durch

einen unverzögerten Kanal und einen verzögerten Kanal, die mit dem Filter verbunden sind, wobei der unverzögerte Kanal die gefilterten HF-Signale durchläßt, während der verzögerte

909817/0694

Kanal die gefilterten HF-Signale invertiert nach einer vorgewählten Zeitverzögerung durchläßt,

ein Summierglied zum Addieren der gefilterten HF-Signale des unverzögerten Kanals mit den HF-Signelen des verzögerten Kanals,

einen Phasenkanalbegrenzer, der am Ausgang des verzögerten Kanals angeschlossen ist und die gefilterten HF-Signale aus dem verzögerten Kanal in digitale Informationen umsetzt, damit die Phasenlage der ankommenden Signale erhalten bleibt,

einen Hüllkurvenkanalbegrenzer, der am Ausgang des Summierglieds angeschlossen ist und die sunmierte HF-Energie in digitale Informationen umsetzt, damit die Phasenlage der summierten Signale erhalten bleibt,

eine Zeitgebervorrichtung zur Erzeugung von Taktimpulsen einschließlich von Abtastimpulsen an vorbestimmten '. Zeitintervallen,

eine Festkörperlogik, die an die Zeitgebervorrichtung und an die Digitalausgänge des Phasenkanalbegrenzers und des Hüllkurvenkanalbegrenzers angeschlossen ist und den Zustand des Phasenkanalbegrenzers und des Hüllkurvenkanalbegrenzers an vorgewählten Zeitpunkten gemäß der Bestimmung durch die Abtastimpulse aus der Zeitgebervorrichtung speichert,

einen Festkörper-Mikroprozessor, der an die Zeitgebervorrichtung und an die Festkörperlogik angeschlossen ist und so programmiert ist, daß er ein Zeitsteuerwort erzeugt, wahlweise die Festkörperlogik steuert, die Zustände des

909 8.17/0694

Phasenkanalbegrenzers und des Hüllkurvenkanalbegrenzers empfängt, um die Anwesenheit von Loran-C-Signalen in einem ausgewählten Gruppenwiederholungsintervall festzustelenjond zwar sowohl Hauptimpulse als auch Nebenimpulse dieser Signale, damit eine Grobhüllkurvenbestimmung, eine Phaseneinrastung und eine Zyklusidentifizierung an den Haupt- und Nebenimpulsen durchgeführt werden, und die Zeitdifferenz zwischen der Hauptstation und jeder Nebenstation feststellt, und

eine Frontplattenvorrichtung mit einer Tastatur zur Auswahl eines Loran-C-Gruppenwiederholungsintervalls und einer Anzeigevorrichtung zur Wiedergabe der Differenz zwischen der Ankunftszeit von Hauptstationsimpulsen und Nebenstationsimpulsen.

9. Loran-C-Empfanger nach Anspruch 8, dadurch gekennzeichnet, daß mit dem Ausgang des Vorverstärkers ein abstimmbares Kerbfilter zur Bestimmung der Frequenzen von StorSignalen und zum Herausfiltern dieser Signale aus den empfangenen Signalen angeschlossen ist.

10. Loran-C-Empfanger nach Anspruch 8, dadurch gekennzeichnet, daß der unverzögerte Kanal einen mit dem Festkörper-Mikroprozessor verbundenen Impulsformer enthält, der abhängig von Korrektursignalen aus dem Mikroprozessor die empfangenen Haupt- und Nebenimpulse hinsichtlich von Verzerrungen korrigiert, so daß sie den Haupt- und Nebenimpulsen in ³^r ausgesendeten Form entsprechen,,

11. Loran-C-Empfanger nach Anspruch 8, wobei die Zeitgebervorrichtung eine Taktsignal- und Abtastsignalschaltung enthält, dadurch gekennzeichnet, daß eine Codier- und Puffer-

909817/0694

vorrichtlang für eine Mikroprozessor-Ubertragungsregistereinheit (CRU) vorgesehen ist, daß die CRU-Decodier- und Puffereinheit mit ihren Wählanschlüssen mit einer ersten Gruppe, vorgewählter Adressenanschlüsse des Mikroprozessors verbunden ist, daß ihr Freigabeanschluß mit dem CRU-Taktanschluß verbunden ist, daß ihre Puffereingänge mit einer zweiten Gruppe vorgewählter Adressenanschlüsse des Mikroprozessors verbunden sind, daß ein Datenanschluß des Mikroprozessors zur Bestimmung des Bits des Zeitsteuerworteingangs vorgesehen ist, daß ein Dateneingabe- und Steuerregister vorgesehen ist, das mehrere mit der CRU-Decodier- und Puffereinheit des Mikroprozessors verbundene HalteSchaltungsglieder enthält, daß ein synchroner 20-Bit-Binärzähler vorgesehen ist, daß ein 20-Bit-Komparator das Zeitsteuerwort Bit für Bit mit dem Inhalt des 20-Bit-Binärzählers vergleicht und ein Komparatorausgangssignal und ein Hauptkomparatorsignal erzeugt, daß eine Echtzeit-Taktunterbrechungsschaltung für den Mikroprozessor vorgesehen ist, die an die CRU-Decodier- und Puffereinheit angeschlossen ist und zwei vorgewählte Taktfrequenzen für den Mikroprozessor zur Bestimmung der verstrichenen Zeit erzeugt, daß eine Prozessordaten-Bereitschaftsunterbrechungsschaltung mit ihrem Löschanschluß mit einem Ausgang der CRU-Decodier- und Puffereinheit verbunden ist und dem Mikroprozessor die Beendigung der Zeittakt-Abtastimpulse mitteilt, daß ein aus fünf Dekaden aufgebauter synchroner Zähler vorgewählte 1-ms-Intervalle zählt und mehrere in Kaskade geschaltete synchrone 4-Bit-Zähler enthält, daß an den aus fünf Dekaden bestehenden synchronen Zähler und an das Dateneingabe- und Steuerregister ein HF- Phasenkanal-Abtastsignalgenerator angeschlossen ist, der eine erste Gruppe

909817/069A

von Zeitsteuersignalen für die Bestimmung der Bodenwellen-Phasenverriegelungsschleife erzeugt, daß an einem

Ausgang des aus fünf Dekaden bestehenden synchronen Zählers ein Hüllkurvenkanal-Abtastsignalgenerator für die Erzeugung einer zweiten Gruppe von Zeitsteuersignalen zur Verwendung bei der Bestimmung der Zyklusidentifizierung angeschlossen ist, und daß ein Abtastsignalgenerator für den verzögerten Phasenkanal vorgesehen ist, der eine dritte Gruppe ausgewählter Ze it Steuersignale für die Verwendung bei der Grobbestimmung der Hüllkurve erzeugt.

909817/0 694