DE2834318B2 - Verfahren zur Herstellung von Schichtschaltungen in Folientechnik - Google Patents

Verfahren zur Herstellung von Schichtschaltungen in Folientechnik

Info

Publication number
DE2834318B2
DE2834318B2 DE19782834318 DE2834318A DE2834318B2 DE 2834318 B2 DE2834318 B2 DE 2834318B2 DE 19782834318 DE19782834318 DE 19782834318 DE 2834318 A DE2834318 A DE 2834318A DE 2834318 B2 DE2834318 B2 DE 2834318B2
Authority
DE
Germany
Prior art keywords
copper
layers
chromium
nickel
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19782834318
Other languages
English (en)
Other versions
DE2834318C3 (de
DE2834318A1 (de
Inventor
Karl Heinz Dr.Phil. 8000 Muenchen Houska
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19782834318 priority Critical patent/DE2834318C3/de
Publication of DE2834318A1 publication Critical patent/DE2834318A1/de
Publication of DE2834318B2 publication Critical patent/DE2834318B2/de
Application granted granted Critical
Publication of DE2834318C3 publication Critical patent/DE2834318C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/062—Etching masks consisting of metals or alloys or metallic inorganic compounds
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0175—Inorganic, non-metallic layer, e.g. resist or dielectric for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metallurgy (AREA)
  • Manufacturing & Machinery (AREA)
  • ing And Chemical Polishing (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Description

JO
Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung von Schichtschaltungen in Folientechnik, bei dem elektrische Widerstände durch Ätzen von Mustern in Chromnickelschichten gebildet und aus j5 Kupferschichten in der Nähe der Chromnickelschichien Muster von Leiterbahnen herausgeätzt werden.
Ein derartiges Verfahren wurde bereits vorgeschlagen. Aus der DE-OS 26 52 428 ist es bekannt, Kupfer im Beisein von Nickel wegzuätzen, ohne daß das Nickel angegriffen wird. Hierzu wird eine Lösung eines Chlorides eines Metalles verwendet, der Chlorwasserstoffsäure und ein Netzmittel beigegeben wird.
Das Ätzen von Chromnickelschichten in der Nähe von Kupferschichten ist schwierig, weil das Kupfer in der Regel leichter angegriffen wird, als Chromnickelschichten. Dadurch wird die Wirkung der Ätzflüssigkeit verschlechtert, die Chromnickelschichten werden nicht sauber weggeätzt.
Diener Nachteil tritt insbesondere auf, wenn nur sehr schmale Streifen weggeätzt werden sollen.
Die Aufgabe, die der vorliegenden Erfindung zugrundeliegt, besteht bei einem Verfahren der eingangs beschriebenen Art darin, daß auch sehr schmale metallfreie Streifen in Chromnickelschichten in der Nähe von Kupferschichten durch einen Ätzvorgang hergestellt werden sollen.
Diese Aufgabe wird dadurch gelöst, daß zunächst die nicht gewünschten Kupferflächen abgeätzt werden, daß die Muster von Leiterbahnen aus Kupfer mit einer Kupfersulfidschicht überzogen und daß dann dh Muster in die Chromnickelschichten eingeätzt werden.
Bei diesem Verfahren werden die Chromnickelschichten vorteilhaft in einem HCL-Bad geätzt Dabei schützt die Kupfersulfidschicht zunächst die Kupferschichten vollständig. Wenn nach einiger Zeit die Kupfersulfidschicht vom Chlorwasserstoff angelöst wird, ist die Ätzung der Chromnickelschichten bereits ^soweit fortgeschritten, daß eine Beeinträchtigung des Ätzvorganges durch das nun freiwerdende Kupfer nicht mehr stattfindet Die Kupfersulfidschicht wird in Weiterbildung der Erfindung beim Ätzen der Chromnickelschicht mit abgeätzt
Die Kupfersulfidschicht wird vorteilhaft dadurch erzeugt daß die Kupferoberflächen mit einer K2S,- Lösung, einer sogenannten Schwefelleberlösung, benetzt werden.
Das erfindungsgemäße Verfahren bietet einen wesentlich besseren Schutz gegen die abschwächenden Einflüsse des Kupfers bei der Ätzung von Chromnickelschichten, als beispielsweise Abdeckungen mit Fotolack oder dergl. Dies beruht darauf, daß sich die Kupfersulfidschicht an allen Kanten und Ecken der Kupferschicht bildet Dies beruht nach derzeitiger Kenntnis des Sachverhaltes auch darauf, daß sich wahrend des Ätzvorganges die elektrochemischen Potentialverhältnisse so ändern, daß auch nach dem Freiwerden der Kupferflächen die Chromnickelätzung vollständig und ungestört ablaufen kann. Dadurch ist es möglich, im Ätzbad für die Chromnickelschichten das Kupfersulfid vollständig abzuätzen, ohne daß die Chromnickelätzung gestört wird oder die Kupferbahnen zu sehr angeätzt werden.
Auf diese Weise lassen sich Isolierstreifen zwischen Leiterbahnen aus Chromnickel und Kupfer in so geringen Breiten erzeugen, wie sie bisher nur mit aufwendigen Ausbrennverfahren mittels Lasern erzeugt werden konnten.

Claims (4)

Patentansprüche:
1. Verfahren zur Herstellung von Schichtschaltungen in Folientechnik, bei dem elektrische Widerstände durch Ätzen von Mustern in Chromnickelschich- j ten gebildet und aus Kupferschichten in der Nähe der Cromnickelschichten Muster von Leiterbahnen herausgeätzt werden, dadurch gekennzeichnet, daß zunächst die nicht gewünschten Kupferflächen abgeätzt werden, daß die Muster von Leiterbahnen aus Kupfer mit einer Kupfersulfidschicht überzogen werden und daß dann die Muster in die Chromnickelschichten eingeätzt werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet daß die Chromnickelschichten in einem HCL-Bad geätzt werden.
3. Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet daß die Kupfersulfidschicht beim Ätzen der Chromnickelschicht mit abgeätzt wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet daß die Schichtschaltungen nach dem Ätzen der Kupferschichten und vor dem Ätzen der Chromnickelschichten mit einer Schwefelleberlösung benetzt werden. : ■-,
DE19782834318 1978-08-04 1978-08-04 Verfahren zur Herstellung von Schichtschaltungen in Folientechnik Expired DE2834318C3 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19782834318 DE2834318C3 (de) 1978-08-04 1978-08-04 Verfahren zur Herstellung von Schichtschaltungen in Folientechnik

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19782834318 DE2834318C3 (de) 1978-08-04 1978-08-04 Verfahren zur Herstellung von Schichtschaltungen in Folientechnik

Publications (3)

Publication Number Publication Date
DE2834318A1 DE2834318A1 (de) 1980-02-14
DE2834318B2 true DE2834318B2 (de) 1980-05-29
DE2834318C3 DE2834318C3 (de) 1981-02-12

Family

ID=6046280

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19782834318 Expired DE2834318C3 (de) 1978-08-04 1978-08-04 Verfahren zur Herstellung von Schichtschaltungen in Folientechnik

Country Status (1)

Country Link
DE (1) DE2834318C3 (de)

Also Published As

Publication number Publication date
DE2834318C3 (de) 1981-02-12
DE2834318A1 (de) 1980-02-14

Similar Documents

Publication Publication Date Title
EP0361192B1 (de) Verfahren zur Herstellung von Leiterplatten
DE2847356C2 (de) Verfahren zur Herstellung einer gedruckten Schaltung mit Widerstandselementen
DE102006050890B4 (de) Verfahren zur Herstellung einer Leiterplatte mit feinen Leiterstrukturen und lötaugenfreien Durchkontaktierungen
DE1271235B (de) Verfahren zur Herstellung von leitenden Verbindungen zwischen den leitenden Schichten einer elektrischen Schaltungsplatte
DE2036139A1 (de) Dunnfümmetallisierungsverfahren fur Mikroschaltungen
DE3013667C2 (de) Leiterplatte und Verfahren zu deren Herstellung
DE69326269T2 (de) Herstellungsverfahren von Kontaktöffnungen in integrierten Schaltungen
EP0185303B1 (de) Elektrisch leitende Kupferschichten und Verfahren zur Herstellung derselben
DE69230119T2 (de) Verfahren zur Herstellung einer Schattenmaske durch Ätzen einer Resistschicht
DE2834318C3 (de) Verfahren zur Herstellung von Schichtschaltungen in Folientechnik
DE1123723B (de) Verfahren zum Herstellen gedruckter Schaltungen
DE2541280A1 (de) Verfahren zur herstellung einer gedruckten verdrahtung mit lotabweisenden teilbereichen
DE19750896A1 (de) Halbleitereinrichtung mit einer leitenden Schicht und Herstellungsverfahren derselben
DE1615853A1 (de) Verfahren zum Herstellen von gedruckten Schaltungen
DE68904363T2 (de) Verfahren zur herstellung einer gedruckten leiterplatte.
DE2234408A1 (de) Verfahren zur herstellung einer elektrischen leiteranordnung
DE10154886A1 (de) Verfahren zur Behandlung von elektrisch leitfähigen Substraten wie Leiterplatten und dergleichen
DE2209178B2 (de) Verfahren zur Herstellung gedruckter Schaltungen
DE2344845A1 (de) Verfahren zum formen von elektrischen miniaturleitern
DE1614786C3 (de) Halbleiteranordnung mit mehrschichtigen Leiterbahnen und Verfahren zum Herstellen dieser Halbleiteranordnung
DE2240502C3 (de) Verfahren zur Herstellung eines Relief bildes von Gegenständen mit vorgegebener Konfiguration durch Ätzen einer Metall- oder Legierungsschicht
DE2331586C3 (de) Aluminium-Tantal-Schichten für Dünnschichtschaltungen sowie diskrete Widerstände und Kondensatoren
DE2655997A1 (de) Verfahren zur herstellung von schaltkarten mit gedruckten leiterzuegen
DE2828762A1 (de) Verfahren zur herstellung geaetzter strukturen in kupferschichten
DE3507341A1 (de) Verfahren zum bilden von elektrisch-leitenden bahnen auf einem substrat

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee