DE2816577C2 - Integrierter Schmitt-Trigger - Google Patents

Description

β = wll ■ μ ■ Q_n

ist, worin

C₁₁,

Kanalbreite.
Kanallänge,

Ladungsträgerbeweglichkeit, und
Oxidkapazität des Gate-Oxids

bedeuten.

2. Schmitt-Trigger nach Anspruch 1, dadurch gekennzeichnet, daß das dritte Verknüpfungsglied als weiteres NOR-Gatter (3) aufgebaut ist.

3. Schmitt-Trigger nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß wenigstens die mit einem ihrer Eingänge (B₂ bzw. B₂, A_s) am Signaleingang (Ue) liegenden NOR-Gatter (2 bzw. 2,3) durch zwei mit ihren Source-Drain-Strecken parallelliegendc erste MOS-Transistoren (Tm, Ti 1) des einen Kanaltyps (n-Kanal-Typ) sowie zwei weitere, mit ihren Source-Drain-Strecken in Reihe geschaltete und mit dem Reihenkreis ihrer Source-Drain-Sircckcn an den Source-Drain-Strecken der ersten MOS-Transistoren (T_1n, T\i) liegende MOS-Transistoren (Ti₂, TU) des anderen Kanal-Typs (p-Kanal-Typ) gebildet sind, wobei jeweils das Gate eines der ersten MOS-Transistoren (Tio bzw. Tu) mit dem Gate eines der weiteren MOS-Transistoren (T12 bzw. Tu) zur Bildung jeweils eines der NOR-Gattcr-F.ingiinge (A;.\, B₂]) verbunden ist, wobei der Verbindungspunkt der Source-Drain-Strecken der ersten MOS-Transistoren (T]₀, Tu) und der Reihenschaltung cIlm- Source-Drain-Strecken der weiteren MOS-Transistoren (T₁₂, 7"m) einen NOR-Gatter-Ausgang (Q. 1) bilden, daß die Schwellspannung {ß) der weiteren MOS-Transistoren (Tn, Tu) so gewählt sind, daß die Schwellspannung [ßu) des weiteren Transistors (T_M). der mit seinem Gate an dem vom Signaleingang verschiedenen NOR-Gatter-Eingang (A₂. B_s) liegt, groß gegen die Schwellspannung (/?_]2) des weiterer. MOS-Transistors (Tn) ist. der mit seinem Gate an dem mit dem Signaleingang (U₁) verbundenen NOR-Gatterliingangf/U S₂) liegt

4. Schmitt-Trigger nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das ß-Verhältnis {ß\lßi: ß\olßn) der Transistoren (Ti. T₂: Ti₀, Ti₂) des dritten Verknüpfungsgliedes (3; 4) größer ist als das ß-Verhältnis {ß\Jß\*) der Transistoren (Ti₃. Ti₄) des zweiten NOR-Gatters (2).

5. Verwendung des Schmitt-Triggers nach einem der Ansprüche 1 bis 4 in einem Oszillator, gekennzeichnet durch ein am Signaleingang (U_c) des Schmitt-Triggers (30) liegendes frequenzbestimmendes Parallel-ÄC-Glied (R, C) und durch einen über eine I nverterkombination (31,32) vom Schmitt-Triggcr-Ausgang (U,) angesteuerten Lade-Schalt-MOS-Transistor (33) für das frequenzbestimmende Parallel- «C-Glied (R. C).

6. Verwendung des Schmitt-Triggers nach einem der Ansprüche 1 bis 4 in einem Multivibrator, gekennzeichnet durch eine am Signaleingang (U₁) des Scnmitt-Triggers (40) liegende Kapazität (Ci) und durch einen Rückkopplungszweig vom Schmitt-Triggcr-Ausgang (U„) auf den Signaleingang (U₁) mit einem lnvcrtcr(4l) und einem Widerstand (R\).

Die Erfindung betrifft einen integrierten Schmitt-Trigger der im Oberbegriff des Patentanspruchs I angegebenen Gattung, sowie die Verwendung eines derartigen Schmitt-Triggers in Oszillator- und Multivibrator-Schaltungen.

Schmitt-Trigger sind Schaltungeil, die bei einem bestimmte.'i F.ingangspegel plötzlich von einem Zustand in einen anderen kippen. Sie bestehen grundsätzlich aus zwei rückgekoppelten Verstärkerstufen. Derartige Schmitt-Trigger werden in der Digital-Tcchnik vorzugsweise zur Realisierung von Impulsformerstufen, zur Regenerierung von logischen Pegeln sowie zum Aufbau von monostabilcn und astabilen Kippstufen verwendet. Insbesondere mit MOS-Transistoren aufgebaute Schmitt-Trigger sind beispielsweise aus dem Buch »Feldeffekttransistoren in analogen und digitalen Schaltungen« von F. Hillcbrand und H. Heicrling, München 1972, Seiten 179 bis 181. bekannt.
Ein Nachteil der bekannten Schmitt-Trigger ist bei

γ, der Ausbildung in integrierter Technik darin zu sehen, daß die Rückkopplung über ein Widerstandsnetzwerk oder ein RC-Netzwerk erfolgt. Generell sind Widerstände und Kapazitäten nicht mit beliebigen Widerstandswerten bzw. beliebigen Kapazitätswerten inte-

bo grierbar, so daß derartige Schaltungskomponcntcn gegebenenfalls als diskrete Elemente außen an einem integrierten Schaltkreis angeschaltet werden müssen. Weiterhin ist eine Rückkopplung mit Widersiandsnet/.wcrken oder KC'-Netzwerken unter dem Gesichtspunkt ci-

h^r) ner niedrigen Leistungsaufnahme problematisch. Beispielsweise bei der Ausbildung von Rückkoppclwiclerständen durch diffundierte Gebiete in einem integrierten Sehallkreis ist das Riiekkoppelnctzwcrk relativ nie-

derohmig, so daß es für Schaltkreise mit niedriger Leistungsaufnahme nicht brauchbar ist

Ein Schmitt-Trigger der eingangs bezeichneten Gattung ist aus der deutschen Offenlegui .gsschrif t Nr. 20 54 690 bekannt Zwar ist der dort beschriebene Schmitt-Trigger aus NAND-Gattern aufgebaut, doch lasten sich bekanntlich äquivalente Schaltungen auch unter Verwendung von NOR-Gattern aufbauen, wie dies J. D. Lenk, »Logic Designer's Manual«, Reston, U. S. A, 1977, Seite 174, lehrt. Der bekannte Schmitt-Trigger dient zur Unterdrückung von unerwünschten Störimpulsen. Dabei werden die unterschiedlichen Eingangspegel für die logische »1« durch Verwendung zusätzlicher Bauelemente (Dioden und Widerstand) erreicht. Wiederum stellen diese Bauelemente nicht nur zusätzlichen Schaltungsaufwand mit erhöhtem Platzbedsrf bei der Integration dar, sondern erhöhen auch die Leistungsaufnahme der bekannten Schaltung.

Weitere Schmitt-Triggerschaltungen sind bu J. Markus, »Electronic Circuils Manual«, Mac firaw-Hill, U. S. A., 1971, Seite 900 beschrieben, bei denen es darum geht, aus einem angelegten Rechtccksignal kurze Trigger-Impulse zu erzeugen, die unabhängig von der Impulsdauer der Rcchteckschwingung eine Länge von drei Gatterlaufzeiten haben. Im übrigen wird auch hier mit Kondensatoren und Widerständen gearbeitet, woraus sich die oben erwähnten Schwierigkeiten ergeben.

Der Erfindung liegt die Aufgabe zugrunde, einen integrierten Schmitt-Trigger mit kleiner Leistungsaufnahme sowie möglichst großer Hysterese anzugeben, so daß bei Verwendung beispielsweise in astabilcn Multivibratorschaltungen eine große Periodendauer realisierbar ist.

Die erfindungsgemäße Lösung dieser Aufgabe ist im Kennzeichenteil des Patentanspruchs 1 angegeben. Danach läßt sich durch geeignete Dimensionierung der Transistoren, daß heißt durch die Festlegung der Kanalbreiten und Kanallängen, die Breite der Hysterese innerhalb gewisser Grenzen kontinuierlich einstellen. Da lediglich Transistoren zugeschaltet werden, läßt sich die erfindungsgemäße Schaltung ohne weiteres bei geringem Platzbedarf integrieren und weist nur geringe Leistungsaufnahme auf.

Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.

Da sich bei dem erfindungsgemäßen Schmitt-Trigger bei einer gewünschten Hysteresebreite die Kanalbreiten und Kanallängen der zugeschalteten Transistoren in gewissen Grenzen dimensionieren lassen, ist dieser Schmitt-Trigger besonders vorteilhaft bei seiner Verwendung in astabilen Multivibratorschaltungcn, bei denen eine möglichst geringe Streuung der Os/.illaiorfrcquenz sowohl in Abhängigkeit von Herstellungstoleranzen als auch von der Temperatur angestrebt wird.

Die Erfindung wird im folgenden anhand von in den Figuren der Zeichnung dargestellten Ausführungsbeispielen näher erläutert. Es zeigt

F i g. 1 eine Ausführungsforni eines erfindungsgemäßcn Schmitt-Triggers mit einem durch NOR-Gatter gebildeten Flip-Flop und einem diesem vorgeschalteten Inverter;

F i g. 2 eine Ausführungsform des erfindungsgemäßen Schmitt-Triggers mit einem durch NOR-Gatter gebildeten Flip-Flop und einem weiteren diesem vorgeschalteten NOR-Gatter;

Fig. 3A eine Ausfühi'ungsform eines im Schmitt-Triggernach Fig. I verwendbaren Inverters;

Fig.3b ein Diagramm der funktionalen Abhängigkeil der Ausgangsspannung des Inverters nach F i g. 3A von dessen Eingangsspannung mit verschiedenen Schwellspannungsverhältnissen der MOS-Transistoren im Inverter nach F i g. 3A als Parameter;
F i g. 4A eine Ausführungsform eines im erfindungsgemäßen Schmitt-Trigger verwendbaren NOR-Gatters;

Fig.4B die funktionale Abhängigkeit der Ausgangsspannung des NOR-Gatiers nach Fig.4A von dessen

to Eingangsspannung mit verschiedenen Schwellspannungsvcrhältnissen von MOS-Transistoren im NOR-Gatter nach F i g. 4A als Parameter;

Fig.5 ein Gesanuschaltbild eines Schmitt-Triggers mit einem Inverter gemäß F i g. 3A sowie NOR-Gattern nach Fig.4A;

Fig.b ein schematisches Schaltbild eines Oszillators mit einem erfindungsgemäßen Schmitt-Trigger und

F i g. 7 ein schematisches Schallbild eines Multivibrators mit einem erfindungsgemäßen Schmitt-Trigger.

Gemäß dem Schaltbild nach Fig.] enthält eine mögliche Ausführungsforni eines erfindungsgemäßen Schmitt-Triggers zwei NOR-Gatter 1 und 2 mit Eingängen A\ und B\ bzw. Ai und ß> sowie einen Inverter 4. An einem Signaleingang U_e ist ein Eingangssignal einspeisbar, während an einem Signalausgang U_a ein Ausgangssignal abnehmbar ist. Im dargestellten Schmitt-Trigger sind die beiden NOR-Gatter 1 und 2 zur Bildung eines Flip-Flops derart kreuzgekoppelt, daß der Eingang B₁ des NOR-Gattcrs 1 am Ausgang des NOR-Gatters 2

to und der Eingang A2 des NOR-Gatters 2 am Ausgang des NOR-Galters 1 liegt. Der weitere, freie Eingang A\ des NOR-Gatters 1 ist über den Inverter 4 an den Signaleingang U₁. angekoppelt, während der weitere, freie Eingang des NOR-Gatters B2 direkt an den Signaleingang

J5 U₁- angekoppelt ist.

Erfindungsgemäß sind nun der Inverter 4 sowie das NOR-Gatter 2 so ausgelegt, daß der logische Pegel »1« für den Inverter 4 im Vergleich zum logischen Pegel »1« für das NOR-Gatter 2 bei einem kleineren Wert des Eingangssignals am Signaleingang U₁. erreicht wird.

Zur Erläuterung der Wirkungsweise des Schmitt-Triggers nach Fig. 1 sei nun davon ausgegangen, daß das Eingangssignal am Signalcingang U_c als Funktion der Zeit vom Wert Null an >:u steige;i beginnt. Bei Wer-

V) ten des Eingangssignals, die unterhalb des logischen Pegels »1« sowohl für den Inverter 4 als auch das NOR-Gatter 2 liegen, steht dann sowohl am Eingang des Inverters 4 als auch am Eingang Bi des NOR-Gatters 2 der logische Pegel »0«. Damit steht am Ausgang des lnver-

Ή) ters 4 und damit am Eingang A1 des NOR-Gatters 1 der logische Pegel »I«, so daß am Ausgang des NOR-Gatters 1 und damit am Signalausgang U_a unabhängig vom logischen Pegel am Eingang B\ auf jeden Fall der logische Pegel »0« steht. Da somit sowohl am Eingang 42 als auch am Eingang Bi des NOR-Gatters 2 der logische Pegel »0« steht, führt der Ausgang dieses NOR-Gatters und damit der Eingang Si des NOR-Gatters 1 den logischen Pegel»1«.
Steigt das Eingangssignal am Signaleingang U₁- auf

ho einen Wert an, bei dem der logische Pegel »1« für den Inverter 4 erreicht wird, so ergibt sich am Ausgang des Inverte-v 4 und damit am Eingang A\ des NOR-Gatters 1 der logische Pegel »0«. Eine Umschaltung des Flip-Flops auf den logischen Pegel »I« am Signalausgang U,,

h^r> kann jedoch noch nicht erfolgen, da sich das Flip-Flop aufgrund der logischen Pegel an den Eingängen A2 und B₁ des NOR-Gatters 2 noch selbst hält.
Steigt jedoch der Wert des Eingangssignals am Si-

gnaleingang LZ₁. so weit an, daß der logische Pegel »1« für das NOR-Gatter 2 erreicht wird, so schaltet dieses NOR-Gatter auf jeden Fall an seinem Ausgang vom logischen Pegel »1« auf den logischen Pegel »0« um, weil an seinem Eingang B₂ der logische Pegel »1« steht. Da der Ausgang des Inverters 4 schon vorher auf den logischen Pegel »0« umgeschaltet hat und da nunmehr auch der Eingang B_x des NOR-Gatters 1 1 den logischen Pegel »0« führt, schaltet nunmehr das NOR-Gatter 1 den Signalausgang U₁, auf den logischen Pegel »I« um. Damit ist der Schmitt-Trigger beim Hochlaufen des FJngangssignals am Signaleingang U_c beim Erreichen des logischen Pegels »1« für das NOR-Galtcr 2 gekippt.

Fällt das Eingangssignal am Signalcingang U₁. auf einen Wert unterhalb des logischen Pegels »1« für das NOR-Gatter 2, so steht zwar am Eingang B₂ dieses NOR-Gatters der logische Pegel »0«. Das Flip-Flop kann jedoch noch nicht umschalten, da an den Eingängen A_x und B\ des NOR-Gatters 1 der logische Pegel »0« stehenbleibt. Erst wenn das Eingangssignal am Signaleingang U_r auf einen Wert fällt, bei dem der logische Pegel »1« für den Inverter 4 unterschritten wird, so schaltet dessen Ausgang und damit der Eingang A_x des NOR-Gatters I auf den logischen Pegel »1« um, so daß auch der Signalausgang U₁, auf den logischen Pegel »0« umschaltet.

Die Hysterese des Schmitt-Triggers nach Fig. 1 ist daher beim Hochlaufen des Eingangssignals am Signaleingang Uc durch den durch das NOR-Gatter 2 festgelegten Umschaltpunkt und beim Herunterlaufen des Eingangssignals am Signaleingang ZJ₁. durch den Umschaltpunkt des Inverters 4 festgelegt.

Eine weitere Ausführungsform des erfindungsgemäßen Schmitt-Triggers, bei dem anstelle des Inverters 4 nach F i g. 1 ein weiteres NOR-Gatter 3 vorgesehen ist, ist in F i g. 2 dargestellt. Im übrigen sind in der Schaltung nach F i g. 2 gleiche Schaltungskomponenten wie in der Schaltung nach F i g. 1 mit gleichen Bezugszeichen versehen.

Das NOR-Gatter 3 ist beim Schmitl-Trigger nach F i g. 2 so in die Gesamischaltung eingeschaltet, daß ein Eingang A_s direkt am Signaleingang U_c liegt, während ein Eingang S₃ an dem mit dem Ausgang des NOR-Gatters 2 kreuzgekoppeiten Eingang Bi des NOR-Gatters 1 liegt.

Die NOR-Gatter 2 und 3 sind so ausgelegt, daß der logische Pegel »1« für das NOR-Gatter 3 im Vergleich zum logischen Pegel »1« für das NOR-Gatter 2 bei einem kleineren Wert des Eingangssignals am Signaleingang Ucerreicht wird.

Geht man zur Erläuterung der Wirkungsweise des Schmitt-Triggers nach F i g. 2 zunächst wiederum davon aus, daß das Eingangssignal am Signaleingang U₁- vom Wert Null an hochläuft, so steht unterhalb der logischen Pegel »1« für die NOR-Galter 2 und 3 zunächst an deren Eingang B₂ bzw. A_s der logische Pegel »0«. Da das durch die NOR-Gatter i und 2 gebildete Flip-Πορ beim Hochlaufen des Eingangssignals am Signalcingang U_c vom Wert Null an noch nicht geschaltet haben kann, steht am Signalausgang U„ ebenfalls der logische Pegel »0«. Infolgedessen steht am Ausgang des NOR-Gatters 2 und damit am Eingang B_x des NOR-Gatters 1 sowie am Eingang Bj des NOR-Gatters 3 der logische Pegel »1«, so daß am Ausgang des NOR-Gatters 3 und damit am Eingang Ai des NOR-Gatters 1 der logische Pegel »0« stehe

Übersteigt der Wert des Eingangssignals am Signaleingang Uc den Wert des logischen Pegels »I« für das NOR-Gatter 3, so ändert sich am Schaltzustand des Flip-Flops nichts, da am Eingang Bz des NOR-Gatters 2 der logische Pegel »1« und am Ausgang des NOR-Gatters 3 und damit am Eingang A_x des NOR-Gatters 1 der logische Pegel »0« stehenbleibt.

Übersteigt jedoch der Wert des Eingangssignals am Signaleingang U₁.den Wert des logischen Pegels »1« für das NOR-Gatter 2, so steht an dessen Eingang B₂ der logische Pegel »1«, so daß dessen Ausgang auf jeden

ίο Fall auf den logischen Pegel »0« umschaltet. Da somit auch der Eingang B_x des NOR-Gatters I den logischen Pegel »0« führt, schaltet dieses NOR-Galtcr den Signalausgang LZ» auf den logischen Pegel »1« um.
Damit kippt der Schmitt-Trigger nach Fig.2 beim llochlaufcn des Eingangssignals am Signaleingang L/,. bei Erreichen des logischen Pegels »1« für das NOR-Galtcr 2 um. Sinkt das Eingangssignal am Signalcingang Uc von Werten oberhalb der logischen Pegel »1« für die NOR-Gatter 2 und 3 auf einen Wert unterhalb des logisehen Pegels »1« für das NOR-Gatter 2, so bleibt der logische Pegel an dessen Ausgang auf dem Wert »0« stehen, so daß sich am Schaltzustand des Flip-Flops noch nichts ändert. Fällt jedoch das Eingangssignal am Signaleingang LZ₁. auf einen Wert unterhalb des logisehen Pegels »1« für das NOR-Gatter 3, so schaltet dieses NOR-Gatter an seinem Ausgang auf den logischen Pegel »1« um, so daß der Ausgang des NOR-Gatters 1 auf dem logischen Pegel »0« gezogen wird. Dabei schaltet auch der logische Pegel am Ausgang des NOR-Gatters 2 vom logischen Pegel »0« auf den logischen Pegel »1« um. Damit ist der Schmitt-Trigger nach F i g. 2 in seinen Ausgangszustand zurückgekippt.

Die Schaltung für den Schmitt-Trigger nach F i g. 2 besitzt den zusätzlichen Vorteil, daß das NOR-Gatter 3 beim Hochlaufen des Eingangssignals am Signaieingang Uc gesperrt bleibt, so daß nur das NOR-Gatter 2 durchgcschaltet wird und damit seinen aktiven Bereich durchläuft. Andererseits bleibt beim Herunterlaufen des Eingangssignals am Signaleingang U₁- das NOR-Gatter 2 gesperrt, so daß dabei nur das NOR-Gatter 3 durchgcschaitel wird und damit seinen aktiven Bereich durchlauf!. Da also immer nur eines der beiden NOR-Gatter 2 oder 3 durchgeschallct ist, ergibt sich eine Reduzierung der Stromaufnahme.

Fig. 3A zeigt eine Ausführungsform eines im Schmitt-Trigger nach F i g. 1 verwendbaren Inverters 4 mit einem n-Kanal-Transistor T_x und einem p-Kanal-Transistor T₂, deren Source-Drain-Strecken zwischen einem Anschluß 12 zur Einspeisung einer Betriebsspannung Ub und Bezugspotential (Masse) in Reihe geschaltet sind. Die Gates dieser beiden Transistoren Hegen, gemeinsam an einem Eingang 10, während der Verbindungspunkt der beiden Source-Drain-Strecken an einem Ausgang Il liegt. Durch entsprechende Dimensionierung der beiden MOS-Transistoren T_x und T₂ lassen sich deren Schwellspannungen so wählen, daß der logische Pegel »1« für den Inverter bei unterschiedlichen Werten eines Eingangssignals LZi₀ am Eingang 10 erreicht wird. Die Schwellspannungen der Transistoren T_x

ω und T₂ sind dabei durch die Beziehung

ß\2 = Wiy/u ■ μ - Cv 1.2

gegeben, worin

w\2 die Kanalbreite
I₁₃ die Kanallänge

μ die Ladungsträgerbeweglichkeit und

C, 1.2 die Oxidkapazität des Gateoxids

bedeuten.

Im Diagramm nach Fig. 3B, in dem das Ausgangssignal Uu am Ausgang 11 in der Schaltung nach F i g. 3Λ als Funktion des Eingangssignals Uw am .Signaleingang 10 nach Fig. 3A aufgetragen ist, sind Transferkennlinien für den Inverter nach Fig.3A für verschiedene /^-Verhältnisse als Parameter dargestellt. Ist die Schwellspannung ß, des Transistors Ti groß gegen die Schwellspannung ßi des Transistors Γ?, so ergibt sich eine gestrichelt dargestellte Transferkennlinic u, für die der Transferpunkt Usn in der Nähe der Schwcllspannung des n-Kanal-Transistors 7Ί liegt. Sind die Schwellspannungen ß\ und/% ungefähr gleich, so ergibt sich eine ausgezogen dargestellte Transferkenniinie b, für die der Transferpunkt etwa bei der halben Betriebsspannung Una liegt. Ist andererseits ß\ klein gegen ßi, so ergibt sich eine strichpunktiert dargestellte Transferkennlinic c, für die der Transferpunkt Usr in der Nähe der Schwcllspannung des p-Kanal-Transistors Tj liegt. Aus dem Diagramm nach F i g. 3B ist somit ersichtlich, daß sich der logische Pegel »1« für den Inverter nach Fig.3A von kleinen Werten des Eingangssignals f/m (Kurve a) bis zu großen Werten des Eingangssignals I >w (Kurve c)schieben läßt.

Fig.4A zeigt eine Ausführungsform eines in einem Schmitt-Trigger nach den F i g. 1 und 2 verwendbaren NOR-Gatters mit vier MOS-Transistoren Tio bis Γμ. In diesem NOR-Gatter sind die Source-Drain-Streckcn zweier n-Kanal-Transisloren Γιο und Tu parallelgeschallet, während die Source-Drain-Strecken zweier weiterer p-Kanal-Transistoren T\z und 7Ή in Reihe geschaltet sind und am Verbindungspunkt der Source-Drain-Strecken der Transistoren Γιο und Tn liegen. Der gesamte, durch die Source-Drain-Strecken der Transistoren Γι0 bis Γη gebildete Zweig liegt zwischen einem Anschluß 15 für eine Betriebsspannung Un und Bezugspotential (Masse). Die Gates der Transistoren T\_U und Ti2 sind zusammengcschaltet und liegen an einem NOR-Gatter-Eingang A, während entsprechende Gates der Transistoren T12 und Tu zusammcngeschaltei sind und an einem weiteren NOR-Gatler-Eingang B liegen. Der Verbindungspunkt der Reihenschaltung der Source-Drain-Strecken der Transistoren T12 und Th sowie der Source-Drain-Strecken der Transistoren Ti₀ und Tu bildet einen Ausgang Cdes NOR-Gatters.

Werden im NOR-Gatter nach Fig.4A die Schwellspannungen der Transistoren Tu und Th so gewählt, daß /?i4 groß gegen ß_l2 ist, so läßt sich die Transferkennlinie des NOR-Gatlers bezogen auf den Eingang A allein durch entsprechende Wahl der Schwellspannungcn ß\_n und/$"12 der Transistoren Tiound Ti 2 einstellen.

Die entsprechenden Verhältnisse sind im Diagramm nach F i g. 4B dargestellt, in dem das Ausgangssignal U₃ als Funktion des Eingangssignals U_e mit dem ^-Verhältnis der Transistoren Ti« und T₎₂ als Parameter aufgetragen ist. Die Transferkennlinien im Diagramm nach F i g. 4B gellen dabei unter der Voraussetzung, daß der NOR-Gatter-Eingang B auf dem logischen Pegel »1« liegt

Wird die Schwellspannung ß\o des Transistors Γιο groß gegen die Schwellspannung ßn des Transistors Γ12 gewählt, so ergibt sich eine gestrichelt dargestellte Transferkennlinie a' für die der Transferpunkt Usn in der Nähe der Schwellspannung des n-Kanal-Transisiors Tm liegt. Sind ß_ta und ßn etwa gleich, so ergibt sich eine ausgezogen dargestellte Transferkennlinie b', für die der Transferpunkt eiwa bei der halben Betriebsspannung Um liegt. Ist dagegen ß_w klein gegenß\2, so ergibt sich eine strichpunktiert dargestellte Transferkennlinie c', für die der Transferpunkt Usn in der Nähe der Schwcllsp,innung des p-Kanal-Transistors Ti₂ liegt.

Aus dem Diagramm nach Fig. 4B ergibt sich somit, daß sich durch die vorstehend erläuterte Dimensionierung der .Schwellspannungen der Transistoren im NOR-Gatter nach Fig. 4 der logische Pegel »1«, bei dem das Gatter (unter der Voraussetzung, daß der Eingang ßauf dem logischen Pegel »1« liegt) schaltet, von kleinen Werten des Eingangssignals (Kurve a') bis zu großen Wertendes Eingangssignals (Kurve cV schieben läßt.

Durch die Ausführungen zu den F i g. 3A, B und 4A, B

ι? ist also gezeigt, daß sich die logischen Pegel »1« im Sinne der Ausführungen zu den Schmitt-Triggern nach den F i g. 1 und 2 einstellen lassen.

Fi g. 5 zeigt ein Gesamtschaltbild eines Schmitt-Triggers mit einem Inverter 4 gemäß Fig.3A sowie zwei NOR-Gatiern I und 2 gemäß Fig.4A. Dieser Schmitt-Trigger gemäß dem detaillierten Schaltbild nach F i g. 5 entspricht dabei dem Schmitt-Trigger, wie er anhand von F i g. I erläutert wurde. Sich entsprechende Schaltungskomponenten der F i g. 3A und 4A einerseits und der F i g. 5 andererseits sind dabei mit gleichen Bezugszeichen verschen, wobei die Bezugszeichen der Elemente des NOR-Galters 1 mit einem Strich gekennzeichnet sind.

Zur Realisierung der logischen Pegel »1« für den In-

jo verter 4 sowie das NOR-Gatter 2 mit der Bedingung, daß der logische Pegel »1« für den Inverter 4 im Vergleich zum logischen Pegel »1« für das NOR-Gatter 2 bei einem kleineren Wert des Eingangssignals am Signaleingang U₁-erreicht wird, gilt die Beziehung

ß\lßi

d. h. das ß-Verhältnis der Transistoren Ti und Ti des Inverters 4 muß größer als das /^-Verhältnis der mit ihrem Gate am Signaleingang U_c liegenden Transistoren Tu und Tu des NOR-Gatters 2 sein. Die genaue Lage der Schaltpunkte kann dabei durch die einzelnen /^-Verhältnisse festgelegt werden, während die Stromaufnahme durch die Absolutwerte der Schwellspannungen festgelegt ist.

F i g. 6 zeigt ein Prinzipschaltbild eines Oszillators unter Verwendung eines Schmitt-Triggers der anhand der Fig. 1, 2 und 5 erläuterten Art. Am Signaleingang U_c eines Schmitt-Triggers 30 liegt dabei ein frequenzbestimmendes Parallel-ÄC-GIied R, C, während der Signalausgang U₁, einen Lade-MOS-Transistor 33 über eine Invertcrkombinaiion 31, 32 ansteuert. Die Inverterkombination 31,32 dient dabei zur Pegelanpassung. Der Lade-Schalttransistor 33 liegt mit seiner Source-Drain-Strecke an einem Anschluß 34 für eine Betriebsspannung Uu.

Die Wirkungsweise dieser Oszillatorschaltung ist die folgende:

Kippt der Schmitt-Trigger an seinem unteren Schaltpunkt auf einen logischen Pegel »0« am Signalausgang U„, so wird der Schalttransistor 33 durchgeschaltet und die Kapazität C des frequenzbestimmenden Parallel-ÄC-GIicdes aufgeladen. Hat die Spannung an der Kapazität Cden Wert des oberen Kipp-Punktes des Schmitt-

h5 Triggers 30 erreicht, so wird der Signalausgang U₃ auf den logischen Pegel »1« umgeschaltet und der Schalttransistor 33 gesperrt. Nunmehr kann sich die Kapazität C über den Widerstand R des frequenzbestimmenden

Parallel-ÄC-Gliedes entladen, bis die Spannung den unteren Schaltpunkt des Schmitt-Triggers 30 erreicht hat. Der erläuterte Schaltvorgang läuft also periodisch ab, woraus sich die Oszillatorwirkung ergibt.

Da das frequenzbestimmende Parallel-/?C-Glied Ie- ^ri diglich an einem Anschluß (Signaleingang U₁) liegt, stellt die Oszillatorschaltung nach F i g. 6 einen sogenannten »Ein-Punkt-Oszillator« dar.

Fig. 7 zeigt ein schematisches Ausführungsbeispiel einer Multivibratorschaltung unter Verwendung eines Schmitt-Triggers,der anhand der Fig. 1,2 oder 5 erläuterten Art. An einem Signaleingang U₁- eines Schmitt-Triggers 40 ist dabei eine Kapazität G angekoppelt, während ein Signalausgang U,, des Schmitt-Triggers 40 über einen Inverter 41 und einen frequenzbestimmenden Widerstand R\ auf den Signaleingang U,- rüekgeführt ist. Die Funktionsweise dieser Multivibrutorschaltung nach Fig.7 entspricht hinsichtlich der pcriodisehen Umladung der Kapazität Ci der Wirkungsweise der Oszillatorschaltung nach Fig.6. Bei symmetrischer Hysterese des Schmitt-Triggers 40 ergibt sich ein symmetrisches Tastverhältnis des Ausgangssignals.

Der erfindungsgemäße Schmitt-Trigger besitzt insbesondere den Vorteil, daß durch Ausbildung in CMOS-Technik die damit verbundenen günstigen Kigenschaf- 2^r> ten, wie extrem geringe Ruhcverluslleistung, großer Versorgungsspannungsbereich und Störsicherheit nutzbar gemacht werden können.

Hierzu 5 Blatt Zeichnungen i<>

40

55

Claims (1)

Patentansprüche:

1. Integrierter Schmitt-Trigger, insbesondere in CMOS-Technik, unter Verwendung eines aus NOR- ■> Gattern gebildeten Flip-Flops,
wobei die NOR-Gatter (1,2) derart krcuzgekoppelt sind, daß jeweils ein Eingang (Bu A₂) eines NOR-Gatters mit dem Ausgang des anderen NOR-Gatters gekoppelt ist, wobei ein weiterer Eingang (A\) des ersten NOR-Gatters (1) über ein drittes Verknüpfungsglied (3; 4) an den Signaleingang (U_c) angekoppelt ist und der Ausgang dieses NOR-Gatters (1) den Signnlausgang (U,) bilde;. _r

wobei ein weiterer Eingang (B₂) des zweiten NOR-Gatters (?) direkt an den Signaleingang (U₁) angekuppelt ist, und

wobei der logische Pegel»!« für das dritte Verknüpfungsglied (3; 4) im Vergleich zum logischen Pegel »1« für das zweite NOR-Gatter (2) bei einem kleineren Wert des Eingangssignals (an U₁) erreicht wird, dadurch gekennzeichnet,
daß das dritte Verknüpfungsglied (3; 4) zwei mit ihren Source-Drain-Strecken in Reihe geschaltete und an ihren Gate-Elektroden gemeinsam vom Signaleingang (U_L) angesteuerte, komplementäre MOS-Transistoren (Ti, T₂; T₁₀. Tu) enthält, und
daß der Wert des Eingangssignals, der den logischen Pegel »1« repräsentiert, durch das /^-Verhältnis {ß\/ßr, ß\o/ßn) dieser beiden Transistoren festgelegt ist, wobei β die Schwellenspannung des jeweiligen Transistors mit