DE2806409A1 - Vorrichtung zur reduzierung der befehlsausfuehrungszeit bei einem rechner mit indirekter adressierung eines datenspeichers - Google Patents
Vorrichtung zur reduzierung der befehlsausfuehrungszeit bei einem rechner mit indirekter adressierung eines datenspeichersInfo
- Publication number
- DE2806409A1 DE2806409A1 DE19782806409 DE2806409A DE2806409A1 DE 2806409 A1 DE2806409 A1 DE 2806409A1 DE 19782806409 DE19782806409 DE 19782806409 DE 2806409 A DE2806409 A DE 2806409A DE 2806409 A1 DE2806409 A1 DE 2806409A1
- Authority
- DE
- Germany
- Prior art keywords
- address
- memory
- register
- command
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004364 calculation method Methods 0.000 claims description 18
- 230000004913 activation Effects 0.000 claims description 8
- 239000008186 active pharmaceutical agent Substances 0.000 claims description 7
- 230000005540 biological transmission Effects 0.000 claims description 6
- 238000012546 transfer Methods 0.000 claims description 6
- 230000000977 initiatory effect Effects 0.000 claims description 2
- 238000012545 processing Methods 0.000 description 13
- 230000006870 function Effects 0.000 description 10
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3802—Instruction prefetching
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q3/00—Selecting arrangements
- H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
- H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
- H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Executing Machine-Instructions (AREA)
- Advance Control (AREA)
- Communication Control (AREA)
- Complex Calculations (AREA)
Description
Vorrichtung zur Reduzierung der Befehlsausführungszeit
bei einem Rechner mit indirekter Adressierung eines Datenspeichers
Die Erfindung betrifft eine Vorrichtung zur Reduzierung der Befehlsausführungszeit in einem Rechner mit indirekter
Adressierung eines in dem Rechner enthaltenen Datenspeichers, wobei die absolute Adresse für den Datenspeicher in einer
Adressenberechnungseinheit mittels einer Basisadresse abgeleitet wird, die ausgelesen wird aus einem Referenzspeicher
entsprechend einer Eingangsadresse und wenigstens einem Adressenparameter, der zuvor in einen Registerspeicher in Verbindung mit
der Ausführung eines aus dem Programmspeicher ausgelesenen Befehls eingebracht wurde und vor der Adressenberechnung zu einem
Parameterregister übertragen wurde.
Die schwedische Patentanmeldung Nr. 365 093 beschreibt ein Rechnersystem, bei dem verschiedene Funktionen in sogenannte
Funktionsblöcke unterteilt sind, von denen jeder seine Funktion entsprechend einem individuellen Steuerprogramm ausführt. Eine
Befehlsfolge entsprechend einer bestimmten Funktion kann einen Sprung zu einem bestimmten Anfangspunkt in einem Steuerprogramm
enthalten, das zu einem anderen Funktionsblock gehört, um eine Funktion in diesem Block einzuleiten, z.B. das Auslesen des Inhalts
eines Datenregisters, woraufhin dann ein Sprung zu einem dritten Funktionsblock erfolgt, um die Daten auf einem lesbaren
Medium auszuschreiben. Diese Verbindung zwischen den Datenblöcken erfordert, daß die jeweiligen Steuerprogramme die gewünschten
Startpunkte in den anderen Programmen adressieren können, was bei der herkömmlichen Technik bedeutet, daß jedes Steuerprogramm
für die Umgebung geschrieben wird, in der es arbeiten soll.
809835/0621
Um maximale Flexibilität hinsichtlich Änderungen des Systemaufbaus
zu erreichen, d.h. Einführung neuer Funktionsblöcke, Veränderung von bereits vorhandenen Blöcken usw., schlägt die
vorstehend erwähnte Patentanmeldung eine spezielle Adressierungstechnik vor, die es ermöglicht, daß Änderungen vorgenommen
werden können, ohne indirekt betroffene individuelle Steuerprogramme bezüglich der Sprungadressen zu beeinträchtigen.
In Verbindung mit der Durchführung eines Programmbefehls, der das Einschreiben oder Einlesen in einen Datenspeicher oder
Datenspeicherbereich, der zu einem bestimmten Funktionsbereich gehört, beinhaltet, ist eine beträchtliche Zeitspanne für die Adressenberechnung erforderlich, da dies stets das Auslesen
einer Basisadresse aus einem Referenzspeicher entsprechend
einer Eingangsadresse beinhaltet, die durch die Programmanweisung definiert wird, welche dann kombiniert wird mit einem oder mehreren Adressenparameter, die aus einem Registerspeicher zu einem Parameterregister in Verbindung mit einer Adressenberechnungseinheit übertragen wurden. Die Adressenparameter
sind Variable,"die in den Registerspeicher im Zusammenhang mit der Durchführung eines früheren Befehls aus dem Programmspeicher eingebracht wurden, und ihre Aufgabe besteht darin, einen bestimmten Teil dieses Speicherbereichs festzulegen, der durch eine Basisadresse ausgewählt wurde, welche von dem Referenzspeicher empfangen wurde. In einem System, bei dem verschiedene derartige Schreib- und Lesevorgänge durchgeführt werden müssen, kann eine starke Erhöhung der Leistungsfähigkeit erzielt werden, wenn die durch das Adressenberechnungsprogramm verursachten Wartezeiten reduziert werden können»
werden können, ohne indirekt betroffene individuelle Steuerprogramme bezüglich der Sprungadressen zu beeinträchtigen.
In Verbindung mit der Durchführung eines Programmbefehls, der das Einschreiben oder Einlesen in einen Datenspeicher oder
Datenspeicherbereich, der zu einem bestimmten Funktionsbereich gehört, beinhaltet, ist eine beträchtliche Zeitspanne für die Adressenberechnung erforderlich, da dies stets das Auslesen
einer Basisadresse aus einem Referenzspeicher entsprechend
einer Eingangsadresse beinhaltet, die durch die Programmanweisung definiert wird, welche dann kombiniert wird mit einem oder mehreren Adressenparameter, die aus einem Registerspeicher zu einem Parameterregister in Verbindung mit einer Adressenberechnungseinheit übertragen wurden. Die Adressenparameter
sind Variable,"die in den Registerspeicher im Zusammenhang mit der Durchführung eines früheren Befehls aus dem Programmspeicher eingebracht wurden, und ihre Aufgabe besteht darin, einen bestimmten Teil dieses Speicherbereichs festzulegen, der durch eine Basisadresse ausgewählt wurde, welche von dem Referenzspeicher empfangen wurde. In einem System, bei dem verschiedene derartige Schreib- und Lesevorgänge durchgeführt werden müssen, kann eine starke Erhöhung der Leistungsfähigkeit erzielt werden, wenn die durch das Adressenberechnungsprogramm verursachten Wartezeiten reduziert werden können»
Aufgabe der Erfindung ist es daher„ eine Vorrichtung zur Reduzierung
der Befehlsausführungszeit in einem Rechner zu
schaffen, durch die es ermöglicht wird, daß die Adressenberechnung rechtzeitig begonnen wird, bevor die fragliche Programmanweisung ausgeführt werden soll, wodurch die Wartezeiten in den meisten Fällen eliminiert werden=
schaffen, durch die es ermöglicht wird, daß die Adressenberechnung rechtzeitig begonnen wird, bevor die fragliche Programmanweisung ausgeführt werden soll, wodurch die Wartezeiten in den meisten Fällen eliminiert werden=
Diese Aufgabe wird durch eine Vorrichtung zur Reduzierung der Befehlsausführungszeit der eingangs beschriebenen Art gelöst,
die gemäß der Erfindung dadurch gekennzeichnet ist, daß sie einen Pufferspeicher zum sequenziellen und vorübergehenden
Speichern von aus dem Programmspeicher in einer Ausführungsfolge
ausgelesenen Befehlen, eine Auslesevorrichtung zum Auslesen von Basisadressen aus dem Referenzspeicher entsprechend einer
Eingangsadresse und entsprechend einem Lesesignal, wobei die Eingangsadresse wie das Lesesignal von einem Befehl abgeleitet
werden, der der Ausführungsfolge zugeführt wird, wenn der Befehl einer ersten Art ist, die das Einschreiben oder Lesen in
dem Datenspeicher betrifft, eine Registrierungsvorrichtung zur Anzeige, daß ein Befehl einer zweiten Art, der Adressenparameter
in den Registerspeicher einbringt, vom Ausgang des Pufferspeichers zugeführt wurde, eine erste Aktivierungsvorrichtung zur Einleitung der übertragung des wenigstens
einen Parameters aus dem Registerspeicher zu der Adressenberechnungseinheit, wenn die besagte Anzeige in der Registrierungsvorrichtung
vorhanden ist und der Befehl, der wiederum zum Ausspeisen an diesen Ausgang bestimmt ist, von der ersten
Art ist, und zur Entfernung dieser Anzeige in der Registriervorrichtung, wenn die Übertragung ausgeführt worden ist, und
eine zweite Aktivierungsvorrichtung zur Einleitung der Berechnung der absoluten Adresse in Abhängigkeit davon, enthält,
daß keiner der Befehle, die vor dem dem Pufferspeicher zugeführten Befehl gespeichert sind, von der zweiten Art ist und
daß keine Anzeige der Registriervorrichtung vorhanden ist, wenn eine Basisadresse zu der Adressenberechnungseinheit
ausgelesen wird.
Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung eines Ausführungsbeispieles anhand
der Figuren. Von den Figuren zeigen:
809835/0621
Fig. 1 ein schematisches Blockschaltbild eines rechnergesteuerten
Systems, bei dem die Erfindung angewendet wird;
Fig. 2 ein schematisches Blockschaltbild einer Anzahl von Funktionseinheiten, die in der zentralen Verarbeitungseinheit des Rechners enthalten sind; und
Fig. 3 ein Schaltbild mit den Funktionselementen, die für
die Beschreibung der Erfindung erforderlich sind.
Das schematische Blockschaltbild in Figur 1 zeigt ein Nachrichtenvermittlungs-
bzw. Fernsprechsystem, das aus einem Telefonteil TSH mit hauptsächlich elektromechanischen Teilen, einem I/O
(Eingabe/Ausgabe)-Teil mit einer Schnittstellenausrüstung IOC, an die eine Bedienungsausrüstung OPE und weitere externe Einrichtungen
IOE angeschlossen sind, und einem zentralen •Verarbeitungssystem
CPS besteht, das eine zentrale Verarbeitungseinheit CPU, einen Datenspeicher DS, einen Referenzspeicher RS
und einen Programmspeicher PS enthält. Ein System dieser Art ist in ERICSSON-REVIEW Nr. 2, 1976 beschrieben.
Das in Figur 2 gezeigte Blockschaltbild zeigt einige der Funktionseinheiten, die mit der Zentralprozessor-Sammelleitung CPB in der
!zentralen Verarbeitungseinheit CPU verbunden sind. DSH, RSH und PSH sind Signalverarbeitungseinheiten, die jeweils eine entsprechende
Speichereinheit DS, RS bzw. PS mit der Prozessorsammelleitung CPB verbinden. Mit IOH ist die Signalverarbeitungseinheit
des I/0-Teiles bezeichnet, und MIG ist ein Mikrobefehlgenerator,
mit dem die Verbindung zwischen den verschiedenen Einheiten geregelt wird. Für die Erfindung spezifisch sind die
zusätzlichen direkten Verbindungen zwischen den zwei Einheiten RSH und PSH für verschiedene autonome Funktionen.
809835/06 21
Der Mikrobefehlsgenerator MIG enthält einen PROM-Speicher, der Mikroprograitunfolgen festhält, welche allen denjenigen Befehlen
entsprechen, die von der Signalverarbeitungseinheit PSH ausgesendet werden können. Die Programmfolgen bestehen aus verschiedenen
Anzahlen von Mikrobefehlen, von denen jeder Adressen und Anweisungen für eine sendende und eine empfangende Funktionseinheit enthält. Jede Folge enthält einen Mikrobefehl, der die
Übertragung des nächsten Befehls aus der Einheit PSH zu der Einheit MIG rechtzeitig vor dem Ende der Folge befiehlt. Bestimmte
Befehle, die aus dem Programmspeicher PS mittels der Einheit PSH ausgelesen werden, enthalten einen oder mehrere
Adressenparameter. Ein Adressenparameter kann von einer solchen Art sein, daß dadurch explizit eine bestimmte Speicherzelle
oder ein bestimmtes Register in einer der Funktionseinheiten ausgewählt wird. Im Falle eines Befehls, der das Schreiben
oder Lesen in dem Datenspeicher DS betrifft, ist es jedoch normalerweise erforderlich, eine absolute Adresse mittels
einer Basisadresse, die aus dem Referenzspeicher RS ausgelesen
wird, und eines oder mehrerer Adressenparameter zu berechnen, die aus einem Registerspeicher ausgelesen werden,
welcher in der Signalverarbeitungseinheit DSH enthalten ist. Diese Adressenparameter werden in den Registerspeicher in
Verbindung mit der Durchführung von verschiedenen Befehlsfolgen eingebracht, z.B. beim Auslesen aus dem Datenspeicher,
und sie bleiben dort für die Dauer von verschiedenen Zeitintervallen, bis sie durch die Ausführung einer späteren
Befehlsfolge verändert worden sind. Unterdessen werden gemäß obigen Ausführungen die Parameter zur Berechnung der
absoluten Adressen verwendet. Die Erfindung ermöglicht es, daß die Adressenberechnung für einen solchen Befehl erfolgt,
bevor der Befehl selbst zur Ausführung ansteht, und folglich wird eine größere Ausführungsgeschwindigkeit erzielt.
Das Prinzip der Erfindung geht aus der in Figur 3 gezeigten Ausführungsform hervor, die diejenigen Funktionselemente der
809835/0621
Signalverarbeitungseinheiten DHH, RSH und PSH enthält, die für die Beschreibung wesentlich sind. Die drei Einheiten sind mit
der Zentralprozessor-Sammelleitung CPB über jeweils eine Verbindungseinheit HB1, HB2, HB3 verbunden, durch die die Signalverarbeitungseinheiten
selektiv von dem Mikrobefehlgenerator MIG angerufen werden können. Der Signalaustausch mit den jeweiligen
Speichereinheiten DS, RS, PS erfolgt mittels der Schnittstelleneinheiten HD, HR, HP. Ferner sind die Einheiten
PSH und RSH direkt durch die Kreise PR, RE und IA miteinander verbunden. Wie bereits erwähnt wurde, enthält die Signalverarbeitungseinheit
DSH ein Registerspeicher RM, der die Parameter speichert, welche für die Berechnung der absoluten Adressen
im Datenspeicher DS verwendet werden sollen. Die Signalverarbeitungseinheit RSH enthält ein Parameterregister PR, das die
Parameter aus dem Registerspeicher RM vor der Adressenberechnung empfängt, ein Basisadressenregister BR mit einer Anzahl von
Registerstufen R1 - Ri, P1 - Fi zur Speicherung von Basisadressen,
die auf einem Kreis BA aus dem Referenzspeicher RS gemeinsam mit einem Kennzeichenbit empfangen werden, das von einem UND-Gatter
AG1 empfangen wird, sowie eine Adressenberechnungseinheit AC, in der die absoluten Adressen für den Datenspeicher nach einem
bestimmten Algorithmus berechnet werden. Die Basisadresse wird aus dem Referenzspeicher entsprechend einer Eingangsadresse ausgelesen,
die auf Leitung IA empfangen wird, und das Auslesen wird eingeleitet durch ein Aktivierungssignal, das auf Leitung RE
empfangen wird. Die Signalverarbeitungseinheit PSH enthält einen Pufferspeicher BM, der eine Anzahl von-Speicherwörtern
W1 - Wn für die sequenzielle, vorübergehende Speicherung von Befehlen enthält, die aus dem Programmspeicher PS ausgelesen
werden, sowie zusätzliche Speichervorrichtungen A1 - An,
B1 - Bn zur Speicherung von Informationen im Zusammenhang mit den Befehlen, und zwar in einer Weise, die später erläutert wird.
Der Speicher BM wie die Register BR in der Einheit RSH sind vom Typ "Zuerst-Ein/Zuerst-Äus'0, was bedeutet, daß die dem Eingang
des Pufferspeichers zugeführten Daten am Speicherausgang in derselben Reihenfolge ausgegeben werden, wie sie dem Speicher
zugeführt wurden. Die Einheit PSH enthält ferner ein Register BO7
809835/0621
ein UND-Gatter AG2, ein ODER-Gatter OG und einen Codegenerator WO. Die Aufgabe des letzteren besteht darin, den Befehl zu liefern,
der die übertragung der Parameter aus dem Registerspeicher RM zu dem Parameterregister PR auslöst.
Das Auslesen des Programmbefehls aus dem Programmspeicher PS wird autonom durch die Schnittstelleneinheit HP gesteuert, was
bedeutet, daß neue Befehle zu dem Speicherwort Wn übertragen werden, sobald der vorhergehende Befehl zu dem Speicherwort
Wm hochgeschoben wurde. Gleichzeitig mit der übertragung wird der Befehl /ler Einheit HP bezüglich zweier Charakteristik^
analysiert:
a) Ist der Befehl von einer solchen Art, daß durch ihn in dem Datenspeicher eingeschrieben oder ausgelesen wird?
b) Ist der Befehl von einer solchen Art, daß durch ihn Adressenparameter in den Registerspeicher eingebracht
werden?
Wenn die Antwort auf Frage a) bejahend ist, so wird eine "Eins" in der Speichervorrichtung An gespeichert, und wenn
die Antwort auf Frage b) bejahend ist, so wird eine "Eins" in Speichervorrichtung Bn gespeichert. Während die vorhergehenden
Speicherpositionen frei werden, können die Befehle gemeinsam mit ihrer Hilfsinformation in dem Pufferspeicher BM
hochgeschoben werden, bis sie das Speicherwort W1 und die Speichervorrichtungen A1 bzw. Bl erreichen. Zur gleichen Zeit
wie ein Befehl über Leitung IO zur Ausführung durch den Mikrobefehlgenerator MIG herangeschafft wird, wird eine "Eins",
falls eine solche in der Speichervorrichtung Bl vorhanden ist» zu dem Register BO übertragen, um anzuzeigen, daß der zuletzt
ausgeführte Befehl von einer solchen Art gewesen ist, daß durch ihn Adressenparameter in den Registerspeicher RM eingebracht
wurden.
809835/0621
Die Information in der Speichervorrichtung An wird abgefragt und über Leitung RE der Einheit RSH angezeigt, um anzuzeigen, daß
ein Auslesevorgang aus dem Referenzspeicher RS erforderlich ist. Wenn die Registerstufe Ri in dem Basisadressenregister BR
frei ist, so wird die Basisadresse, die der über Leitung IA aus dem Speicherwort Wn des Pufferspeichers BM empfangenen
Adresse entspricht, über Leitung bzw. Kreis BA übertragen. Wenn ferner auf Leitung PR eine "Eins" empfangen wird, so
wird das UND-Gatter AG1 aktiviert, und ein Kennzeichenbit wird in Registerstufe Pi aufgezeichnet. Diese Aufzeichnung
ist die Bedingung dafür, daß die Aufzeichnungen an den
Positionen Ri und Fi im Register BR weitergeschoben werden. Wenn die Aufzeichnungen die Positionen R1 und F1 erreicht
haben, so aktiviert das Kennzeichenbit die Adressenberechnungseinheit AC über den Eingang SC, und es erfolgt eine Adressenberechnung,
die auf dem Inhalt des Parameterregisters PR und der Registerstufe R1 des Basisadressenregisters BR basiert.
Die berechnete Adresse wird dem Ausgang AA zugeführt und von der Einheit MIG bei der Ausführung des entsprechenden Befehls
benutzt, wenn sie die Position W1 des Pufferspeichers WM erreicht hat. Die oben erwähnte Bedingung wird über Leitung
bzw. Kreis PR vom ODER-Gatter OG der Einheit PSH nur dann empfangen, wenn weder die Speichervorrichtungen B1 - Bn noch
das Register BO eine "Eins" enthält, was bedeutet, daß keine Parameterübertragung erforderlich ist, um eine Adressenberechnung
für den Befehl durchzuführen, der in dem Speicherwort Wn gespeichert ist. Wenn bei der hier beschriebenen Ausführungsform
eine "Null" in Leitung PR vorhanden ist, so kann kein weiterer Auslesevorgang aus dem Referenzspeicher RS zu dem Register BR
erfolgen, und folglich müssen vorübergehend auch die Auslesevorgänge
aus dem Programmspeicher PS gesperrt werden. In der Praxis kann dies dadurch erreicht werden, daß eine Übertragung
des Inhalts des Speicherwortes Wn zu dem Speicherwort Wm und von den Speichervorrichtungen An, Bn zu den Speichervorrichtungen
809835/0621
Am bzw. Bm nicht durchgeführt werden kann, es sei denn, daß ein Prüfsignal aus Einheit RSH empfangen wird, um anzuzeigen,
daß der auf Leitung RE befohlene Auslesevorgang ausgeführt werden kann.
Die Parameterübertragung wird nur dann ausgelöst, wenn irgendeine Änderung der Adressenparameter in dem Registerspeicher
RM seit der vorhergehenden Übertragung von Parametern zu dem Parameterregister PR stattgefunden haben kann, und bei der
hier beschriebenen Ausführungsform erfolgt diese Übertragung
nur, wenn der zur Ausführung anstehende Befehl solcher Art ist, daß durch ihn in dem Datenspeicher DS eingeschrieben oder
ausgelesen wird. Entsprechend diesem Voraberfordernis ist eine "Eins" sowohl in dem Register BO als auch in Speichervorrichtung
A1 vorhanden, und folglich liefert das UND-Gatter ein Aktivierungssignal zu der Verbindungseinheit HB3. Infolgedessen
erfolgt eine sogenannte Unterbrechung, wenn der Mikrobefehlgenerator MIG den nächsten Befehl aus der Einheit PSH heranschaffen
soll, damit ein Auslesevorgang aus dem Codegenerator WO statt aus dem Speicherwort W1 erfolgt. Der aus dem Generator
WO augelesene Befehl zeigt auf diejenige Befehlsfolge in der Einheit MIG, die bewirkt, daß die laufenden Adressenparameter, die
für die Berechnung der absoluten Adresse erforderlich sind, aus dem Registerspeicher RM über die Sentralprozessor-Sammelleitung
CPB zu dem Parameterregister PR übertragen werden. Die Mikroprogrammfolge bewirkt ferner die Nulleinstellung des Registers
BO über Leitung RR, was entsprechend den vorhergehenden Ausführungen eine der Bedingungen dafür ist, daß auf Leitung PR
eine "Eins" erhalten wird.
809835/0621
Le
erse ife
Claims (5)
- Telefonakti^olaget L M Ericsson, Stockholm, SchwedenVorrichtung zur Reduzierung der Befehlsausführungszeitbei einem Rechner mit indirekter Adressierung eines DatenspeichersPatentansprüche1 .JVorrichtung zur Reduzierung der Befehlsausführungszeit bei einem Rechner mit indirekter Adressierung eines in dem Rechner enthaltenen Datenspeichers, wobei die absolute Adresse für den Datenspeicher in einer Adressenbehandlungseinheit mittels einer Basisadresse abgeleitet wird, die aus einem Referenzspeicher ausgelesen wird entsprechend einer Eingangsadresse und wenigstens einem Adressenparameter, der zuvor in Verbindung mit der Ausführung eines aus dem Programmspeicher ausgelesenen Befehls in einen Registerspeicher eingebracht wurde, dadurch gekennzeichnet, daß die Vorrichtung einen Pufferspeicher (BM) zum sequenziellen und vorübergehenden Speichern von aus dem Programmspeicher (PS) in einer Ausführungsfolge ausgelesenen Befehlen, eine Auslesevorrichtung (HR) zum Auslesen von Basisadressen aus dem Referenzspeicher (RS) entsprechend einer Eingangsadresse (IA) und entsprechend einem Lesesignal (RE), wobei die Eingangsadresse ebenso wie das Lesesignal aus einem Befehl (Wn) abgeleitet werden, der der Anweisungsfolge zugeführt wird, wenn der Befehl von einer ersten Art ist, die das Schreiben oder Lesen in dem Datenspeicher (DS) betrifft, eine Registriervorrichtung (BO) zum Anzeigen, daß. ein Befehl von einer zweiten Art, durch den Adressenparameter in den Registerspeicher (RM) eingebracht werden,8 0 9 8 3 5/0621 0RiGlNAL INSPECTEDvom Ausgang (10) des Pufferspeichers (BM) geliefert wurde, eine erste Aktivierungsvorrichtung (AG2) zur Einleitung der Übertragung des wenigstens einen Parmeters aus dem Registerspeicher (RM) zu der Adressenbehandlungseinheit (AC, PR, BR) , wenn die Anzeige in der Registriervorrichtung (BO) vorhanden ist und der zum Ausspeisen an den Ausgang (10) anstehende Befehl von der ersten Art ist, und zur Entfernung der Anzeige in der Registriervorrichtung (BO), wenn die Übertragung ausgeführt worden ist, und eine zweite Aktivierungsvorrichtung (OG, AG1) zur Einleitung der Berechnung der absoluten Adresse (AA) in Abhängigkeit davon enthält, daß keiner der vor dem Befehl (Wn) , der denuJPufferspeicher (BM) zugeführt wurde, gespeicherten Befehle /von der zweiten Art ist und daß keine Anzeige in der Registriervorrichtung (BO) vorhanden ist, wenn eine Basisadresse zu der Adressenbehandlungseinheit (AC, PR, BR) ausgelesen wird.
- 2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Pufferspeicher eine Anzahl von Speicherwörtern (WI-Wn) für die genannte sequenzielle und vorübergehende Speicherung von Befehlen sowie erste und zweite Speichervorrichtungen (A1 - An, B1 - Bn) enthält, die jedem der Speicherwörter zugeordnet sind, zum Speichern von Informationen, die anzeigen, daß der jeweilige Befehl jeweils von der ersten bzw. von der zweiten Art ist.
- 3. Vorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Adressenbehandlungseinheit ein Basisadressenregister (BR) enthält, das wenigstens eine Registerstufe (Ri - Ri) zum sequenziellen und vorübergehenden Speichern von Basisadressen aufweist, die aus dem Referenzspeicher (RS) ausgelesen werden.
- 4. Vorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß das Basisadressenregister (BR) ferner eine Anzahl von Kenn-809835/0621Zeichenbitpositionen (F1 - Fi) enthält, die der Anzahl von Registerstufen (R1 - Ri) entsprechen, zum Speichern eines Anzeigesignals aus der zweiten Aktivierungsvorrichtung (OG, AG1) gemeinsam mit der Lesebasisadresse (BA), wobei ein Ausgangssignal (SC) aus dem Basisadressenregister (BR) zur Aktivierung einer Adressenberechnungseinheit (AC) geliefert wird, die in der Adressenbehandlungseinheit enthalten ist, und zwar entsprechend einem gespeicherten Anzeigesignal , das an dem Ausgang verfügbar ist.
- 5. Vorrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Adressenbehandlungseinheit ein Parameterregister (PR) zum Speichern des wenigstens einen Adresenparameters enthält.809835/0621
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SE7702207A SE403322B (sv) | 1977-02-28 | 1977-02-28 | Anordning i en styrdator for forkortning av exekveringstiden for instruktioner vid indirekt adressering av ett dataminne |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE2806409A1 true DE2806409A1 (de) | 1978-08-31 |
Family
ID=20330580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19782806409 Withdrawn DE2806409A1 (de) | 1977-02-28 | 1978-02-15 | Vorrichtung zur reduzierung der befehlsausfuehrungszeit bei einem rechner mit indirekter adressierung eines datenspeichers |
Country Status (25)
| Country | Link |
|---|---|
| US (1) | US4354231A (de) |
| JP (1) | JPS53107249A (de) |
| AR (1) | AR227613A1 (de) |
| AU (1) | AU511261B2 (de) |
| BE (1) | BE864060A (de) |
| BR (1) | BR7801183A (de) |
| CA (1) | CA1113189A (de) |
| CH (1) | CH625895A5 (de) |
| DD (1) | DD135652A5 (de) |
| DE (1) | DE2806409A1 (de) |
| DK (1) | DK87778A (de) |
| EG (1) | EG13239A (de) |
| ES (1) | ES467294A1 (de) |
| FI (1) | FI63498C (de) |
| FR (1) | FR2382051B1 (de) |
| GB (1) | GB1548150A (de) |
| HU (1) | HU176777B (de) |
| IN (1) | IN148280B (de) |
| IT (1) | IT1093129B (de) |
| MX (1) | MX144371A (de) |
| NL (1) | NL7802171A (de) |
| NO (1) | NO147086C (de) |
| PL (1) | PL112164B1 (de) |
| SE (1) | SE403322B (de) |
| YU (1) | YU39411B (de) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5725069A (en) * | 1980-07-21 | 1982-02-09 | Hitachi Ltd | Vector data processing equipment |
| US4459659A (en) * | 1981-02-04 | 1984-07-10 | Burroughs Corporation | Subroutine control circuitry for providing subroutine operations in a data processing system in which tasks are executed on a microprogrammed level |
| JPS57166241U (de) * | 1981-04-13 | 1982-10-20 | ||
| US4837681A (en) * | 1986-03-13 | 1989-06-06 | Tandem Computers Incorporated | Instruction sequencer branch mechanism |
| JPH06100968B2 (ja) * | 1986-03-25 | 1994-12-12 | 日本電気株式会社 | 情報処理装置 |
| EP0264077A3 (de) * | 1986-10-14 | 1991-01-30 | Honeywell Bull Inc. | Puffer-Adressenspeicher |
| US5031096A (en) * | 1988-06-30 | 1991-07-09 | International Business Machines Corporation | Method and apparatus for compressing the execution time of an instruction stream executing in a pipelined processor |
| JPH0264839A (ja) * | 1988-08-31 | 1990-03-05 | Toshiba Corp | チャネル装置 |
| US5016160A (en) * | 1988-12-15 | 1991-05-14 | International Business Machines Corporation | Computer system having efficient data transfer operations |
| US5072372A (en) * | 1989-03-03 | 1991-12-10 | Sanders Associates | Indirect literal expansion for computer instruction sets |
| US5363486A (en) * | 1989-11-13 | 1994-11-08 | Zenith Data Systems Corporation | Variable size queue circuit for buffering data transfers from a processor to a memory |
| SE503506C2 (sv) * | 1994-10-17 | 1996-06-24 | Ericsson Telefon Ab L M | System och förfarande för behandling av data samt kommunikationssystem med dylikt system |
| US5860155A (en) * | 1995-11-16 | 1999-01-12 | Utek Semiconductor Corporation | Instruction decoding mechanism for reducing execution time by earlier detection and replacement of indirect addresses with direct addresses |
| US6108761A (en) * | 1998-02-20 | 2000-08-22 | Unisys Corporation | Method of and apparatus for saving time performing certain transfer instructions |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3401376A (en) * | 1965-11-26 | 1968-09-10 | Burroughs Corp | Central processor |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR1536616A (fr) * | 1966-09-21 | Ibm | Système de traitement d'instructions avec des perfectionnements pour le branchementet les boucles du programme | |
| US3644900A (en) * | 1968-11-30 | 1972-02-22 | Tokyo Shibaura Electric Co | Data-processing device |
| BE789583A (fr) * | 1971-10-01 | 1973-02-01 | Sanders Associates Inc | Appareil de controle de programme pour machine de traitement del'information |
| SE365093B (de) * | 1973-04-09 | 1974-03-11 | Ellemtel Utvecklings Ab | |
| GB1443777A (en) * | 1973-07-19 | 1976-07-28 | Int Computers Ltd | Data processing apparatus |
| US3916385A (en) * | 1973-12-12 | 1975-10-28 | Honeywell Inf Systems | Ring checking hardware |
| US4042911A (en) * | 1976-04-30 | 1977-08-16 | International Business Machines Corporation | Outer and asynchronous storage extension system |
-
1977
- 1977-02-28 SE SE7702207A patent/SE403322B/xx not_active IP Right Cessation
-
1978
- 1978-02-08 IN IN102/DEL/78A patent/IN148280B/en unknown
- 1978-02-14 FI FI780479A patent/FI63498C/sv not_active IP Right Cessation
- 1978-02-14 AU AU33283/78A patent/AU511261B2/en not_active Expired
- 1978-02-15 DE DE19782806409 patent/DE2806409A1/de not_active Withdrawn
- 1978-02-17 BE BE185253A patent/BE864060A/xx not_active IP Right Cessation
- 1978-02-22 GB GB7153/78A patent/GB1548150A/en not_active Expired
- 1978-02-24 CA CA297,699A patent/CA1113189A/en not_active Expired
- 1978-02-24 ES ES467294A patent/ES467294A1/es not_active Expired
- 1978-02-25 PL PL1978204927A patent/PL112164B1/pl unknown
- 1978-02-27 EG EG115/78A patent/EG13239A/xx active
- 1978-02-27 NL NL7802171A patent/NL7802171A/xx not_active Application Discontinuation
- 1978-02-27 DK DK87778A patent/DK87778A/da not_active Application Discontinuation
- 1978-02-27 MX MX172561A patent/MX144371A/es unknown
- 1978-02-27 YU YU455/78A patent/YU39411B/xx unknown
- 1978-02-27 HU HU78EI782A patent/HU176777B/hu unknown
- 1978-02-27 NO NO780669A patent/NO147086C/no unknown
- 1978-02-27 FR FR7805573A patent/FR2382051B1/fr not_active Expired
- 1978-02-27 BR BR7801183A patent/BR7801183A/pt unknown
- 1978-02-27 JP JP2103778A patent/JPS53107249A/ja active Pending
- 1978-02-27 AR AR271236A patent/AR227613A1/es active
- 1978-02-28 CH CH212778A patent/CH625895A5/de not_active IP Right Cessation
- 1978-02-28 IT IT20707/78A patent/IT1093129B/it active
- 1978-02-28 DD DD78203885A patent/DD135652A5/de unknown
-
1980
- 1980-09-02 US US06/183,260 patent/US4354231A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3401376A (en) * | 1965-11-26 | 1968-09-10 | Burroughs Corp | Central processor |
Non-Patent Citations (1)
| Title |
|---|
| DE-Z.: "Elektronische Rechenanlagen" 1973, H.2, S. 60-65 * |
Also Published As
| Publication number | Publication date |
|---|---|
| AU3328378A (en) | 1979-08-23 |
| FR2382051A1 (fr) | 1978-09-22 |
| BR7801183A (pt) | 1978-10-31 |
| FI63498C (fi) | 1983-06-10 |
| IT1093129B (it) | 1985-07-19 |
| NO780669L (no) | 1978-08-29 |
| PL204927A1 (pl) | 1978-12-18 |
| EG13239A (en) | 1980-10-31 |
| FR2382051B1 (fr) | 1985-11-15 |
| CA1113189A (en) | 1981-11-24 |
| FI63498B (fi) | 1983-02-28 |
| PL112164B1 (en) | 1980-09-30 |
| AU511261B2 (en) | 1980-08-07 |
| ES467294A1 (es) | 1978-10-16 |
| NL7802171A (nl) | 1978-08-30 |
| IN148280B (de) | 1981-01-03 |
| DK87778A (da) | 1978-08-29 |
| SE403322B (sv) | 1978-08-07 |
| NO147086B (no) | 1982-10-18 |
| IT7820707A0 (it) | 1978-02-28 |
| NO147086C (no) | 1983-01-26 |
| CH625895A5 (de) | 1981-10-15 |
| JPS53107249A (en) | 1978-09-19 |
| GB1548150A (en) | 1979-07-04 |
| MX144371A (es) | 1981-10-05 |
| US4354231A (en) | 1982-10-12 |
| YU39411B (en) | 1984-12-31 |
| BE864060A (fr) | 1978-06-16 |
| HU176777B (en) | 1981-05-28 |
| FI780479A (fi) | 1978-08-29 |
| YU45578A (en) | 1982-06-30 |
| AR227613A1 (es) | 1982-11-30 |
| DD135652A5 (de) | 1979-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2415900C3 (de) | Rechenautomat mit mehreren mit je einem Vorratsspeicher versehenen Rechenanlagen | |
| DE2130299C3 (de) | Eingabe-/Ausgabekanal für eine Datenverarbeitungsanlage | |
| DE2360505A1 (de) | Datenverarbeitungsanlage mit einer anordnung zur uebertragung von daten zwischen zwei funktionseinheiten | |
| DE1499182C3 (de) | Datenspeichersystem | |
| DE2646296A1 (de) | Assoziative elektronische schaltungsanordnung aus digitalen prozessoren | |
| DE2806409A1 (de) | Vorrichtung zur reduzierung der befehlsausfuehrungszeit bei einem rechner mit indirekter adressierung eines datenspeichers | |
| DE2844357A1 (de) | Speichererweiterung | |
| DE2533403A1 (de) | Datenverarbeitungssystem | |
| DE1774870C3 (de) | Einrichtung zur Adressierung einer Speicherzelle eines Speichers in einer Datenverarbeitungsanlage | |
| DE2350229A1 (de) | Datenverarbeitungsanlage, insbesondere als steuereinrichtung fuer fernsprechvermittlungsanlagen | |
| DE2657897A1 (de) | Externes geraet, das die ureingabe fest gespeichert enthaelt, fuer elektronische datenverarbeitungsanlagen mit einem zentralen speicher | |
| DE2720842C3 (de) | Datenübertragungssystem | |
| DE1774053A1 (de) | Digitaldaten-UEbertragungssystem | |
| DE1774421B1 (de) | Mehrprogramm datenverarbeitungsanlage | |
| DE2726679A1 (de) | Kanalsteuerung fuer datenverarbeitungsanlagen und verfahren zu ihrem betrieb | |
| DE3931505A1 (de) | Datenverarbeitungsanlage | |
| DE2416268C3 (de) | Datenübertragungseinrichtung für eine Anlage mit wenigstens zwei zentralen Steuereinheiten, peripheren Steuereinheiten und mehreren Gruppen gesteuerter Einheiten, für Fernmelde-, insbesondere Fernsprechvermittlungsanlagen | |
| DE2355814C2 (de) | Kanalzugriffseinrichtung für eine hierarchische Speicheranordnung | |
| DE2507405A1 (de) | Verfahren und anordnung zum synchronisieren der tasks in peripheriegeraeten in einer datenverarbeitungsanlage | |
| DE2150292C2 (de) | Mikroprogrammgesteuerte Datenverarbeitungsanlage mit überlagerter Ausführung und Entnahme von Befehlen | |
| DE2419836A1 (de) | Verfahren zur durchfuehrung von unterprogramm-sprungbefehlen in datenverarbeitungsanlagen | |
| DE2232801A1 (de) | Einrichtung fuer den datentransfer | |
| EP1249759A1 (de) | Programmgesteuerte Einheit | |
| EP0268597B1 (de) | Verfahren zum abspeichern von daten | |
| DE3343192C2 (de) | Schaltungsanordnung zum Wiederauffrischen der in einem dynamischen Speicher enthaltenen Informationen |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8110 | Request for examination paragraph 44 | ||
| 8130 | Withdrawal |