DE2232801A1 - Einrichtung fuer den datentransfer - Google Patents
Einrichtung fuer den datentransferInfo
- Publication number
- DE2232801A1 DE2232801A1 DE19722232801 DE2232801A DE2232801A1 DE 2232801 A1 DE2232801 A1 DE 2232801A1 DE 19722232801 DE19722232801 DE 19722232801 DE 2232801 A DE2232801 A DE 2232801A DE 2232801 A1 DE2232801 A1 DE 2232801A1
- Authority
- DE
- Germany
- Prior art keywords
- data
- peripheral unit
- address
- output
- working memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Multi Processors (AREA)
Description
Einrichtung für den Datentransfer
Die Erfindung bezieht sich auf eine Einrichtung für den Datentransfer zwischen einer mindestens einen Arbeitsspeicher
enthaltenden zentralen Einheit einer Datenverarbeitungsanlage und mindestens einer peripheren Einheit,
die Arbeitsspeicheradressen anzugeben in der Lage ist.
E3 sind bereits Einrichtungen zum Ein- und Ausgeben
von Daten - im folgenden kurz als EA-Werke bezeichnet bekannt,
über die der Informationsaustausch zwischen dem Arbeitsspeicher bzw. dem Zentralprozessor der zentralen
Einheit einerseits und den peripheren Einheiten andererseits abgewickelt wird (vergl. Anke, Kaltenecker,
Oetker "Prozessrechner", R. Oldenbourg-Verlag München-Wien 1970, insbesondere Seiten 77 bis S3). Obgleich das
EA-Werk gewöhnlich der zentralen Einheit zugerechnet wird, soll es im folgenden als eine zwischen der zentralen
Einheit bzw. deren Arbeitsspeicher und den peripheren Einheiten stehende Einrichtung betrachtet werden.
EA-Operationen werden im allgemeinen über sogenannte Standardkanäle oder auch über Schnellkanäle, die sich
von den Standardkanälen im wesentlichen nur durch die größere Breite der Übertragungskanäle unterscheiden,
programmgesteuert ausgeführt. Eine vom Steuerv/erk der
zentralen Einheit an das EA-Werk übergebende EA-
VPA 9/210/1039 She/FdI
-2-
309883/0816
Befehlsfolge bewirkt die Eingabe oder Ausgabe entweder einer einzelnen Information oder eines Informationsblocks.
Beim Blocktransfer enthält beispielsweise ein erster EA-Befehl eine Angabe über die
Art der auszuführenden Operation (Eingabe oder Ausgabe) und die Adresse der aufzurufenden peripheren Einheit.
Ein zweiter EA-Befehl enthält die Anfangsadresse eines für die betreffende Operation infrage kommenden Arbeitsspeicherbereichs. Durch einen dritten EA-Befehl wird
schließlich die Blocklänge oder gelegentlich die Endadresse des betreffenden Arbeitsspeicherbereichs angegeben.
Hierzu besitzt das EA-Werk neben einer eigenen Steuerung, einem Befehlsregister und anderem, einen
sogenannten Bytezähler und ein Register für die laufende (Arbeitsspeicher-) Adresse, die, von der Anfangsadresse ausgehend, nach Maßgabe der Stellung des Bytezählers
jeweils um 1 erhöht bzw. erniedrigt wird, bis der Bytezähler auf Null steht oder die Endadresse
erreicht ist.
Das EA-Werk enthält manchmal noch Ein-Ausgabe-Pufferspeicher,
die zum Ausgleich unterschiedlicher •Taktphasen, unterschiedlicher Ein-Ausgabegeschwindigkeiten
und bzw. oder unterschiedlicher Breiten der Übertragungskanäle dienen. Häufig sind die Pufferspeicher jedoch
den peripheren Einheiten zugeordnet.
Pur den Anschluß von peripheren Einheiten, bei denen
ein sehr schneller Zugriff zum Arbeitsspeicher notwendig
ist, von Zusatz-Prozessoren mit Sonderfunktionen, aber auch für die Kopplung von Datenverarbeitungsanlagen
ist die Verwendung von EA-Werken der beschriebenen Art nicht besonders zweckmäßig. Es ist auch schon bekannt,
VPA 9/210/1039 ■ -3-
309883/0816
EA-Werke so auszubilden, daß die betreffenden EA-Schnittstellen die Punktionen von ."direkten Arbeitsspeicherschnittstellen"
aufweisen. Die Arbeitsspeicheradressen innerhalb bestimmter verarbredeter Speicherbereiche werden
hierbei nicht durch "Befehle von der Zentraleinheit, sondern durch die peripheren Einheiten selbst bereitgestellt,
die dazu natürlich speziell ausgebildet sein müssen. Solche direkten Arbeitsspeicherschnittstellen
können dann aber für andere periphere Einheiten nicht benützt werden und liegen daher oft brach.
Der Erfindung liegt nun die Aufgabe zugrunde, ein durch EA-Befehle parametrierbares. EA-Werk mit zentraler
Adressenbereitstellung so auszubilden, daß jeder Standardkanal die Funktion einer direkten Arbeitsspeicherschnittstelle
übernehmen kann. Gemäß der Erfindung wird diese Aufgabe bei einer Einrichtung für
den Datentransfer zwischen einer mindestens einen. Arbeitsspeicher enthaltenden zentralen Einheit und
mindestens einer periplieren Einheit, die Arbeitsspeicheradressen anzugeben in der Lage ist, mit einem
Register für die laufende Arbeitsspeicheradresse, einem Kanalbefehlsregister, einer Steuereinrichtung und Ein-Ausgabepufferspeichern
(EA-Werk) dadurch gelöst, daß Mittel vorgesehen sind, die beim Vorliegen eines entsprechenden
Kanalbefehls die Übernahme einer von der peripheren Einheit zusammen mit einem ersten Datenanforderungssignal
ausgegebenen Arbeitsspeicheradresse und ihre Zwischenspeicherung bewirken und aufgrund dieses
ersten oder eines von der peripheren Einheit ausgegebenen zweiten Datenanforderungssignals den Datentransfer zwischen
der adressierten Arbeitsspeicherzelle und der peripheren Einheit veranlassen.
VPA 9/210/1039 -4-
3 0 9 8 3 3 / ü >* 1 6
223280
Im folgenden werden Ausführungsbeispiele der Erfindung anhand der Zeichnung näher erläutert. Die Pig. 1 zeigt
eine zentrale Einheit ZE, die durch den Arbeitsspeicher ASP und das Steuer- bzw. Programmwerk StV/ angedeutet ist.
Das zur zentralen Einheit ZE gehörende Rechenwerk sowie die dem Arbeitsspeicher zugeordneten Hilfseinrichtungen
wie Adressregister, Ansteuereinrichtungen, Schreib-Leseregister
und der für die Regelung des Speicherzugriffs wichtige Arbeitsspeicherkoordinator sind in der
Figur nicht dargestellt, da sie für die Erfindung keine unmittelbare Bedeutung haben.
Das durch eine gestrichelte Umrandung hervorgehobene
EA-Werk EAW enthält eine eigene Steuereinrichtung EASt, ein Befehlsregister BFR, ein Register für die
laufende Arbeitsspeicheradresse ADRR, einen. Bytezähler BZ und ein 1 Bit-Register R. Da in der Regel das EA-Werk
viele Anschlußstellen aufweist, die zum großen Teil oder insgesamt durch periphere Einheiten belegt sind
und daher mehrere Datenanforderungen gleichzeitig eintreffen können, besitzt das EA-Werk ein in. der Figur
nicht dargestelltes Prioritätsnetzwerk, welches die Verteilung der verfügbaren Arbeitsspeicherzyklen auf die
einzelnen Anschlußstellen (Kanäle) entsprechend ihrer Rangordnung regelt. Die nicht sofort berücksichtigten
Datenanforderungen werden in einem ebenfalls nicht dargestellten Register zwischengespeichert (Warteschlange).
Geht nun also eine Datenanforderung von einer peripheren Einheit ein und wurde durch das Betriebssystem (Organisationsprogramm)
ein entsprechender Kanalbefehl bzw. eine Befehlsgruppe bereitgestellt, so wird durch die Steuerung
des EA-Werks der Kanalbefehl bzw. die Befehlsgruppe aktiviert und der Datentransfer läuft in der schon ein-
VPA 9/210/1039
309883/0 P. 16
gangs "beschriebenen Weise ab. G-emäß der Erfindung wird
ein weiterer Kanalbefehl definiert, der der zugehörigen Anschlußstelle die Punktionen einer "direkten Arbeitsspeicherschnittstelle"
gibt. Wie schon erwähnt wurde, erfolgt hier die Angabe der Arbeitsspeicheradressen
durch die angeschlossene periphere Einheit, im Gegensatz zum Betrieb über Standardschnittstellen, bei denen
die Adressen durch Programmbefehle bestimmt werden.
Im folgenden werden anhand der Pig. 2, 3a und 3b
Möglichkeiten für den Funktionsablauf beschrieben. Hierzu sei zunächst willkürlich vorausgesetzt, daß die
Schnittstelle über je ein Signalbündel für die Eingabe und Ausgabe verfügt. Pur die Eingabe von Adressen und
Daten sei nur ein Signalbündel vorhanden. Im übrigen möge die Schnittstelle nach dem an sich bekannten
Quittungsprinzip arbeiten. Das ist in den Fig. 2, 3a und 3b mit Hilfe der Pfeile angedeutet, die zeigen
sollen, daß zwischen dem Beginn und dem Ende der zwischen der peripheren und der zentralen Einheit ausgetauschten
Signale, insbesondere des Datenanforderungssignals PA der peripheren Einheit und des Quittungssignals
QP der zentralen Einheit eine unmittelbare Abhängigkeit besteht. Der zeitliche Abstand der voneinander abhängigen
Zustandsänderungen ist zum geringen Teil durch geräteinterne
Signallaufzeiten, im wesentlichen aber durch die Signallaufzeiten auf den Yerbindungsleitungen bestimmt.
Der gleiche zeitliche Abstand muß mindestens verstreichen, ehe nach Beendigung eines Quittungssignals eine neue
Datenanforderung ausgelöst wird.
B#i einer ersten Möglichkeit erfolgt der Datentransfer
VPA 9/210/1039 -6-
309883/0816
nach einer sowohl in der peripheren Einheit als auch
im· EA-Werk festgelegten Prozedur jedesmal in beiden
Richtungen. Durch eine 1. Datenanforderung PA der
peripheren Einheit wird der zugehörige, in einem Register des EA-Werks oder an einer vereinbarten Speicherstelle
hinterlegte Kanalbefehl aktiviert und die mit der 1. Datenanforderung PA eingegebene Arbeitsspeicheradresse
ADR vom EA-Y/erk hinterlegt, vorzugsweise im Register für die laufende Arbeitsspeicheradresse. Als
Kennzeichnung der Hinterlegung wird das 1 Bit-Register
R auf "1" gesetzt. (Es kann dafür auch eine besondere
Stelle im Operationsteil des Befehlsregisters BPR vorgesehen werden). Der Inhalt der adressierten Speicherzelle
wird zusammen mit einem Quittungssignal QP an die periphere Einheit ausgegeben. Die hinterlegte Adresse
bleibt unverändert, was bedeutet, daß die sonst bei der
blockweisen Datenausgabe nach jedem einzelnen Transfer erfolgende Adressenänderung (Erhöhung oder Erniedrigung
um 1) nunmehr unterdrückt wird.
Mit der anschließenden 2. Datenanforderung PA, die von
der peripheren Einheit aufgrund der getroffenen Festlegung auf jeden Fall abgegeben wird, sendet die
periphere Einheit ein Datum DE. Das EA-Werk erkennt die empfangene Information als Datum, weil das Kennzeichnungsbit
im 1 Bit-Register R noch gesetzt ist, quittiert den Empfang des Datums DE und schreibt es
in die mit der vorausgegangenen Datenanforderung adressierte Speicherzelle ein. Sendet die periphere Einrichtung
dabei das gleiche Datum DE zurück, das sie bei der unmittelbar vorausgegangenen Ausgabe DA
empfangen hat, so bleibt die betroffene Speicherzelle beim Einschreiben des Datums unverändert. Bei dem
YPA 9/210/1039 -7-
3 09883/08 16
abgelaufenen Zyklus handelt es sich also der Gesamtwirkung
nach um eine Datenausgabe. Deckt sich jedoch das mit der 2. Datenanforderung PA eingegebene Datum DE
nicht mit dem vorher ausgegebenen Datum DA, so wird der Inhalt der adressierten Speicherzelle mit dem neuen Datum
DE Überschrieben, d. h. verändert. Es handelt sich in diesem Falle also ingesamt um eine Dateneingabe. Nach
Beendigung des Zyklus wird das KennzeiGhnungsbit im 1 Bit-Register R auf "0" zurückgesetzt, was zur Folge
hat, daß die bisher hinterlegte Arbeitsspeicheradresse ihre Bedeutung verliert und die mit der nächsten Datenanforderung
von der peripheren Einheit angebotene Arbeitsspeicheradresse vom EA-7/erk als solche erkannt und übernommen
werden kann.
Die bei der geschilderten Betriebsweise während der jeweils zweiten Datenanforderung freien Datenausgabeleitungen
können vom EA-Werk mit einem vereinbarten Muster beaufschlagt werden, dessen fehlerfreier Empfang durch
die periphere Einheit geprüft wird.
Bei der beschriebenen Betriebsart, deren zeitlicher, Ablauf
in Pig. 2 dargestellt ist, ist ein die Transferrichtung bestimmendes 'Signal nicht erforderlich, v/eil
die jeweilige Transferrichtung der Einzeldaten von vorneherein festgelegt ist. Damit vermindert sich der Aufwand
der Schnittstelle. Nachteilig an der beschriebenen Betriebsart ist im Hinblick auf den Zeitbedarf die
beim Zyklus "Datenausgabe" zwangsläufig auf die Datenausgabe DA im engeren Sinn folgende, an sich überflüssige
Wiedereingabe des eben zuvor ausgegebenen Datums. Indessen kann das Zurücksenden des Datums zu Prüfzwecken ausgenützt
werden.
VPA 9/210/1039 -8-
30988^/0816
223280]
Der höhere Zeitaufwand kann bei einer zweiten Betriebsart dadurch teilweise vermieden werden, daß gleichzeitig
mit der !Datenanforderung PA der peripheren Einheit und
mit der Arbeitsspeicheradresse ein Signal TR (Richtungssignal) übertragen wird, das die Transferrichtung bestimmt.
Bezeichnet das Richtungssignal TR eine Datenausgabe, so antwortet das EA-Werk mit einem Quittungssignal QP,das von dem Inhalt der adressierten Speicherzelle
begleitet 'ist. Nach Empfang des ausgegebenen Datums DA beendet die periphere Einheit ihre Datenanforderung
PA, was wiederum die Beendigung des Quittungssignals QP zur Folge hat. Nachdem die periphere Einheit
das Ende des Quittungssignals festgestellt hat, kann sie eine neue Datenanforderung stellen. Der zeitliche
Ablauf des Ausgabevorgangs ist in Fig. 3& dargestellt.
Fordert das die neue Datenanforderung PA begleitende Richtungssignal TR eine Dateneingabe (Fig. 3), so laufen
zunächst weitgehend dieselben Signalfolgen ab, wie bei der Datenausgabe. Ein ganz wesentlicher Unterschied dazu
besteht allerdings darin, daß der Inhalt der adressierten Speicherzelle nunmehr nicht ausgegeben wird. Vielmehr
wird die vm der zentralen Einheit gesendete Arbeitsspeicheradresse ADR im EA-Werk vorerst nur zwischengespeichert,
beispielsweise wieder in dem Register ADRR für die lauftide Arbeitsspeicheradresse. Eine zweite Datenanforderung
der peripheren Einheit ist dann von dem einzugebenden Datum begleitet. Wieder antwortet das
EA-Werk mit einem Quittungssignal und hinterlegt das ankommende Datum unter der vorher eingegebenen Adresse
im Arbeitsspeicher, sobald ihm ein Arbeitsspeicher zyklus zur Verfügung steht.
VPA 9/210/1039 -9-
309883/0818
Man sieht, insbesondere durch Vergleich der in den Pig. 2, 3a und 3b gezeigten Signalabläufe, daß die
Datenausgabe bei der zweiten Betriebsart nur die Hälfte der Zeit wie bei der ersten Betriebsart beansprucht,
wogegen sich bei der Dateneingabe in dieser Hinsicht kein Unterschied ergibt. Man erkennt aber auch, daß
die erste Betriebsart (Pig. 2) bei jedem Datentransfer zwei Arbeitsspeicherzugriffe erfordert, während die
zweite Betriebsart mit jeweils einem Zugriff auskommt.
Eine Verkürzung auch der für die Dateneingabe nach der zweiten Betriesart benötigten Zeit wäre durch die
Bereitstellung getrennter Leitungsbündel für die Eingabe der Arbeitsspeicheradresse und des Datums möglich,
was natürlich den Aufwand wesentlich erhöhen würde. Zu beachten ist auch, daß das zusätzliche Leitungsbündel
für die Adresseneingabe bei der Verwendung der Schnittstelle als Standardschnittstelle brach läge.
Eine weitere Möglichkeit der Organisation der Dateneingabe und -Ausgabe ergibt sich folgendermaßen. Wie bei
der zv/eiten Betriesart wird die für eine Datenausgabe mit der Datenanforderung und dem Richtungssignal TR
"Ausgabe" angebotene Arbeitsspeicheradresse zunächst von der Steuerung EASt des EA-Werks in das Register ADRR
für die laufende Arbeitsspeicheradresse eingeschrieben und anschließend der Inhalt der adressierten Arbeitsspeicherzelle ausgegeben. Die hinterlegte Adresse
bleibt jedoch erhalten. Soll anschließend eine weitere Ausgabe mit veränderter Adresse erfolgen, so
wird die Wirkung des Kennzeichnungsbits durch das mit
der neuen Datenanforderung mitgelieferte Richtungssignal aufgehoben.
VPA 9/210/10339 -10-
309883/0816
Eine Eingabe setzt nunmehr voraus, daß unmittelbar vorher
von der gleichen peripheren Einheit eine Ausgabe angefordert wurde, bei der die Arbeitsspeicheradresse
hinterlegt wurde. Die mit der Datenanforderung und dem .Richtungssignal "Eingabe" angebotene Information wird
vom EA-V/erk als Eingabedatum erkannt und in die Arbeitsspeicherzelle geschrieben, deren Adresse noch immer im
Register ADR^ für die laufende Arbeitsspeicheradresse
steht. Bei diesem Vorgang wird die Adresse ebenfalls nicht verändert. Es ist deshalb der peripheren Einheit
nach einer vorausgegangenen Ausgabe möglich, beliebig oft in die gleiche Arbeitsspeicherzelle einzugeben.
Soll in eine andere Arbeitsspeicherzelle eingeschrieben werden, so rn^/uß vorher von der peripheren Einheit
eine Ausgabe aus der betreffenden Zelle angefordert werden, um dabei dem EA-Werk die relevante Arbeitsspeicheradresse zu übergeben.
Es besteht die Möglichkeit, daß das für die Dateneingabe über die für zentral gesteuerten Blocktransfer
optimierte Standardschnittelle zur Verfügung stehende Leitungsbündel zur Übertragung einer vollständigen
Arbeitsspeicheradresse zu knapp bemessen ist. Da es häufig genügt, wenn eine bestimmte periphere Einheit
unmittelbaren Zugriff nur zu einem Teil des Arbeitsspeichers erhält, braucht sie an das EA-T,Verk auch
nur solche Teiladressen zu übermitteln, die einzelne Zellen innerhalb des zugeordneten Speicherbereichs
bestimmen. Der restliche Teil der gesamten Arbeitsspeicheradresse kann als Vorsatz- bzw. Basisadresse
im Kanalbefehl enthalten sein.
VPA 9/210/1039 . -11-
309883/0 8 16
Eine andere Möglichkeit zur Umgehung der angegebenen Schwierigkeit, die vor allem dann in Präge kommt,
wenn die Verfügbarkeit des Arbeitsspeichers für die periphere Einheit nicht eingeschränkt sein soll, besteht
darin, zur Übergabe der ganzen Arbeitsspeicheradresse an das EA-Werk mehrere, z. B. zwei oder drei
Transfers durchzuführen. Dementsprechend müssen anstelle eines einzigen Kennzeichnungsbits deren mehrere
bzw» anstelle des 1 Bit-Registers ein Register für mehrere Bits oder ein Zählregister vorgesehen werden.
lieben der großen Flexibilität, die sich daraus ergibt,
daß für die zentral gesteuerten. Blocktransfer opti- " mierten Standardkanäle auch noch wahlweise die
Punktionen eines direkten Arbeitsspeicherzugriffs übernehmen können, liegt der besondere Vorteil
des angewandten Prinzips wegen der Mitwirkung der zentralen Steuerung am Arbeitsspeicherzugriff in der
Möglichkeit, die hier zumeist ohnehin vorhandenen Speicherschutzeinrichtungen mitbenutzen zu können.
3 Figuren
11 Patentansprüche
VPA 9/210/1039 -12-
Claims (11)
- -12-PatentansprücheEinrichtung für den Datentransfer zwischen einer mindestens einen Arbeitsspeicher enthaltenden zentralen .Einheit und mindestens einer peripheren Einheit, die Arbeitsspeicheradressen anzugeben in der Lage ist, mit einem Register für die laufende Arbeitsspeicheradresse, einem Kanalbefehlregister, einer Steuereinrichtung und Ein- Ausgabepufferspeichern (EA-Werk), dadurch gekennzeichnet, daß Mittel vorgesehen sind, die beim Vorliegen eines entsprechenden Kanalbefehls die Übernahme einer von der peripJSren Einheit zusammen mit einem ersten Datenanforderungssignal ausgegebenen Arbeitsspeicheradresse und ihre Zwischenspeicherung bewirken und aufgrund dieses ersten oder eines von der peripheren Einheit ausgegebenen zweiten Datenanf or derungs signal s den Datentransfer zwischen der adressierten Arbeitsspeicherzelle und der peripheren Einheit veranlassen.
- 2. Einrichtung nach Anspruch 1, dadurch gekenn zei chne t, daß bei der Übernahme einer Arbeitsspeicheradresse ein Kennzeichnungsbit im Operationsteil des Kanalbefehlsregisters oder in einem besonderen Register gesetzt und erst dann gelöscht wird, wenn die betreffende Arbeitsspeicheradresse nicht mehr gültig ist.
- 3. Einrichtung nach Anspruch 1 oder 2,dadurch ge kennzeichne t, daß die Richtung des Datentransfers von einem von der peripheren Einheit gleichzeitig mit dem ersten Datenanforderungssignal ausge-VPA 9/210/1035 -13-309883/081Sgebenen Richtungssignal abhängt.
- 4. Einrichtung nach Anspruch' 3, dadurch gekennzeichnet, daß bei einer Dateneingabe in den Arbeitsspeicher der zentralen Einheit die periphere Einheit gleichzeitig mit der Aussendung des zweiten Batenanforderungssignals die entsprechenden Daten snbietet.
- 5. Einrichtung nach Anspruch 4, dadurch gekennzeichnet, daß eine durch die periphere Einheit mit Datenanforderungs- und Richtungssignal ausgelöste Dateneingabe in eine Speicherzelle mit unveränderter Adresse beliebig oft auf eine mit der Eingabe der betreffenden Adresse verbundenen Datenausgabe erfolgt.
- 6. Einrichtung nach Anspruch 1 oder 2, dadurch gekennzei ohne t, daß der Datentransfer zwischen dem Arbeitsspeicher der zentralen Einheit und der peripheren Einheit in folgenden Schritten abläuft:a) Ausgabe der Arbeitsspeicheradresse mit dem ersten · Datenanforderungssignal durch die periphere Einheit,b) Lesen der adressierten Arbeitsspeicherzelle und Übergabe ihres Inhalts an die periphere Einheit,c) Bereitstellung eines Datums mit dem zweiten Datenanforderungssignal durch die periphere Einheit und Eingabe dieses Datums in die vorher adressierte Arbeitsspeicherzelle, deren Adresse zu diesem Zweck zwischengespeichert wurde.VPA 9/210/1039 - ' -14-309883/0816-H-
- 7. Einrichtung, nach Anspruch 1 oder 2 mit getrennten Leitungsbündeln für Adresseneingabe, Dateneingabe und Datenausgabe, dadurch gekennzeichnet daß der Datentransfer unabhängig von seiner durch das Richtungssignal bestimmten Richtung während der ersten Datenanforderung abgewickelt wird.
- 8. Einrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichne t, daß die Zwischenspeicherung der von der peripheren Einheit ausgegebenen Arbeitsspeicheradresse in dem Register für die laufende Arbeitsspeicheradresse erfolgt.
- 9. Einrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennze ichne t, daß die zu transferierenden Daten zur Anpassung der Taktphase und/oder unterschiedlicher Ein- Ausgabegeschv/indigkeiten in Ein- Ausgabepufferspeichern zwischengespeichert werden.
- 10. Einrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die zu transferierenden Daten zum Ausgleich unterschiedlicher Breiten der Daten bzw. Adressen-Übertragungswege in Ein- Ausgabe- Pufferspeichern zwischengespeichert werden und daß zur Eingabe einer vollständigen Arbeitsspeicheradresse bzw. zur Eingabe oder Ausgabe eines vollständigen Datums jeweils mehrere Datenanforderungen gleicher Art erfolgen.VPA 9/210/1039 ■ -15-309883/0816ORiGMNAL JNSPECTED
- 11. Einrichtung nach einem der Ansprüche 1 bis 8, d a durch gekennzeichnet, daß die periphere Einheit jeweils nur Teiladressen zur Auswahl von Arbeitsspeicherzellen innerhalb von Speicherbereichen zur Verfügung stellt und daß der restliche, die Speicherbereiche bestimmende Teil der Arbeitsspeicheradresse als Vorsatz- bzw, Basisadresse iia Kanalbefehl enthalten ist.VPA 9/210/1039303883/031?ORIGINAL INSPECTED
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19722232801 DE2232801B2 (de) | 1972-07-04 | 1972-07-04 | Einrichtung für den Datentransfer |
FR7322061A FR2191770A5 (de) | 1972-07-04 | 1973-06-18 | |
IT2596373A IT990762B (it) | 1972-07-04 | 1973-06-28 | Dispositivo per il trasferimento di dati |
LU67914D LU67914A1 (de) | 1972-07-04 | 1973-07-02 | |
GB3167473A GB1434041A (en) | 1972-07-04 | 1973-07-03 | Data input/output devices |
JP7495673A JPS4960138A (de) | 1972-07-04 | 1973-07-04 | |
NL7309350A NL7309350A (de) | 1972-07-04 | 1973-07-04 | |
BE133116A BE801912A (fr) | 1972-07-04 | 1973-07-04 | Dispositif pour le transfert de donnees |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19722232801 DE2232801B2 (de) | 1972-07-04 | 1972-07-04 | Einrichtung für den Datentransfer |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2232801A1 true DE2232801A1 (de) | 1974-01-17 |
DE2232801B2 DE2232801B2 (de) | 1975-03-20 |
Family
ID=5849670
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19722232801 Pending DE2232801B2 (de) | 1972-07-04 | 1972-07-04 | Einrichtung für den Datentransfer |
Country Status (8)
Country | Link |
---|---|
JP (1) | JPS4960138A (de) |
BE (1) | BE801912A (de) |
DE (1) | DE2232801B2 (de) |
FR (1) | FR2191770A5 (de) |
GB (1) | GB1434041A (de) |
IT (1) | IT990762B (de) |
LU (1) | LU67914A1 (de) |
NL (1) | NL7309350A (de) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4403282A (en) | 1978-01-23 | 1983-09-06 | Data General Corporation | Data processing system using a high speed data channel for providing direct memory access for block data transfers |
-
1972
- 1972-07-04 DE DE19722232801 patent/DE2232801B2/de active Pending
-
1973
- 1973-06-18 FR FR7322061A patent/FR2191770A5/fr not_active Expired
- 1973-06-28 IT IT2596373A patent/IT990762B/it active
- 1973-07-02 LU LU67914D patent/LU67914A1/xx unknown
- 1973-07-03 GB GB3167473A patent/GB1434041A/en not_active Expired
- 1973-07-04 BE BE133116A patent/BE801912A/xx unknown
- 1973-07-04 JP JP7495673A patent/JPS4960138A/ja active Pending
- 1973-07-04 NL NL7309350A patent/NL7309350A/xx unknown
Also Published As
Publication number | Publication date |
---|---|
JPS4960138A (de) | 1974-06-11 |
FR2191770A5 (de) | 1974-02-01 |
NL7309350A (de) | 1974-01-08 |
DE2232801B2 (de) | 1975-03-20 |
GB1434041A (en) | 1976-04-28 |
LU67914A1 (de) | 1974-01-18 |
IT990762B (it) | 1975-07-10 |
BE801912A (fr) | 1974-01-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2455803C2 (de) | Mehrprozessor-Datenverarbeitungsanlage | |
DE3004827C2 (de) | Datenverarbeitungsanlage | |
DE1524101C3 (de) | Mehrfach rechnende Datenverarbeitungsanlage | |
DE3300260C2 (de) | ||
EP0115609B1 (de) | Schaltungsanordnung zur Adressierung der Speicher mehrerer datenverarbeitender Einrichtungen in einem Mehrprozesssorsystem | |
DE2646296A1 (de) | Assoziative elektronische schaltungsanordnung aus digitalen prozessoren | |
DE2341549A1 (de) | Einrichtung zur ueberwachung und registrierung von betriebsvorgaengen in einer datenverarbeitungsanlage | |
DE1774052B1 (de) | Rechner | |
DE3710813A1 (de) | Datenverarbeitungssystem sowie verfahren dafuer | |
EP0062141B1 (de) | Schaltungsanordnung zur Eingabe von Steuerbefehlen in ein Mikrocomputersystem | |
DE3013064C2 (de) | Schaltungsanordnung zur Übertragung von Bitgruppen zwischen einer von mehreren peripheren Einheiten und einem Pufferspeicher | |
DE2806409A1 (de) | Vorrichtung zur reduzierung der befehlsausfuehrungszeit bei einem rechner mit indirekter adressierung eines datenspeichers | |
DE1774053A1 (de) | Digitaldaten-UEbertragungssystem | |
DE2161213B2 (de) | Verfahren und Steuereinheit zum Übertragen von Datenwortblöcken | |
DE10306285A1 (de) | Mikrocomputersystem | |
DE2404887C2 (de) | Schaltungsanordnung für den Informationsaustausch mit einem Rechner | |
DE1762205C3 (de) | Schaltungsanordnung für ein elektronisch gesteuertes Selbstwählamt | |
DE2232801A1 (de) | Einrichtung fuer den datentransfer | |
DE1960278A1 (de) | Pufferung von Steuerwort- und Datenwort-Systemspeicheruebertragungen in einem UEbertragungssystem-Steuerspeicher | |
DE2507405A1 (de) | Verfahren und anordnung zum synchronisieren der tasks in peripheriegeraeten in einer datenverarbeitungsanlage | |
DE2606295C3 (de) | Anordnung zur Übertragung von Zeichen zwischen über einen Multiplexkanal ansteuerbaren peripheren Einheiten und einem Arbeitsspeicher eines Zentralprozessors | |
DE10310340A1 (de) | Datenzugriffsverfahren und System mit verteiltem, gemeinsam genutzten Speicher | |
DE19850650C2 (de) | Verfahren zum Übertragen von Daten | |
EP1249759A1 (de) | Programmgesteuerte Einheit | |
DE2612316C3 (de) | Anordnung zur Steuerung des Multiplexbetriebes zwischen mehreren Kanälen und einer zentralen Steuerschaltung eines Ein-/Ausgabewerkes in einem Datenverarbeitungssystem |