Przedmiotem wynalazku jest urzadzenie do zmniejsza¬ nia czasu wykonania rozkazu w komputerze wykorzystu¬ jacym adresowanie posrednie pamieci operacyjnej, znajdujacej sie w komputerze, w którym adres rzeczywi¬ sty w pamieci operacyjnej zostaje wyszukany w zespole 5 obliczajacym adres za pomoca adresu bazowego, odczy¬ tanego z pamieci odniesienia odpowiednio do adresu wejsciowego oraz co najmniej jednegoparametru adreso¬ wego, który uprzednio zostal wprowadzony do pamieci rejestrowej w zwiazku z wykonaniem odczytu rozkazu z 10 pamieci programów i przeniesionego do rejestruparame¬ trów przed obliczeniem adresu.W szwedzkim opisie patentowym nr 365 093 przedsta¬ wiono uklad komputerowy, w którym rózne funkcje sa podzielone na tak zwane bloki funkcyjne, z których 15 kazdy wykonuje swoja funkcje zgodnie z indywidualnym programem sterowania. Sekwencja rozkazów odpowia¬ dajaca pewnej funkcji moze obejmowac skok do pew¬ nego punktu startowego w programie sterujacym nalezacym do innego bloku funkcyjnego dlazapoczatko- 20 wania funkcji w tym bloku, na przyklad odczytanie zawartosci rejestru danych, a nastepnie skok zostaje wykonany do trzeciego bloku funkcyjnego dla wykona¬ nia wypisania danych odczytowych na odczytywalnym nosniku. 25 Takomunikacja miedzy blokami danych wymaga, aby odpowiednie programy sterujace mogly adresowac potrzebne punkty startowe w innych programach, co oznacza wedlug techniki konwencjonalnej, ze kazdypro¬ gram sterujacy zostaje zapisany dla obszaru otaczaja¬ cego, w którym on ma pracowac. Dla uzyskania maksymalnej elastycznosci, przy wykonaniu zmian kon¬ figuracji systemowych, wprowadzaniu nowych bloków funkcyjnych, modyfikacji istniejacych bloków i podob¬ nych, wspomniany wyzej opis patentowy przestawia spe¬ cjalna technike adresowania, która umozliwia wykona¬ nie zmian bez wywarcia wplywu na posrednio wspóldzialajace indywidualne programy sterujace w odniesieniu do adresów skoku. W zwiazku z wykona¬ niem rozkazu programowego, obejmujacego zapis, albo odczyt w pamieci operacyjnej, albo w obszarze pamieci operacyjnej, nalezacej do pewnego bloku funkcyjnego, trzeba znacznej ilosci czasu dla obliczenia adresu, ponie¬ waz to zawsze wymaga odczytania adresu bazowego z pamieci odniesienia odpowiednio do adresu wejscio¬ wego, okreslonego rozkazem programowym, który jest nastepnie kombinowany zjednym lub wiecej—paranie* irami auinowymi, jakie zostaly przeslane, z pamieci rejestrowej do rejestru parametrów w polaczeniuz zespo¬ lem obliczania adresów.Parametry adresowe sa zmiennymi, które zostaly wprowadzone do pamieci rejestrowej, wzwiazku zwyko¬ naniem wczesniejszego rozkazu tioprowadzonego z pamieci programowej, a ich celem jest wyszczególnienie specyficznej czesci obszaru pamieci jakazostalawybrana przez adres bazowy odebrany od pamieci odniesienia.W ukladzie, w którym trzeba wykonac kilka takich operacji odczytu i zapisu, mozna uzyskac duzy wzrostsprawnosci,jezeli mozna b\f. »b zmniejszac czasy oczeki¬ wania powodowane programem standardowym oblicza¬ nia adresów. Mozna wedlug wynalazku rozpoczynac obliczanie adresów, w odpowiednim czasie, przed tym jak rozpatrywany rozkaz programowy ma byc wykonany 5 przy cz^m czas oczekiwania w wiekszosci wypadków jest eliminowany.Urzadzenie do zmniejszania czasu wykonania roz¬ kazu w komputerze wykorzystujacym adresowanie pos¬ rednie pamieci operacyjnej, umieszczonej w komputerze, 10 w którym adres rzeczywisty w pamieci operacyjnej zos¬ taje wyszukany w zespole manipulowania adresowego za pomoca adresu bazowego, który zostaje odczytany z pamieci odniesienia odpowiednio do adresu wejscio¬ wego, oraz co najmniej jednego parametru adresowego 15 jaki uprzednio zostal wprowadzony do pamieci rejestro¬ wej w zwiazku z wykonaniem odczytu rozkazu z pamieci programów, wedlug wynalazku charakteryzuje sie tym, ze ma pamiec buforowa dla przechowania sekwencyj¬ nego i tymczasowego rozkazów odczytanych z pamieci 20 programów w kolejnosci wykonania, ponadto ma zespól odczytowy dla odczytu adresów bazowych zewspomnia¬ nej pamieci odniesienia odpowiednio do adresu wejscio¬ wego oraz odpowiednio do sygnalu odczytu* przy czym adres wejsciowyjak równiez sygnal odczytu sa wyprowa- 25 dzane od rozkazu doprowadzanego do wspomnianej kolejnosci wykonania, jezeli rozkazjest pierwszego typu, który dotyczy zapisu lub odczytu we wspomnianej pamieci operacyjnej. Ponadto urzadzenie ma zespól rejestrowy dla wskazania, ze rozkaz drugiego typu jaki 30 wprowadza parametry adresowe do pamieci rejestrowej zostal doprowadzony od wyjscia pamieci buforowej, nastepnie ma pierwszy zespól pobudzania dla zapoczat¬ kowania przesylu co najmniej jednego parametru od pamieci rejestrowej do wspomnianego zespolu manipu- 35 lowania adresowego, jezeli jest obecne wskazanie w zespole rejestrowanym oraz rozkazjakijest w kolejnosci dla wyprowadzenia na wspomniane wyjscie pierwszego typu oraz dla usuniecia wspomnianego wskazania z zespolu rejestrowego, kiedy przeslanie zostalo wyko- 40 nane, oraz ma drugi zespól pobudzania dla zapoczatko¬ wania obliczania adresu rzeczywistego w zaleznosci od tego, ze zaden z rozkazów zapisanych przed wspomnia¬ nym rozkazem doprowadzonym do pamieci buforowej nie jesf drugiego typu, przy czym nie ma zadnego wskaza- 45 nia w zespole rejestrowym kiedy jest odczytywany adres bazowy do zespolu manipulowania adresowego.Pamiec buforowa zawiera wiele slów pamieciowych dla sekwencyjnego i tymczasowego przechowania rozka¬ zów, przy czym pierwszy i drugi zespól pamieciowy 50 przydzielony do kazdego ze slów pamieciowych dla przechowania informacji wskazujacej, ze odnosny roz¬ kaz jest odpowiednio pierwszego i drugiego typu.Zespól manipulowaniaadresowego ma rejestradresów bazowych, zawierajacy co najmniej jeden stopien rejes- 55 trowy dla sekwencyjnego i tymczasowego przechowania adresów bazowych jakie sa odczytywane z pamieci odniesienia.Rejestr adresów bazowych zawiera ponadto wiele polozen bitów sygnalizujacych odpowiednio do liczby 60 164 stopni rejestrowych dla przechowania sygnalu wskazania od drugiego urzadzenia pobudzania razem z adresem bazowym odczytu, przy czym wyjscie jest doprowadzane od rejestru adresów bazowych dla uruchomienia zespolu obliczania adresów umieszczonego w zespole manipulo¬ wania adresów odpowiednio do zapisanego sygnalu wskazania jaki jest wyprowadzony na wspomniane wyjscie.Zespól manipulowania adresowego ma rejestr parame¬ trów dla przechowania co najmniej jednego parametru adresowego.Przedmiot wynalazku jest przedstawiony w przykla¬ dzie wykonania na rysunku, na którym fig. 1 przedstawia schemat blokowy ukladu sterowanego komputerem, fig. 2 — schemat blokowy pewnej liczby zespolów funkcyj¬ nych wlaczonych do jednostki centralnej, komputera, a fig. 3 przedstawia schemat obwodowy zawierajacy ele¬ menty funkcyjne, jakie sa konieczne dla przedstawienia wynalazku.Schemat blokowy na fig. 1 przedstawia uklad teleko¬ munikacyjny skladajacy sie z czesci telefonicznej TSH zawierajacej glównie skladniki elektromechaniczne, czesci wejscia i wyjscia obejmujacej wyposazenie interfej¬ sowe IOC, do którego sa przylaczone wyposazenie ope¬ ratora OPE oraz inne zewnetrzne wyposazenia IOE oraz centralny uklad przetwarzania CPS zawierajacy jed¬ nostke centralna CPU, pamiec operacyjna DS, pamiec odniesienia RS oraz pamiec programowa PS. Tenrodzaj ukladu zostal opisany w czasopismie „ERICSSON REVIEW" nr 2, 1976; Schemat blokowy na fig 2 przdstawia niektóre zespoly funkcyjne, które sa przylaczone do szyny jednostki cen¬ tralnej CPB wjednostce centralnej CPU. Zespoly DSH, RSH, PSH sa zespolami przetwarzania sygnalów, które daja wzajemne polaczenia odpowiednio zespolu pamie¬ ciowego DS, RS, PS z szynaCPB. ZespólIOH jest zespo¬ lem przetwarzania sygnalów czesci we/wy oraz zespól MIG jest generatorem mikrorozkazów, za pomoca któ¬ rych wykonuje sie zarzadzanie komunikacja miedzy róz¬ nymi zespolami. Charakterystycznymi dla ukladu wedlug wynalazku sa dodatkowe polaczenia bezposred¬ nie miedzy dwoma zespolami RSH oraz PSH dla pew¬ nych funkcji autonomicznych.Generator mikrorozkazów MIG zawiera pamiec PROM (programowana pamiec stala), która przchowuje sekwencje mikroprogramowe odpowiadajace wszystkim tym rozkazom, które moga byc wysylane przez zespól przetwarzania sygnalów PSH. Sekwencje programowe zawieraja rózne liczby mikrorozkazów, z których kazdy jeden zawiera adresy i rozkazy do zespolu funkcyjnego wysylania i odbierania. Kazda sekwencja zawiera mtkro- rozkaz, który powoduje przeslanie nastepnego rozkazu od zespolu PSH do zespolu MIG we wlasciwym czasie przed zakonczeniem sekwencji. Niektóre rozkazy, jakie sa odczytane z pamieci programów, PS za pomoca zespolu PSH, zawieraja jeden lub wiecej, parametrów adresowych. Parametr adresowy moze byc typu, który wyraznie wybiera pewna komórka pamieci, albo okres¬ lony rejestr w jednym z zespolów funkcyjnych. W przy¬ padku rozkazu, który dotyczy zapisu, lub odczytu w5 112164 6 pamieri operacyjnej DS„ jest zwykle jednakze potrzeb¬ nym obliczenie adresu rzeczywistego, za pomoca adresu bazowego, któryzostaje odczytanyz pamieci odniesienia RS oraz jednego lub wiecej parametrów adresowych, które sa odczytywane z pamieci rejestrowej stanowiacej czesc znspolu przetwarzania sygnalów DSH.Te parametry adresowe zostaja wprowadzone do pamieci rejestrowej w zwiazku z wykonaniem róznych sekwencji rozkazów, na przyklad kiedy wykonuje sie odczyt z pamieci operacyjnej, przy czym pozostaja one tamprzez rózne wartosci przedzialówczasu azdo chwili, kiedy samodyfikowane przy wykonaniu pózniejszej sek¬ wencji rozkazów.Przed tym,jakto nastapi, parametrysa wykorzystywane do obliczania adresów rzeczywistych stosownie do tego, co wyzej powiedziano.Mozna wedlug wynalazku wykonac obliczanie adre¬ sówdla takiego rozkazu, przed tym —jak rozkazma byc kolejno wykonany, przy czym uzyskuje sie zwiekszona predkosc wykonywania rozkazów.Zasada wedfcig wynalazkujest przedstawiona naprzy¬ kladzie wykonania podanym na fig. 3, w którym uwzg¬ ledniono te elementy funkcyjne zespolów przetwarzania sygnalów DHH, RSH, PSH. które sa istotne dla opisu.Wspomniane trzy zespoly sa przylaczone do szyny CPB jednostki centralnej droga poprzezkazdyzespól komuni¬ kacji HB1, HB2. HB3, zapomoca których mozna uzyski¬ wac selektywne przywolanie zespolów przetwarzania sygnalów przez generator mikrorozkazówMIG. Wzaje¬ mne przekazywanie sygnalówz odpowiednimi zespolami pamieciowymi DS, RS, PS — jest wykonywane —^ za pomoca zespolów interfejsowych HD, HR, HP. Ponadto zespoly PSH, oraz RSH sa bezposrednio polaczone za pomoca obwodów PR, RE, IA.Jak wpomniano poprzednio, zespól przetwarzania sygnalów DSH zawiera: pamiec rejestrowa RM, która przechowuje parametry jakie maja byc wykorzystywane dla obliczania adresów rzeczywistych,dla pamieciopera¬ cyjnej DS. Zespól przetwarzania danych RSH zawiera rejestr parametrów PR, który otrzymuje te parametry z pamieci rejestrowej RM, przed tym jak wykonuje sie obliczenia adresów, rejestr adresów bazowych, BR, zawierajacy wiele stopni rejestrowych Rl — Ri, FI — Fi dla przechowania adresów, które sa odbierane w obwo¬ dzie BA odpamieci odniesieniaRS razem z bitem sygnali¬ zujacym, który jest odbierany z elementu logicznego I AGI, oraz zespól obliczania adresów AC, w którym jest obliczany adres rzeczywisty do pamieci operacyjnej, sto- sownk do okreslonego algorytmu. Adres bazowy—zos¬ taje odczytany z pamieci odniesienia ygndni* z adresem wejsciowym,jakijestotrzymany w obwodzieIAanastep¬ nie zostaje zapoczatkowany odczyt za pomoca sygnalu pobudzajacego odbieranego w obwodzie RE. Zespól przetwarzania sygnalów PSH zawiera pamiec buforowa BM majaca wiele slów pamieciowych Wl — Wn dla sekwencyjnego tymczasowego przechowania rozkazów, które sa odczytywane z pamieci programowej PS, oraz dodatkowe urzadzenia pamieciowe Al —Aa, BI — Ba dla przechowania informacji zwiazanej z rozkazami w sposób jaki zostanie dalej przedstawiony.Pamiec BMjak równiez rejestrBR wzespole RSHjest typu .pierwszy wprowadzony — piet wszy wyprowa¬ dzony", co oznacza, ze dane jakie sa doprowadzone do wejsciapamieri buforowej zostajaprzekazanenawyjscie pamieci w takim samym porzadku, w jakim one zostaly wprowadzone do tej pamieci. Zespól PSH ponadto zawiera rejestr BO, element logiczny I AG2, element logiczny LUBOGoraz generatorkodówHO.Tenostat¬ ni manacera dostarczanietozkazu,któryzapoczatkowu- rcjestru parametrów PB. Odczyt rozkazuprogramowego zpamieci programowejPSjest autonomicznie sterowany z zespolu interfejsowego HP, co oznacza, ze nowe roz¬ kazy zostajaprzeslanedoslowa pamieciowegoWe,skoro tylko poprzedni rozkaz zostal przesuniety do slowa pamieciowego Wm.Jednoczesnie z przesylem rozkaz zostaje analizowany w zespole HP, ze wzgledu na dwie charakterystyki: a) czy rozkazjest tego typu, którywykonuje zapis, czy odczyt w pamieci operacyjnej? b) czy rozkazjesttegotypu,którywprowadza parame¬ try adresowe do pamieci rejestrowej? Jezeli odpowiedzna pytaniea)jesttwierdzaca,to urza¬ dzenie pamieciowe Aa zapisuje Jedynke", jezeli odpo¬ wiedz na pytanie b) jest twierdzaca, to urzadzenie pamieciowe BN zapisuje Jedynke". Kiedypoprzedzajace miejsca sa wolne, to rozkazy razem z ich informacja pomocnicza moga bycprzesuwanew pamiecibuforowej BM az do chwili,kiedy zostana doprowadzone do slowa pamieciowego Wl i odpowiednio, urzadzenia pamiecio¬ wego Al, BI. Jednoczesnie jak rozkaz zostaje doprowa¬ dzony droga poprzez obwód IO dla wykonania przez generator mikrorozkazów MIG, jezeli Jedynka" jest obecna w urzadzeniu pamieciowym BI, to zostaje ona przeslana do rejestru BO dla zaznaczenia, ze rozkaz wykonany jako ostatni byl typu, który wprowadza para¬ metry adresowe do pamieci rejestrowej RM.Informacja w urzadzeniu pamieciowym Aa zostaje wykryta orazpokazanaw obwodzieRE dladoprowadze¬ nia do zespolu RSH i pokazania, ze odczyt z pamieci odniesienia RS jest potrzebny.Jezeli stopien rejestrowy Ri w rejestrze adresów bazowych BR jest wolny, to adres bazowy odpowiadajacy adresowi wejsciowemuotrzyma¬ nemu droga poprzez obwód IA od slowa pamieciowego Wa pamieci buforowej BM zostaje nastepnie przeslany drogapoprzez obwódBA. Ponadto,jezeli Jedynka"zos¬ taje odebrana w obwodzie PR, toelement logiczny IAGI zostajepobudzony i bitsygnalizacyjnyzostajezapisanyw stopniu rejestrowym FI.Tenzapis stanowi warunek dla przesunieciazapisóww polozeniach Ri oraz Fi w rejestrze BR. Kiedy zapisy zostaly przesuniete do polozen Rl orazFI, tobit sygnali¬ zacyjny pobudza kalkulatoradresowyAC drogapoprzez wejscie SC oraz obliczanie adresów zostaje wykonane, przy czym jako podstawa do tego, sluzy zawartosc rejes¬ tru parametrów PR oraz stopien rejestrowy Rl rejestru adresów bazowych BR.Obliczany adres zostaje doprowadzony na wyjscie AA oraz zostaje wykorzystany przezzespól MIG przy wyko- 10 15 20 25 30 35 40 45 507 112 164 8 nywaniu odpowiedniego rozkazu, kiedy on osiagnal polozenie Wl pamieci buforowej BM. Wyzej wspo¬ mniany warunek w obwodzie PR zostaje odebrany z elementu logicznego LUB OG zespolu PSH, lecz tylko wtedy jezeli zadne z urzadzen pamieciowych BI — Bm. 5 ani tez rejestr BO nie zawiera Jedynki", która oznacza, ze zaden przesyl parametrów nie jest wymagany dla wykonania obliczenia adresów dla tego rozkazu, który jest zapisany w slowie pamieciowym Wn.Jezeli zgodnie z przykladem wykonania wedlug wyna- 10 lazku jest obecne „zero", w obwodzie PR nie moze byc wykonany zaden dalszy odczyt z pamieci odniesienia RS do rejestru BR i wobec tego równiez odczyty z pamieci programów PS musza byc tymczasowo zabronione.Praktycznie, mozna to uzyskac w taty sposób, ze przesy- 15 lanie zawartosci slowa pamieci Wn do slowa pamieci Wm — oraz do urzadzen pamieciowych An, Bn do urzadzen pamieciowych Am, Bm nie moze zostac wykonane, jezeli nie zostal odebrany sygnal kontrolny, z zespolu RSH dla zaznaczenia, ze odczyt wymagany w obwodzie RE moze 20 byc wykonany.Przesuwanie parametrówjest tylko wtedy zapoczatko¬ wane, jezeli nastapila jakakolwiek zmiana parametrów adresowych w pamieci rejestrowej, RM od czasu poprzedniego przesylania parametrów do rejestru para- 25 metrów PR, oraz zgodnie z przykladem wykonania wed¬ lug wynalazku, to przesylanie jest tylko wtedy wykonywane, jezeli rozkaz kolejny dla wykonania, jest tego typu, który wykonuje zapis, albo odczyt w pamieci operacyjnej BS. Stosownie do tego warunku wstepnego 30 Jedynka" znajduje sie w rejestrze BO oraz urzadzeniu pamieciowym Al i wobec tego element logiczny I dostar¬ czy sygnal pobudzajacy do zespolu komunikacyjnego HB3. Jako wynik tego zostaje wykonane przerwanie, kiedy generator mikrorozkazów MIG ma doprowadzac 35 nastepny rozkaz od zespolu PSH, aby dokonywac odczytu z generatora kodów WO zamiast wykonania tego/ze slowa pamieci Wl. Rozkaz odczytany z genera¬ tora WO wskazuje na sekwencje rozkazów w zespole MIG, która powoduje potrzebe parametrów adresowych 40 biezacych dla obliczania adresu rzeczywistego jaki ma byc przeslany od pamieci rejestrowej RM droga poprzez szyne CPB do rejestru parametrów PR. Ponadto sekwen¬ cja mikroprogramów powoduje ustawienie zerowe rejes¬ tru BO droga poprzez obwód RR, który stosownie do 45 tego co wyzej powiedziano, stanowi jeden z warunków dla otrzymania Jedynki" w obwodzie PR.Zastrzezenia patentowe 50 1. Urzadzenie do zmniejszania czasu wykonania roz¬ kazu w komputerze wykorzystujacym adresowanie pos¬ rednie pamieci operacyjnej, umieszczonej w komputerze, w którym adres rzeczywisty w pamieci operacyjnej zos¬ taje wyszukany w zespole manipulowania adresowego za 55 pomoca adresu bazowego, który zostaje odczytany z pamieci odniesienia odpowiednio do adresu wejsciowego oraz co najmniej jednego parametru adresowego jaki uprzednio zostal wprowadzony do pamieci rejestrowej w zwiazku z wykonaniem odczytu rozkazu z pamieci pro¬ gramów, znamienne tym, ze ma pamiec buforowa (BM) dla przechowania sekwencyjnego i tymczasowego rozka¬ zów odczytanych z pamieci programów (PS) w kolejnosci wykonania, ponadto ma zespól odczytowy (HR) dla odczytu adresów bazowych ze wspomnianej pamieci odniesienia (RS) odpowiednio do adresu wejsciowego (1A) oraz odpowiednio do sygnalu odczytu (RE), przy czym adres wejsciowy, jak równiez sygnal odczytu sa wyprowadzane od rozkazu (Wn) doprowadzanego do wspomnianej kolejnosci wykonania, jezeli rozkaz jest pierwszego typu, który dotyczy zapisu lub odczytu we wspomnianej pamieci operacyjnej (DS), ponadto ma zespól rejestrowy (BO) dla wskazania, ze rozkaz dru¬ giego typu jaki wprowadza parametry adresowe do pamieci rejestrowej (RM) zostal doprowadzony od wyjs¬ cia (IO) pamieci buforowej (BM), nastepnie ma pierwszy zespól pobudzania (AG2) dla zapoczatkowania przesylu co najmniej jednego parametru od pamieci rejestrowej (RM) do wspomnianego zespolu manipulowania adre¬ sowego (AC, PR, BR), jezeli jest obecne wskazanie w zespole rejestrowym (BO) oraz rozkaz jaki jest w kolej¬ nosci dla wyprowadzania na wspomniane wyjscie (IO) pierwszego typu oraz dla usuniecia wspomnianego wska¬ zania z zespolu rejestrowego (BO) kiedy przeslanie zos¬ talo wykonane, a ponadto urzadzenie ma drugi zespól pobudzania (OG, AGI) dla zapoczatkowania obliczania adresu rzeczywistego (AA) w zaleznosci od tego, ze zaden z rozkazów (Wl —Wm) zapisanych przed wspomnianym rozkazem (Wn) doprowadzonym do pamieci buforowej (BM) nie jest drugiego typu, przy czym nie ma zadnego wskazania w zespole rejestrowym (BO) kiedy jest odczy¬ tywany adres bazowy do zespolu manipulowania adreso¬ wego (AC, PR, BR). 2. Urzadzenie wedlug zastrz. 1, znamienne tym, ze pamiec buforowa (BM) zawiera wiele slów pamieciowych (Wl — Wn) dla sekwencyjnego i tymczasowego przecho¬ wania rozkazów, przy czym pierwszy i drugi zespól pamieciowy (Al — An, BI — Ba) przydzielone do kaz¬ dego ze slów pamieciowych dla przechowania informacji wskazujacej, ie odnosny rozkaz jest odpowiednio pier¬ wszego i drugiego typu. 3. Urzadzenie wedlug zastrz. 1, lub 2, mmkmm tym, ze zespól manipulowania adresowegoma rejestradresów bazowych (BR), zawierajacy co najmniej jeden stopien rejestrowy (Rl — RJ) dla sekwencyjnego i tymczasowego przechowania adresów bazowychjakie sa odczytywane z pamieci odniesienia (RS). 4. Urzadzenie wedlug zastrz. 3, znamienne tym, ze rejestr adresów bazowych (BR) zawiera ponadto wiele polozen bitów sygnalizujacych (FI —Fi) odpowiedniodo liczby stopni rejestrowych (Rl — Ri) dla przechowania sygnalu wskazania od drugiego urzadzenia pobudzania (OG, AGI) razem z adresem bazowym odczytu (BA), przy czym wyjscie (SC) jest doprowadzane od rejestru9 112 164 10 adresów bazowych (BR) dla uruchomienia zespolu obli¬ czania adresów (AC) umieszczonego w zespole manipu¬ lowania adresów odpowiednio do zapisanego sygnalu wskazania jaki jest wprowadzony na wspomniane wyjscie. 5. Urzadzenie wedlug zastrz. 4, znamienne tym, ze zespól manipulowania adresowego ma rejestr parame¬ trów (PR) dla przechowania co najmniej jednego parame¬ tru adresowego.I0B "i MIG- DSH Fig. 2 \-fOH CP8 RSH PSH DSB -I RSB \ PSBJ112 164 -MIG Fig. 3 CPB i DSH —L.RSH HB1 I I RM lHD\ 1-DSB HB2 T 1 PSH HB3 PR AG2^_ *W0 ? * UUL=1 H I—y-sc ! T AC*" ra kBR n R2 \F2\ i I I Jcf, jfj \JLPR BAA HR^ \AG1 RR.OOT1—JBO 4 4 4 4/ ft Li? 70 A 8M i 1B2 I ^J K?£ i/4 A? 1 IB2 I W2 ! ' i I ' \Am—\Bm I Wm ^n bn1 1 Wb WSB a -HP Prac. Poligraf. UP PRL. Naklad 120 egz.Cena 45 zl PL PL PL PL PL PL PL PL