DE2800483B2

DE2800483B2 - Schaltungsanordnung zur Ansteuerung von Mikroprozessorperipherie

Info

Publication number: DE2800483B2
Application number: DE19782800483
Authority: DE
Inventors: Helmut Dipl.-Ing. 8150 Holzkirchen Kosel
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1978-01-05
Filing date: 1978-01-05
Publication date: 1980-02-14
Also published as: DE2800483A1

Description

Die Erfindung betrifft eine Schaltungsanordnung zur Ansteuerung von nach Funktionen zusammengefaßten Peripherieblöcken in Mikroprozessorsteuerungssystemen über Daten-, Adreß- und Steuerbus mit zugeordneten Dekodiereinrichtungen.

Bei bekannten Steuerungen mit Mikroprozessoren (z. B. Hilberg, Piloty: Mikroprozessoren und ihre Anwendung, Oldenburg Verlag 1977, Seiten 46, 47) verkehrt der Mikroprozessor im allgemeinen mit der übrigen allgemeinen Hardware, die entsprechend ihrer Funktion in Peripherieblöcken eingeteilt ist, über Daten- und Adreßbusse. Zusätzlich stehen für den Verkehr mit dem Speicher, sei es der Befehls- oder auch der Datenspeicher, die Signale »memory-read« und »memory-write« sowie für den Verkehr mit der Peripherie die Signale »read« und »write« zur Verfügung. Die Signalleitungen für diese Signale werden zu einem Steuerbus zusammengefaßt

Für den Datentransfer zwischen Mikroprozessor und Peripherie wird derjenige Funktionsblock, der Daten empfangen oder senden soll, über den Adreßbus adressiert

Da abgesehen von den schon genannten Leitungen, die über den Prozessorzustand Aufschluß geben, keine zusätzliche Leitungen im Steuerbus vorhanden sind, muß durch vorangehende Ein-/Ausgabebefehle Quelle oder Bestimmungsort für das aufgerufene Datenbyte innerhalb der Peripherie definiert werden. Neben einem höheren Aufwand an Bytes im Befehlsspeicher und zusätzlicher Programmlaufzeit muß in der Steuerlogik noch Aufwand zur Steuerung der Datenwege innerhalb der Peripherie eingesetzt werden.

Aufgabe der Erfindung ist es, eine Schaltungsanordnung zur Ansteuerung von nach Funktionen zusammengefaßten PeripherieblöcKen in Mikroprozessorsteuerungssystemen bereitzustellen, die es ermöglicht, ohne zusätzliche Programmlaufzeit die der Peripherie zugeordneten Datensenken und -quellen direkt anzusteuern.

Diese Aufgabe wird gemäß der Erfindung dadurch gelöst, daß mindestens der zur Adressierung der Peripherieblöcke vorgesehene Teil des Adreßbusses in einen in Abhängigkeit von der Anzahl der Peripherieblöcke ausgestalteten Adressier- und Steuerbus aufge teilt ist

Bei einer besonderen Ausffihrungsform der Erfindung besteht der Adressierbus aus drei und der Steuerbus aus fünf parallelen Bitleitungen.

Durch die erfindungsgemäße Aufteilung des Adreßbusses in einen Adressier- und Steuerbus ist es mit Hilfe der Schaltungsanordnung möglich, den Aufwand sowohl zur Steuerung der Datenwege innerhalb der Peripherie als auch den Aufwand an Bytes im

ίο Befehlsspeicher und die Programmlaufzeit auf ein Minimum zu reduzieren. Entsprechend der Anzahl der verwendeten Peripherieblöcke kann die Aufteilung des Adressier- und Steuerbusses entsprechend variabel gestaltet werden. Die Ansteuerung der in der Peripherie vorhandenen Datensenken und -quellen erfolgt direkt ohne Verwendung der Steuerlogik der Peripherie.

Eine Ausführungsform der Erfindung ist in den Zeichnungen dargestellt und wird im Folgenden beispielsweise näher beschrieben. Es zeigt

Fig. 1 ein Blockschaltbild der erfindungsgemäßen Schaltungsanordnung und

F i g. 2 eine schematische Darstellung der erfindungsgemäßen Aufteilung des Adreßbusses. Bei der in der F i g. 1 dargestellten Schaltungsanord nung handelt es sich um ein System zur Steuerung der Mikroprozessorperipherie. In Mikroprozessorsteuerungen ist die Peripherie nach Funktionsblöcken P zusammengefaßt Die Ansteuerung dieser Funktionsblöcke P über den Mikroprozessor M erfolgt in bekannter Weise über einen Datenbus D und einen Adreßbus A. Zusätzlich stehen für die Ansteuerung der Peripherie noch die Signale »read« und »write« zur Verfügung, die über die Leitungen R und W der Peripherie zugeführt werden.

Der für den Betrieb des Mikroprozessors ansonsten notwendige Speicher der über die Signale »memoryread« und »memory-write« angesteuert wird, ist in der Zeichnung nicht dargestellt Die Ansteuerung der einzelnen Peripherieblöcke P

to aber den Mikroprozessor Merfolgt dabei in der Weise, daß der Mikroprozessor M zunächst über die Steuerleitungen R oder W die Art der folgenden Aktivität bestimmt Daraufhin sendet der Mikroprozessor auf dem Adreßbus A ein Binärwort aus, das den

<5 Speicherplatz oder das von der Aktivität betroffene Ein-/Ausgabeelement in diesem Fall den Peripherieblock P, kennzeichnet Daraufhin empfängt oder sendet der Mikroprozessor M Daten unter Verwendung des adressierten Speicherplatzes oder des Ein-/Ausgabeele-

% mentes über den Datenbus Daus.

Da kein zusätzlicher Steuerbus vorhanden Lsi, muß durch vorangehende Ein-/Ausgabebefehle Quelle oder Bestimmungsort des Datenbytes innerhalb des Peripherieblockes P definiert werden. Dazu ist es auch

5S notwendig, die Steuerlogik zur Steuerung der Datenwege innerhalb der Peripherie einzusetzen. Es ergibt sich damit ein zusätzlicher Aufwand an Bytes im Befehlsspeicher und zusätzliche Programmlaufzeit Gemäß der Erfindung lassen sich diese Nachteile nun vermeiden. Bei dem hier dargestellten Ein-Chip/Acht-Bit-Parallei-Mikroprozessor M für allgemeine Anwendungen können maximal 256 Peripherieblöcke adressiert werden. Es hat sich nun aber gezeigt daß selbst in größeren Steuerungen selten mehr als acht Peripherie blöcke vorhanden sind. Unter dieser Voraussetzung läßt sich der zur Adressierung der Peripherie vorgesehene Teil des Adreßbusses A in erfindungsf emäßer Weise in einen Adressierbus AD und einen Steuerbus AS

aufteilen. Die Aufteilung der Bytes (Fig.2) entsprechend der Aufteilung des Adressierbusses AD und des Steuerbusses AS nach x- und y-Bits kann entsprechend der Darstellung in der F i g. 2 variabel gesialtet werden und der Anzahl der verwendeten Peripherieblöcke P angepaßt werden. Bei der Darstellung in der F i g. 2 wird angenommen, daß der Adreßbus in drei Adreßbits χ und fünf Funktionsbits y aufgeteilt ist. Damit lassen sich acht Peripherieblöcke adressieren. Es ist aber auch jederzeit eine andere Aufteilung möglich.

Die Peripherieeinheit P enthält zwei interne Datenbusse ID, die mit Hilfe der Mikroprozessorsteuerieitungen »write« W und »read« R über Tri-State-Verknüpfungsglieder Tan den Datenbus des Mikroprozessors M angekoppelt werden können. Über diese internen is Datenbusse ID erfolgt der Datenaustausch zwischen dem Mikroprozessor Mund den Quellen und Senken Q der Peripherieeinheit Diese Datenquellen und -senken können z. B. Speicher bzw. Register innerhalb der Peripherie sein. Adressiert werden diese Datenquellen und -senken über einen Adreßdekoder ADK, der in Verbindung mit dem Adressierbus AD des Adreßbusses A des Mikroprozessors steht. Ein Steuerbusdekoder SD steht in Verbindung mit dem Steuerbus AS des Adreßbusses A. Über diesen Steuerbus werden die y-Bits eines am Eingang anliegenden Bytes ausgewertet und damit die Datensenken und -quellen Q angesteuert. Die Ansteuerprozedur erfolgt dabei in der Weise, daß, nachdem die Peripherieeinheit P über den Adreßdekoder ADK über die x-Bits des anliegenden Bytes die eigene Adresse erkannt hat, die Auswahl der gewünschten Quelle bzw. Senke Q über die y-Bits und den Steuerbusdekoder SD erfolgt, ohne daß die Steuerlogik S der Peripherie betätigt werden muß. Das bedeutet, daß durch eine derartige Ansteuerung ein direkter Zugriff zu den Datensenken und -quellen Q der Peripherie erreicht ist, ohne daß über die Steuerlogik die Datenwege innerhalb der Peripherie bestimmt werden müssen. Es wird damit eine Art »By-Pass«-Betrieb erreicht, bei dem die Steuerlogik tätig sein kann, während ein Datenfluß zu den Datensenken bzw. -quellen erfolgt oder umgekehrt

Selbstverständlich ist es nicht nur möglich, mit Hilfe der y-Bits über den Steuerbus SD die Datensenken und -quellen Q anzusteuern, sondern es ist auch möglich, über diese y-Bits innerhalb der Steuerlogik eine gewünschte Betriebsart einzustellen. Dieses Setzen der Betriebsart kann dabei mit oder ohne gleichzeitigen Datentransfer erfolgen.

Hierzu 1 Blatt Zeichnungen

Claims

Patentansprüche:

1. Schaltungsanordnung zur Ansteuerung von nach Funktionen zusammengefaßten Peripherieblöcken in Mikroprozessorsteuerungssystemen fiber Daten-, Adreß- und Steuerbus mit zugeordneten Dekodiereinrichtungen, dadurch gekennzeichnet, daß mindestens der zur Adressierung der Peripherieblöcke (P) vorgesehene Teil des Adreßbusses (A) in einen in Abhängigkeit von der Anzahl der Peripherieblöcke (P) ausgestalteten Adressier- und Steuerbus (AS, AD)aufgeteilt ist

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Adressierbus (AD) aus drei und der Steuerbus (AS) aus fünf parallelen Bitleitungen besteht

3. Schaltungsanordnung nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß als Koppelschaltungselemente (T) Tri-State-Verknüpfungsglieder angeordnet sind.