-
-
Verfahren zum Herstellen einer monolithischen Kombination
-
zweier komplementärer Bipolartransistoren Die Erfindung bezieht sich
auf ein Verfahren zum Herstellen einer monolithischen Kombination zweier komplementärer
Bipolartransistoren, bei dem an der ebenen Oberfläche eines entsprechend der Basiszone
des einen der beiden Bipolartransistoren dotierten Bereiches 3 eines Halbleiterkristalls
die Emitterzone und die Kollektorzone des als Lateraitransistor auszubildenden einen
Bipolartransistors und außerdem die Basiszone des als Vertikaltransistor auszubildenden
anderen Bipolartransistors durch entsprechende lokale Umdotierung von Halbleitermaterial
des Bereiches 3 derart erzeugt werden, daß die Kollektorzone oder die Emitterzone
des Lateraltrsnsistors mit der Basiszone des Vertikaltransistors zusammenfällt.
-
Ein solches Verfahren wird bekanntlich zur Herstellung gewisser logischer
Schaltungen angewendet, die man als I2L-Zellen benet und die gewöhnlich Bestandteile
komplexer integrierter Schaltungen, z.B. von Speichern, bilden. Sie sind beispielsweise
in der Literaturstelle "Valto Berichte" Bd. XVIII, H. 1/2, 5. 215 - 226 beschrieben
und prinzipiell in der aus Fig. 1 ersichtlichen Weise aufgebaut.
-
In einem die Emitterzone 2 des Vertikaltransistors T1 sowie die Basiszone
des Lateraltransistors T2 sowie die übrigen Zonen
ler beiden Transistoren
aufnehmenden Halbleitereinkristalls 1, insbesondere Siliciumkristalls, ist die mit
dem Kollektor des Lateraltransistors T2 identische Basiszone 3 des Vertikaitransistors
T1 eingelassen. Innerhalb der Basiszone 3 und durch diese von der Zone 2 getrennt
ist die Kollektorzone 4 des Vertikaltransistors T1 der Halbleiterverbundanordnung
erzeugt. Der Lateraltransistor T2 hat, wie bereits festgestellt, als Kollektorzone
die Basiszone 3 von T1, als Basiszone die Emitterzone von r1, während die Emitterzone
5 des Lateraltransistors T2 durcn eine an der Halbleiteroberfläche innerhalb der
Emitterzone 2 des Vertikaltransistors T1 in der Nähe der Zone 3 aber deutlich von
dieser getrennt erzeugte Zone 5 vom Leitungstyp der als Kollektor dienenden Zone
3 gebildet ist. D e Emitterzone 5 wird im allgemeinen als In or bezeichnet. Man
erkennt unmittelbar, daß die Zone 2 auch als Kollektor, die Zone 4 auch als Emitter
und die Zone 5 auch als Kollektor betrieben werden kann, was im Prinzip auch für
die im Folgenden zu beschreibenden Anordnungen möglich ist.
-
in den meisten Fällen sind in einem einzigen Halbleiterkristall neben
einer solchen monolithischen Kombination der beiden Bipolartransistoren T1 und T2
noch weitere Schaltungsgruppen bzw.
-
Schaltungselemente vorgesehen, so daß die Emitterzone 2 des Vertikaltransistors
T1, die ja zugleich die Basiszone des Lateraltransistors T2 ist, wannenförmig an
der Oberfläche des Halbleiterkristalls 1 in diesen - etwa analog der Zone 3 in Fig.
1 -eingelassen ist, wobei die Isolation gegenüber den anderen Bestandteilen der
integrierten Schaltung über zusätzliche pn-Übergänge oder durch mit SiO2 angefüllte
grabenförmige Vertiefungen zwischen den einzelnen Gliedern der integrierten Schaltung
gegeben sein kann.
-
Vor allem wenn die monolithische Kombination der beiden Transistorela
T1 und T2 als I2L-Logikzelle dient und somit der Lateraltransistor T2 als Stromquelle
für den bzw die auSwärts betriebenen Vertikaltransistoren T1 vorgesehen ist ( es
können
sich verständlicherweise auch mehrere Vertikaitransistoren
T1 um einen gemeinsamen Lateraltransistor T2 gruppieren ), hat man die Aufgabe,
für einen möglichst geringen Raumbedarf der einzelnen Zelle sowie für ein möglichst
gleichmäßiges elektrisches Verhalten der zu den einzelnen Transistorkombinationen
gehörenden Kollektoren zu sorgen. Man ist weiter daran interessiert, einen möglichst
hohen Emitterwirlwngsgrad des InJektors (also des Emitters des Lateraltransistors)
zu erreichen und außerdem das Herstellungsverfahren zu ökonomisieren, so daß man
mit einem Minimum an Prozeßschritten ausko=st. Hier soll die vorliegende Erfindung
helfen.
-
Wird die in Fig. 1 dargestellte monolithische Kombination zweier komplementärer
Bipolartransistoren als logische Zelle eingesetzt, so ist dabei im wesentlichen
das in Fig. 2 dargestellte Ersatzschaltbild zugrunde zulegen. Man hat nämlich neben
dem vertikalen Transistor T1 und dem lateralen Transistor T2 noch die beiden parasitären
D1 und D2 zu berAcksichtigen, nämlich eine vertikale Diode D1 und eine laterale
Diode D2. Außerdem werden im allgemeinen mehrere Kollektoren 4 des Vertikaltransistors
T1 vorgesehen sein. Nun soll die Verstärkung des Transistors T1 > 2 sein, um
die 1 L-Funktion zu sichern. Andererseits dient der Transistor T2 als Stromquelle
fUr die Basis des Transistors T1. Um die Verluste niedrig zu halten , ist eine hohe
Verstärkung voo T2 anzustreben. Ferner ist er#~unscht, daß die tertikale Injektion
des Emitters 5 des Lateraltransistors, also der über die parasitäre Diode D1 fließende
Strom sowie auch die Wirkung der zweiten parasitären Diode D2 möglichst klein ist
und daß schließlich ein niedriger Basisbahmriderstand des Vertikaltransistors T1
vorliegt. Das von der Erfindung entwickelte Verfahren soll auch in diesen Punkten
vorteilhaft sein.
-
Erfindungsgemäß ist nun für die DurchfUhrung des eingangs definierten
Verfahrens vorgeschlagen, daß zunächst die Oberfläche des für die Aufnahme der Kombination
der beiden komplementären Bipolartransistoren vorgesehenen Halbleiterbereiches 3
mit einer
zwei benachbarte Dotierungsfenster aufweisenden Dotierungsmaske
derart abgedeckt wird, daß ein an den in dem einen dieser Dotierungsfenster freiliegenden
ersten Teil des Halbleiterbereiches 3 an der von dem anderen Dotierungsfenster abgewandten
Seite angrenzender zweiter Teil A des Haibleiterbereiches 3 mit einer aus Siliciumnitrid
und/oder Aluminiumoxyd bestehenden Schicht abgedeckt ist, daß dann nach der mit
Hilfe der beiden Dotierungsfenster und eines ersten Umdotierungsprozesses erfolgten
Entstehung der Emitterzone und der Kollektorzone des Lateraltransistors die an der
Oberfläche des Halbleiterbereiches 3 für einen zweiten Umdotierungsprozeß vorzusehende
Dotierungsmaske derart ausgestaltet wird, daß lediglich die Oberfläche des zweiten
Teiles A des Halbleiterbereiches 3 für den mit einem den Leitungstyp der Emitter-
und Kollektorzone des Lateraltransistors hervorrufenden Dotierungsstoff vorzunehmenden
zweiten Umdotierungsprozeß zur Verfügung steht, daß ferner dieser zweite Umdotierungsprozeß
derart erfolgt, daß die dabei entstehende eigentliche Basiszone des Vertikaltransistors
schwächer als die an sie angrenzende Kollektorzone bzw. Emitterzone des Lateraltransistors
dotiert ist, und daß schließlich in einem dritten Prozeß ein weiterer gleichrichtender
Übergang zwischen der Halbleiteroberfläche im zweiten Teil A des Halbleiterbereiches
3 und dem Übergang zwischen der Basiszone des Lateraltransistors und der beim zweiten
Umdotierungsprozeß entstandenen schwächer dotierten Zone vom Leitungstyp der Emitter-
bzw. Kollektorzone des Lateraltransistors erzeugt wird.
-
Der zuletzt genannte dritte Prozeß kann ein dritter Umdotierungsprozeß
mit einem den Leitungstyp der Basiszone des Lateraltransistors hervorruSenden Dotierungsstoff
sein, so daß der besagte gleichrichtende Uebergang ein pn-Übergang wird. Der dritte
Prozeß kann aber auch ein Kontaktierungsprozeß zur Erzeugung eines Schottkykontakts
sein. In diesem Fall koinzidiert der gleichrichtende uebergang praktisch mit der
Oberfläche des zweiten Teiles A des Halbleiterbereiches 3.
-
Die Erfindung wird nun anhand der Fig. 3 - 10 näher beschrieben.
-
Dabei wird auf zwei spezielle Ausfillirungsformen Bezug genommen.
-
Diese unterscheiden sich in den Dotierungsmasken für die beiden Umdotierungsprozesse
sowie in den zur Unterdrückung der von in demselben Halbleiterkristall integrierten
Schaltungsteilen herrührenden störenden Einflüssen dienenden Isolationsmaßnahmen.
-
Dabei sind in Fig. 2 - 9 die auf die erste Ausftlhrungsform bezogenen
Maßnahmen und in Fig. 10 die auf die zweite AusfUhrungsform bezogenen Maßnahmen
ersichtlich.
-
Wie üblich wird bei beiden Varianten von der Technik zur Ereeugung
von vergrabenen Zonen (buried layers) und der Abscheidung einer einkristallinen
Halbleiterschicht auf einem einkristallinen Substrat desselben Materials Gebrauch
gemacht. Da man gewöhnlich im Interesse einer schnelleren Schaltbarkeit den Vertikaitransistor
T1 als npn-Transistor ausbildet, wird man darin bei beiden Varianten von einem p-dotierten
scheibenförmigen Einkristall aus Silicium ( ggf. auch aus einem anderen Halbleitermaterial)
ausgehen und an dessen einer Oberflächenseite durch entsprechende Umdotierung eine
n+-dotierte Oberflächenzone la erzeugen, die dann von einer epitaktischen Halbleiterzone
2 vom n-Typ abgedeckt wird. Die epitaktisch erzeugte Siliciumzone 2 bildet den zur
Aufnahme der Transistorkombination dienenden Halbleiterbereich 3 der obigen Definition
des Verfahrens.
-
Die stark dotierte Oberflächenzone 1a des Substrats 1 kann sich über
die ganze Oberflächenseite erstrecken. Dann mUssen aber sich die der Entkopplung
der Transistorkombination gegenüber anderen Elementen der integrierten Schaltung
dienenden Isoliermaßnehmen auch wirksam auf die Zone la ausdehnen. Im Beispielsfalle
sind Jedoch die buried layers la inselartig voneinander getrennt in bekannter Weise
durch maskierte Diffusion bzw. Implantation von Donatormaterial erzeugt worden,
so daß die Isolationsmaßnehmen im wesentlichen auf die durchgehende epitaktische
n-dotierte Siliciumschicht 2 beschränkt werden können. Die Isolationsmaßnahmen werden
entlang der Peripherie der einzelnen z.B. die Gestalt quadratischer Felder aufweisenden
buried lay-
er-Zonen Ia durchgeführt.
-
Bei dem anhand der Fig. 3 - 9 beschriebenen Ausführungsbeispiel bestehen
die lsolationsmaßnahrnen in der Erzeugung von sich entlang der Ränder der buried
layer-Zonen 1a erstreckender grabenförmige Vertiefungen 8, die mit SiO2 ausgefüllt
sind und sich bis hinein in die zugeordnete curie layer-Zone 1a erstrecken.
-
Bei der anhand von Fig. 10 beschriebenen zweiten Variante des Verfahrens
werden fUr die Isolation Paare von pn-Übergängen erzeugt, die sich quer durch die
n-dotierte epitaktische Schicht 2 erstrecken und zwar derart, daß sie nur die p-dotierten
Bereiche des Substrats 1, nicht hingegen die n+-dotierten buried layerinseln 1a
erreichen.
-
Zur Erzeugung einer Grab oolation 8 bzw. 8a, wie sie aus Fig.
-
3 ersichtlich ist, verwendet man zweckmäßig eine Oxydationsmaske in
Gestalt einer aus Siliciumnitrid (Si3N4) bestehenden Schicht 6, die mit einer an
den Verlauf der Ränder der buried layerzonen 1a angepaßten phototechnisch erzeugten
Maske derart bedeckt wird, daß lediglich die Stellen an denen die grabenförmigen
Vertiefungen 8 bzw. 8a zu erzeugen sind, von dieser Maske nicht abgedeckt sind.
Diese Maske ist in bekannter Weise entweder als Ätzmaske oder als Plasma-Ätzmaske
ausgebildet und kann z.B. aus durch Temperaturbehandlung gefestigtem Photolack bestehen.
Als Ätzmittel zur Entfernung der nicht abgedeckten Stellen der Si3N4-Schicht 6 dient
z.B. heiße Phosphorsäure oder besser das Verfahren der Plasmaätzung.
-
Sobald die Oberfläche der epitaktischen Schicht 2 freigelegt ist,
wird das zur lokalisierten Entfernung der Si3N4-Schicht 6 verwendete Verfahren durch
ein der Erzeugung der grabenförmigen Vertiefungen 8 bzw. 8a dienendes Ätzinittel
ersetzt. Ist, wie gewöhnlich,Silicium das Halbleitermaterial, so kann z.3. ein Gemisch
aus HF, H202 und Propylalkohol für die Erzeugung der grabenförmigen Vertiefungen
eingesetzt werden, die in die epitaktische Schicht 2 eingeätzt und bis in die Nähe
der Grenze zwischen Substrat 1 und epitaktischer Schicht 2 vorgetrieben wer-
den.
Schließlich wird die Oberfläche in den grabenförmigen Vertiefungen in Gegenwart
eines Oxydationsmittels, z.B. von Wasserdampf!z.B. auf 950°C erhitzt, wodurch sich
die Wände der grabenförmigen Vertiefungen 8 bzw. 8a oxydieren, derart, daß sich
das in den Vertiefungen entstehende SiO2 bis über die Grenze zum Substrat 1 vorschiebt.
Die auf diese Weise entstandenen isolierenden Gräben 8 unterteilen die epitaktische
Schicht 2 in einzelne, z.B. quadratische, Bereiche, von denen Jeweisl einer zur
Aufnahme einer Kombination eines Vertikaltransiators T1 mit einem Lateraitransistor,
also einer 1 L-Logikzelle, bestimmt ist.
-
Zu bemerken ist, daß bei dem zu beschreibenden AusSUhrungsbeispiel
Jeder der für die Aufnahme einer 12L-Logikzelle vorgesehenen und von isolierenden
Gräben 8 abgetrenntelBereicheder epitaktischen Schicht 2 nochmals - doch nunmehr
am Ort der zugehörigen buried layer-Zone 1a - durch Je einen isolierenden Graben
8a nochmals unterteilt ist. Dabei liegt auf der einen Seite dieses oxyderfUllten
Grabens 8a der zur Aufnahme der Transistorkombination T1, T2 bestimmte Halbleiterbereich
B, während ein auf der anderen Seite des Grabens 8a liegender Bereich 2a der epitaktischen
Zone 2 zwischen den isolierenden Gräben 8 und 8a mit dem erstgenannten Halbleiterbereich
3 lediglich über die zugehörige buried layer-Zone 1a zusammenhängt.
-
Der aufgrund der bisher beschriebenen Prozesse erhaltene Zustand ist
in Fig. 3 dargestellt. Aus dieser Figur kann man auch erkennen, daß sich die Dotierung
der buried layer-Zone la etwas in die epitaktische Siliciumschicht 2 infolge der
fEir die Erzeugung des SiO2 in den grabenförmigen Vertiefungen 8 bzw. 8a benötigten
Temperaturbehandlung hinein verschoben hat. so daß die Tiefe des für die Aufnahme
der Transistorkombination dienenden Halbleiterbereiches B gegenüber der ursprünglichen
Tiefe der epitaktischen Schicht 2 etwas reduziert ist.
-
Einer weiteren Vorstufe des erfindungsgemäßen Verfahrens entspricht
die Maßnahme, den zwischen den Isolationsgrkben 8 und 8a liegenden Teil der Si3N4-Maskierung
durch lokalisierte Ein-
wirkung von Phosphorsäure bzw. durch Plasmaätzung
zu entfernen, um dann in die hierdurch freigelegte Oberfläche des Teils 2a der epitaktischen
Schicht 2 eine Verstärkung der n-Leitfähigkeit durch Eindiffundieren bzw. Implantieren
von zusätzlichem Donatormaterial zu erzeugen. Dadurch wird eine n+-Kontaktierungszone
12 für die Basiszone 2 des im Halbleiterbereich B zu erzeugenden Lateraltransistors
T2 bzw. für die Emitterzone des Vertikaitransistors T1 geschaffen. Da man gewöhnlich
die Dotierungsprozesse in Gegenwart von Sauerstoff bzw. sauerstoffabgebenden Dctierungsmaterialien
vornimmt, wird sich die Halbleiteroberfläche zwischen den beiden isolierenden grabenförmigen
Vertiefungen 8 und Sa erneut mit einer Oxydschicht 11 bedecken, die als Maskierung
der Kontaktierungszone 12 an der Halbleiteroberfläche bei den nun folgenden den
Halbleiterbereich B betreffenden Umdotierungsprozessen verbleibt. Der nun erreichte
Zustand ist in Fig. 4 dargestellt.
-
Erfolgt die Dotierung des Bereiches 2a in Abwesenheit von Sauerstoff,
so wird die Maskierung 11 nachträglich, z.B. durch Aufsputtern oder durch kurzzeitiges
Erhitzen der Anordnung in einem geeigneten Reaktionsgas (z.B. einem mit Argon verdünntem
Gemisch aus SiH4 und einem gasförmigen Oxydationsmittel) aufgebracht.
-
Zur Einleitung des nunmehr folgenden ersten Umdotierungsprozesses
für die Herstellung der Kombination der beiden Transistoren T1 und T2 wird nun die
an der Oberfläche des Bereiches B noch vorhandene Si3N4-Schicht am Ort der für den
ersten Umdotierungsprozeß benötigten Dotierungsfenster 9 und 10 durch lokalisierte
Ätzung bzw. Plasmaätzung von der Oberfläche des Halbleiterbereiches 3 entfernt.
Durch Einbringen entsprechender Mengen an Akzeptormaterial an dem im Fenster 9 freiliegenden
Teil der Oberfläche des Bereiches 3 entsteht die Emitterzone 5 und an dem jm Fenster
10 freiliegenden Teil die Kollektorzone 3 des Lateraltransistors T2. Da die beiden
Zonen 5 und 3 gleichzeitig erzeugt werden und die Dotierungskonzentration für den
Injektor 5 entsprechend hoch zu bemessen ist, erhält auch die Kollektorzone 3 eine
entsprechend hohe p + -Dotierung, was im Interesse für ihre
Verwendung
als Basiskontaktierungszone günstig ist, während für die eigentliche Basiszone des
Vertikaltransistors T1 ein an die p -Zone 3 angrenzender schwächer dotierter p-Bereich
3a während des zweiten Umdotierungsprozesses derart erzeugt wird, daß die beiden
Teile 3 und 3a eine zusammenhängende p-leitende Zone bilden, deren schwächer dotierter
Teil 3a zwischen dem noch zu erzeugenden Kollektor 4 des Vertikaltransistors T1
und der kombinierten Basis- und Emitterzone 2 vorzusehen ist. Dies kann z.B.
-
in der aus Fig. 8 ersichtlichen Weise geschehen.
-
Wie in Fig. 6 in Aufsicht dargestellt, ist die Gestalt des zur Erzeugung
der Kollektorzone 3 des Transistors T2 dienenden Dotierungsfensters 10 etwa mit
einer Acht zu vergleichen, die zwei getrennte Teile 6a der Siliciumnitridschicht
6 umschließt, während sich zwischen dem Dotierungsfenster 10 und dem zur gung des
Injektors 5 dienenden Dotierungsfenster 9 ein zweiter Siliciumnitridatreifen 6b
einschiebt. Diese noch vorhandenen Teile der Siliciumnitridschicht 6 bilden zusammen
mit den oxyderfüllte grabenförmigen Vertiefungen 8, Sa und der Oxydschicht 11 die
für den ersten Umdotierungsprozeß zu verwendende Dotierungsmaske.
-
Der erste Umdotierungsprpzeß erfolgt in üblicher Weise durch Diffusion
oder durch Implantation. Er wird derart vorgenommen, daß die entstehenden pn-Übergänge
weder die Grenze zur buried layer-Zone 1a erreichen noch die zwischen den Dotierungsfenstern
9 und 10 bzw. unter den Siliciumnitridinseln 6a vorhandenen ndotierten Gebiete des
Halbleiterbereiches 3 beseitigt werden.
-
Dabei ist zu bemerken, daß die unter den Siliciunnitridinseln 6a noch
vorhandenen Gebiete A mit der ursprünglichen Dotierung der epitaktischen Schicht
2 die dem zweiten Umdotierungsprozeß und dem dritten Prozeß zu unterwerfenden Gebiete
A des Halbleiterbereiches B bilden. Durch entsprechende Bemessung des Abstandes
zwischen den beiden Dotierungsfenstern 9 und 10, der Dicke des Halbleiterbereiches
B und der Fläche der Siliciumnitridinseln 6a wird eine den jeweiligen Erfordernissen
angepaßte Geometrie der Emitterzone 5, der Kollektorzone 3 und der der
Vervollständigung
des Vertikaltransistors T1 dienenden Teile A des Halbleiterbereiches B sowie die
Geometrie des die unveränderte Dotierung der epitaktischen Zone 2 aufweisenden Teiles
2 des Bereiches 3 bestimmt. Dieser Teil 2 bildet sowohl die Basiszone des Lateraltransistors
T2 als auch die Emitterzone des Vertikaltransistors T1.
-
Ist beispielsweise die p-Dotierung des Substrats 1, für das nach wie
vor einkristallines Silicium vorausgesetzt wird, auf 8 Ohm cm, z.B. mittels Bordotierung
eingestellt, so wird man zweckmäßig für die buried layer-Zonen Ia eine Antimon-
bzw. Arsendotierung mit einer Konzentration von etwa 1019cm 3 und für die epitaktische
Schicht 2 bzw. den für die Aufnahme der Transistorkombination bestimmten Halbleiterbereich
3 eine Arsendotierung derart vorsehen, daß die Konzentration dieser Dotierung 7K10ß9
cm 3 beträgt. Die Dotierung des InJektors 5 und der Kollektorzone 3 des Latereltransistors
T2 wird wie üblich auf etwa 3.1019 cm -3 und die Dotierung der im zweiten Umdotierungsprozeß
zu erzeugenden eigentlichen Basiszone 3a des Vertikaltransistors T1 auf 1016 - 1018cm
3 eingestellt. Für die Dotierung der Zonen 3, 3a und 5 kAnn wiederum Bor als Dotierungstnaterial
verwendet werden.
-
Es empfiehlt sich, den ersten Umdotierungsprozeß in Gegenwart von
Sauerstoff bzw. einem auf die Siliciumoberfläche in den Dotierungsfenstern 9 und
10 oxydierend wirkenden Medium vorzunehmen, so daß sich im Laufe des ersten thndotierungsprozesses
die Dotierungsfenster 9 und 10 durch eine an der Siliciumoberfläche bildende Oxydschicht
wieder schließen. Diese mit 13 bezeichnete 0-xydschicht in den Fenstern 9 und 10
wird zweckmäßig, ebenso wie die an der Oberfläche der Kontaktierungszone 12 entstandene
0-oxydschicht 11 als Je eine Komponente der für den zweiten Umdotierungsprozeß benötigten
und im Gegensatz zu den bei den bisher beschriebenen Schritten des Verfahrens verwendeten
Dotierungsmasken völlig aus Siliciumdioxyd bzw. siliciumdioxydhaltigem Glas bestehenden
Dotierungsmaske verwendet.
-
Wie bereits oben festgestellt wurde, besteht die für den ersten Umdotierungsprozeß
bei der ersten Variante des Verfahrens verwendete und in Fig. 5 und 6. dargestellte
Dotierungamaske im Bereich zwischen den beiden Dotierungsfenstern 9 und 10 und an
der Oberfläche der Teile A des Bereiches 3 aus Siliciumnitrid und im übrigen aus
Siliciumdioxyd. Diese Dotierungsaaske bildet nun zusammen mit der an der Siliciumoberfläche
in den Dotierungsfenstern 9 und 10 neu entstandenen Oxydschicht 13 die Grundlage
für die beim zweiten Umdotierungsprozeß zu verwendende Dotierungsmaske.
-
Um nun aus dieser Grundlage die für den zweiten Umdotierungsprozeß
zu verwendende Dotierungsmaske zu erhalten, wird zunächst der Teil 6b der Siliciumnitridschicht
zwischen den beiden Dotierungsfenstern 9 und 10 entfernt. Hierzu genügt es, die
nobh vorhandenen Teile 6a der Siliciumnitridschicht mit getempertem Photolack abzudecken
und die freiliegende Schicht 6b durch selektive Ätzung mit heißer Phosphorsäure
(wobei die mit Oxyd bedeckten Teile keiner weiteren Abdeckung bedürfen) oder durch
Plasmaätzung zu entfernen. Anschließend wird durch eine neue Oxydationsbehandlung
die freigelegte Siliciumoberfläche zwischen den beiden Dotierungsfenstern 9 und
10 mit einer Oxydabdeckung 13a versehen und ggi. die bereits vorhandenen Teile 13,
11 der Oxydschicht regeneriert. Schließlich wird in einem zweiten Ätzprozeß die
Oberfläche der Teile A des Halbleiterbereiches 3 von den sie abdeckenden Resten
6a der Siliciumnitridschicht 6 befreit, so daß die Oberfläche dieser Teile A nun
für den zweiten Umdotierungsprozeß des Verfahrens zur Verfügung steht. Die die übrigen
Teile der Siliciumoberfläche abdeckende und aus den Teilen 13, 13a, 11 und der Oxydbedeckung
in den grabenförmigen Vertiezungen 8 8a bildet die Dotierungsmaske für den zweiten
Umdotierungsprozeß. Die Entfernung der letzten Teile der Siliciumnitridschicht kann
mit heißer Phosphorsäure erfolgen, ohne daß hierfür wegen der Immunität von SiO2
gegen dieses Ärzmittel zusätzliche Maskierungsmaßnahmen erforderlich sind.
-
Nach Entfernung der Reste 6a der Siliciumnitridschicht wird der zweite
Umdotierungsprozeß in der oben definierten Weise worge-
vorgenommen,
wobei die Gestalt der Dotierungsmaske aus den Fig.
-
7 und 8 ersichtlich ist. Im Anschluß an die oben angegebenen Dotierungsverhältnisse
wird für die in den Teilen A des Halbleiterbereiches B entstehenden eigentlichen
Basiszonen 3a des Vertikaltransistors T1 eine Bordotierung mit io16- 10 3angestrebt.
-
Sie kann wiederum durch Diffusion bzw. durch Implantation eingebracht
werden. Es entsteht dann entsprechend Fig. 8 in den beiden Teilen A je eine mit
der angrenzenden Kollektorzone 3 des Lateraltransistors T2 sich verbindende Zone
3a vom Leitungstyp der Kollektorzone 3 des Lateraltransistors. Für den Vertikaltransistor
T1 stellen die beiden Zonen 3a je eine eigentliche Basiszone dar, der jeweils ein
durch den dritten Prozeß herzustellender Kollektorübergang zugeordnet wird. Die
Zone 3 stellt für den Vertikaltransistor T1 weniger wegen ihrer hohen Dotierung
weniger eine Basiszone als eine Basiskontaktierungszone dar, während sie für den
Lateraltransistor T2 als Kollektorzone wirksam ist.
-
Es empfiehlt sich, wenn man bei dem vorstehenden Ausführungsbeispiel
den zweiten Umdotierungsprozeß nicht in Gegenwart von Sauerstoff oder einem Oxydationsmittel
am Ort der zu behandelnden Anordnung vornimmt, damit sich die Oberfläche der Teile
A des Halbleiterbereiches B nicht erneut mit einer Oxydschicht überzieht und unmittelbar
für den dritten Prozeß zur Verfügung steht, der der Erzeugung des Kollektors des
Vertikaltransistors dient.
-
Im anderen Fall muß man die Siliciumoberfläche in den Fenstern der
für den zweiten Umdotierungsprozeß verwendeten Dotierungsmaske durch kurzzeitiges
Überätzen, z.B. mit verdünnter Flußsäure, erneut freilegen.
-
Der dritte Prozeß kann nun ein dritter UmdotierungsprozeB sein, der
mit einem den Leitungstyp der Basiszone 2 des Lateraltransistors T2 erzeugenden
Dotierungsstoff, z.B. mit Arsen, durchzuf~uhren ist. Er dient der Erzeugung der
Kollektorzone 4 bzw. in dem ifl den Fig. 3 - 10 dargestellten Ausführungsbeispielen
der Erzeugung zweier Kollektorzonen des VeXikaltransistors T1. Dieser Zustand ist
in Fig. 8 dargestellt.
-
Der dritte Prozeß kann aber stattdessen auch in einem der Herstellung
eines den Kollektor bzw. die Kollektoren des Vertikaltransistors T1 liefernden Kontaktierungsprozeß
bestehen. Da im Beispielsfall die Basiszone 3a, 3 des Vertikaltransistors T1 p.-leitend
ist muß die den Schottkykontakt bildende Kollektorelektrode aus einem Metall wie
Hafnium oder Zirkonium oder Molybdän bestehen. Die Verwendung eines Schottkykontakts
als Kollektor für den Vertikaltransistor T1 ist Jedoch in den Figuren nicht berücksichtigt.
-
Nach dem dritten Umdotierungsprozeß sind noch die sperrfreien elektrischen
Anschlüsse 14 zum Emitter 5 und dem Kollektor 3 des Lateraltransistors T2 und die
Anschlüsse 14 zu den beiden Kollektorzonen 4 des Vertikaltransistors sowie ein Anschluß
14 zur Kontaktierungszone 12 für die kombinierte Basis- und Emitterzone 2, die durch
den noch die ursprUngliche Dotierung der epitaktischen Schicht 2 und des Halbleiterbereiches
B aufweisenden Rest dieser Gebiete gegeben ist, herzustellen.
-
Hierzu kann man die die Oberfläche der Anordnung gemäß Fig. 8 bedeckende
und vom zweiten und dritten Umdotierungsprozeß herrührenden Oxydschichten 11, 13
und 1 3a durch Uberätzen mit verdünnter HF oder durch Plasmaätzung von der Oberfläche
des Halbleiterbereiches B bzw. der Kontaktierungszone 12 abgelöst werden wobei der
Prozeß abzubrechen ist, bevor das Oxyd in den grabenförmigen Vertiefungen 8, 8a
in größerem Maße abgetragen wird.
-
dann wird eine neue Oxydbedeckung, z.B. durch Aufsputtern, aufgebracht.
Sie wird dann mit den zu den einzelnen Zonen der Transistoren T1 und T2 führenden
Kontaktöffnungen durch maskiertes Ätzen, z.B. mit verdünnter Flußsäure, versehen,
in denen dann die Anschlußelektroden 14 durch Aufsputtern bzw. Aufdampfen, z.B.
von Aluminium, erzeugt werden.
-
Andernfalls kann man unter Beibehaltung der beim zweiten und beim
dritten Umdotierungsprozeß verwendeten oxydischen Dotierungamaske 11, 13, 13a als
auf der Halbleiteroberdläche der fertigen Anordnung verbleibende Schutzschicht in
dieser die Kon-
taktlöcher zu den einzelnen Zonen der Transistoren
T1 und T2 erzeugen.
-
Die fertige Anordnung ist in Fig. 9 im Schnitt dargestellt. Zu bemerken
ist noch, daß man ggf. die die Kollektorzonen 4 des Vertikaltransistors T1 kontaktierenden
Elektroden als Schottkykontakte ausbilden kann.
-
Bei der anhand der Fig. 10 darzustellenden zweiten Variante des erfindungsgemäßen
Verfahrens geht man im Beispielsfalle zunächst ebenfalls von einem p-dotierten scheibenförmigen
Siliciumeinkristall 1 aus, an dessen einer Oberflächenseite wiederum das System
der zu den einzelnen Transistorkombinationen gehörenden buried layer-Zonen Ia in
Hnt bereits beschrieben Weise hergestellt wird. Diese n+-dotlerten buried layer-Zonen
Ia werden ebenfalls mit einer n-dotierten einkristallinen Siliciumschicht 2 epitaktisch
abgedeckt, auf der dann eine etwa die aus Fig. 3 ersichtliche Geometrie aufweisende
maskierende Schicht 6 aus Siliciumnitrid aufgebracht wird.
-
Diese Siliciumnitridschicht 6 erhält jedoch zunächst nur die den Ätzfenstern
zur Erzeugung der grabenförmigen Vertiefungen 8 entsprechenden Fenster. Über diese
Fenster wird dann ein den Leitungstyp des Substrats 1, also im Beispielsfall p-Typ,
erzeugender Dotierungsstoff mit einer derartigen Konzentration durch Diffusion bzw.
Implantation eingebracht, daß eine p-dotierte Brücke 15 zwischen der Oberfläche
der epitaktischen Schicht 2 und dem p-leitenden Substrat 1 entsteht, die zur gegenseitigen
Isolation der einzelnen in der epitaktischen Schicht 2 erzeugten Transistorkombinationen
analog zu den oxyderfullten grabenförmigen Vertiefungen einer Anordnung gemäß Fig.
3 - 9 dient.
-
Es ist wiederum zweckmäßig, wenn die Erzeugung der Isolierbrtlcke
15 in Gegenwart von Sauerstoff erfolgt, so daß sich die Siliciumoberfläche an der
Isolierbrücke 15 mit Oxyd überzieht, welches auf der Oberfläche der epitaktischen
Schicht 2 mindestens bis zum dritten Prozeß verbleibt.
-
Zur Erzeugung der durch die epitaktische Siliciumschicht 2 bis zur
jeweils zu den einzelnen Transistorkombinationen gehörenden buried layer-Zone 1a
vorzutreibenden Kontaktierungazonen 12 vom n+ -Typ muß jeweils ein zweites Fenster
durch die Nitridschicht 6 geätzt werden. Dieses befindet sich in dem von der Isolierbrücke
15 umgebenen Bereich 3 der epitaktischen Schicht 2 , so die durch Einbringung von
Donatormaterial an der in dem zweiten Fenster freigelegten Oberfläche der epitaktischen
Schicht 2 entstehende n+ -dotierte Kontaktierungszone 12 sich mit der buried layer-Zone
1a verbindet.
-
Dem erfindungsgemäßen Verfahren entspricht nun, wenn durch eine Photolack-Ätztechnik
oder durch maskierte Plasmaätzung die gesamte Siliciumnitridschicht 6 mit Ausnahme
der die Teile A des Halbleiterbereiches 3 bedeckenden Inseln 6a entfernt wird. Die
dadurch freigelegte Oberfläche der epitaktischen Schicht 2 im Halbleiterbereich
3 wird dann durch Oxydation mit einer Oxydschicht 16 abgedeckt, wobei die noch vorhandenen
Teile 6a der Nitridschicht als Oxydationamaske wirken. In der Oxydschicht 16 werden
dann die beiden Dotierungsfenster 9 und 10 so erzeugt, daß das Fenster 1G und das
Fenster 9 wiederum die aus der Fig.
-
6 ersichtliche Lage inbezug auf die Siliciumnitridinseln 6a erhält.
Zum Unterschied gegenüber den in Fig. 6 und Fig. 5 ersichtlichen Verhältnissen sind
jedoch die beiden Fenster 9 und 10 von der Oxydschicht 16 umrahmt.
-
Mit Hilfe der teils aus Siliciumdioxyd, teils aus Siliciumnitrid bestehenden
Dotierungamaske 6a, 13 werden dann im ersten Umdotierungsprozeß die Emitterzone
5 und die Kollektorzone 3 des Lateraltransistors T2 durch lokalisiertes Einrbigen
von Akzeptormaterial, z.B. Bor, in den Halbleiterbereich B in der gleichen Weise,
wie bereits bei der ersten Variante des Verfahrens beschrieben, hergestellt. Dann
werden zur Durchführung des zweiten und des dritten Umdotierungsprozesses die in
Fig. 10 dargestellten Dotierungsfenster 9 und 10 durch neue Oxydbildung an der in
den Fenstern freiliegenden Siliciumoberfläche wieder geschlossen un##berfläche der
Teile A d# Bereiches 3
der epitaktischen Schicht 2 z.B. durch Einwirken
von heißer Phosphorsäure, in der bereits bei der Darstellung der ersten Variante
des Verfahrens beschriebenen Weise unter Erhaltung der aus Siliciumdioxyd bestehenden
Maskenteile 16 entfernt, so daß auch der Vertikaltransistor T1 in der bereits oben
beschriebenen Weise vervollständigt werden wann.
-
Die Fig. 10 stellt den nach dem ersten y.mdotierungsprozeß vorliegenden
Zustand im Schnitt dar und entspricht etwa der Fig. 5 bei der ersten Variante.
-
Zu bemerken ist noch, daß man die zweite Variante des Verfahrens auch
so ausgestalten kann, daß man zunächst anstelle der Siliciumnitridschicht 6 eine
durchgehend die Oberfläche der epitaktischen Schicht 2 bedeckende Siliciumdioxydschicht
aufbringen und als Grundlage für die Dotierungsmaske zur Erzeugung der IsolierbrUcke
15 und dann zur Erzeugung der Kontaktierungszone 12 und schließlich als Grundlage
der für den ersten und für den zweiten Umdotierungsprozeß benötigten Dotierungsmaske
verwenden kann. Dabei werden die genannten einzelnen Dotierungsprozesse jedesmal
so durchgeführt, daß sich die Oberfläche der epitaktischen Schicht 2 in dem jeweils
benutzten Dotierungsfenster erneut mit einer Siliciumdioxydschicht bedeckt, die
dann einen Bestandteil der im nachfolgenden Prozeß verwendeten Dotierungsmaske bildet.
Vor dem ersten Umdotierungsprozeß zur Erzeugung des Emitters 5 und des Kollektors
3 des Lateraltransistors T2 wird dann die Oxydschicht an den Teilen A des Halbleiterbereiches
B mit einer die Inseln 6a bildenden Siliciumnitridschicht abgedeckt, die dann für
die Durchführung des zweiten Umdotierungsprozesses samt den von ihnen bedeckten
Teilen der Oxydschicht von der Oberfläche der Teile A des Bereiches B der epitaktischen
Schicht 2 wieder entfernt wird. Hingegen bleibt die Oxydschicht einschließlich der
in den Dotierungsfenstern 9 und 10 neu entstandenen Teile dieser Schicht außerhalb
der Teile A des Halbleiterbereiches B erhalten. Der zweite und der dritte Umdotierungsprozeß
zur Vervollständigung des Vertikaltransistors T1 wird wiederum wie bereits beschrieben
durchgeführt.
-
führt.
-
Abgesehen von den der Isolation des Halbleiterbereiches B gegen seine
Umgebung im Halbleiterkristall dienenden und in bekannter Weise vorzunehmenden Maßnahmen
entsprechen sich die beiden beschriebenen Varianten des erfindungsgemäßen Verfahrens
weitgehend. Den gemeinsamen und zur Erzeugung der Transistorkombination dienenden
Schritten sind nun die Vorteile des erfindungsgemäßen Verfahrens zu verdanken. Als
Vorteil gegenüber den üblichen Verfahren ist zu nennen, daß man mit einem Minimum
an Prozeßschritten die aus zwei unterschiedlich dotierten Teilen 3a und 3 bestehende
Basiszone des Vertik3ltransistors und zwar mit unterschiedlichen Tiefen der beiden
Teile erzeugen kann, wodurch gegenüber den bekannten Methodenizur Herstellung von
I2L-Zellen sowohl eine Optimierung der Basisfunktion für den Vertikaltransistor
T1 als auch der Kollektor- und Emitterfunktion für den Lateraltransistor erreicht
wird. Außerdem wird die Gefahr einer unbeabsichtigten Dotierungsinversion während
des Betriebes der 12L-Zelle vermieden. Schließlich werden auch noch die übrigen
der bei der Beschreibung der Fig. 1 und 2 genannten Aufgaben mit Erfolg gelöst.
-
Zu bemerken ist noch, daß die Leitungstypen der einzelnen Zonen der
beiden Transistoren T1 und T2 auch ausgewechselt werden können, so daß der Lateraltransistor
T2 vom npn-Typ, der Vertikaltransistor vom pnp-Typ wird. Zu bemerken ist ferner,
daß die beschriebenen Prozesse wenigstens zum Teil unter Verwendung von Aluminiumoxyd
anstelle von Siliciumnitrid durchführbar ist, wobei die Aluminiumoxydschichten in
ähnlicher Weise wie die Siliciumnitridschichten aus der Gasphase oder durch Aufsputtern
aufgebracht werden können.
-
10 Figuren 12 Patentansprüche