DE2749736A1

DE2749736A1 - Digitale traegerkorrekturschaltung

Info

Publication number: DE2749736A1
Application number: DE19772749736
Authority: DE
Inventors: Harold Garth Nash; Gene Arnold Schriber
Original assignee: Motorola Inc
Current assignee: Motorola Solutions Inc
Priority date: 1976-12-06
Filing date: 1977-11-07
Publication date: 1978-06-08
Also published as: FR2373197B1; DE2749736C2; HK31881A; US4169246A; GB1578893A; FR2373197A1

Description

2749736 Dipl.-Phys. O.E. Weber _r d-s München 71

Patentanwalt ** Hofbrunnstraße 47

Telefon: (089)7915050

Telegramm: monopolweber münctien

IIOTOHOLA, ING.
IyOy East Algonquin iioad Schaumbure, 111. 60196, USA

Digitale Trägerkorrekturschaltung

809823/0585

Die Erfindung betrifft allgemein Schaltungen zur Erzeugung eines sogenannten wiedergewonnenen Trägers, welcher einer Folge von digitalen Daten zugeordnet ist, und zur Erzeugung von Korrektursignalen, welche dazu verwendet werden, den wiedergewonnenen Träger mit der Trägerfrequenz zu synchronisieren.

Es gibt viele Anwendungsfälle, bei welchen serielle digitale Eingangsdaten in der Form einer Eingangsdatenfolge einer Trägerfrequenz zugeordnet sind. Beispielsweise empfangen DPSK-Modem-Demodulatoren ein analoges DPSK-Signal über eine Telefonleitung und führen dieses Signal einem Analog-Digital-Wandler zu, der als Ausgangssignal eine serielle digitale Datenfolge erzeugt und als Eingangssignal einer weiteren Modem-Denodulatorschaltung zuführt. Die Abkürzung DPSK wird in der vorliegenden Beschreibung zur Vereinfachung für den Begriff "Differential-Phasen-Sprung-Tastung" verwendet, zumal diese Abkürzung in die deutsche Fachterminologie bereits Eingang gefunden hat. Um die verschiedenen Signale in dem DPSK-Demodulator in geeigneter Weise zu verarbeiten, ist es erforderlich, Signale zu haben (die als wiedergewonnene Trägersignale zu bezeichnen sind), welche mit der zugeordneten Trägerfrequenz synchronisiert sind, die der digitalen DPSK-Datenfolge entspricht. In ähnlicher Weise kann eine andere digitale Schaltung, welche eine digitale üatenfolge als Eingangssignal aufnimmt, welche einer Trägerfrequenz zugeordnet ist, eine Einrichtung benötigen, um ein synchronisiertes wiedergewonnenes Trägersignal zu erzeugen. Ein weiteres Beispiel ist ein PSK-System, bei welchem eine PSK-We1Ienform einem Analog-Digital-Wandler zugeführt wird. Wiederum wird die in der deutschen Fachterminologie bereits weitgehend verwendete Abkürzung PSK in der Bedeutung "Phasen-Sprung-Tastung" oder "Phasen-Sprung-Modulation" verwendet. Wenn das digitale Ausgangssignal in serieller Form vorliegt, ist ihm eine Trägerfrequenz zugeordnet, welche wiedergewonnen werden muß. Be-

609823/0S85

kannte Versuche zur Erzeugung eines solchen wiedergewonnenen Trägersignals haben einen spannungsgesteuerten Oszillator verwendet, wie er an sich bekannt ist, und zwar in Verbindung mit linearen Filtern, aktiven Filtern und anderen analogen Schaltungsei ement en, welche lineare oder analoge Signale erzeugen, die als Spannungssteuereingangssignale dem spannungsgesteuerten Oszillator zugeführt werden. Das Ausgangssignal des spannungsgesteuerten Oszillators wird herkömmlicherweise mit einem ankommenden Signal verglichen, und zwar mit Hilfe eines Phasendetektors, welcher ein Signal erzeugt, welches anzeigt, ob eine Beschleunigung oder eine Verzögerung des wiedergewonnenen Trägersignals erforderlich ist, um es mit dem zugehörigen Träger zu synchronisieren. Dieses Fehlersignal wird dem oben erwähnten linearen Filter zugeführt. Solche bekannten Einrichtungen, welche lineare Filter, Summierverstärker, usw. benötigen, die eine lineare Schaltung verwenden, sind nicht dazu geeignet, auf einem einzigen Chip einer integrierten Großschaltung aufgebracht zu werden. Weiterhin haben solche linearen Schaltungen eine Zeitdrift, wie sie für R-, L- und G-Bauelemente typisch ist. Folglich ist eine periodische Kalibrierung erforderlich.

Der Erfindung liegt die Aufgabe zugrunde, eine Trägerkorrekturschaltung der eingangs näher erläuterten Art zu schaffen, welche dazu geeignet ist, ein wiedergewonnenes Trägersignal dadurch zu erzeugen, daß eine serielle digitale Datenfolge mit dem wiedergewonnenen Trägersignal verglichen wird und das wiedergewonnene Trägersignal entweder beschleunigt oder verzögert wird, um es mit einem zugehörigen Trägersignal der seriellen digitalen Datenfolge zu synchronisieren.

Zur Lösung dieser Aufgabe dienen insbesondere die im Patentbegehren niedergelegten Merkmale.

Nach dem Grundgedanken der Erfindung wird somit eine Trägerkorrekturschaltung zur Erzeugung wiedergewonnener Trägersig-

809823/058B

nale aus einem Eingangssignal geschaffen. Die Trägerkorrekturschal tung weist eine erste Einrichtung auf, welche auf das Eingangssignal und auf das wiedergewonnene Trägersignal anspricht, um ein Fehlersignal zu erzeugen, welches angibt, ob das wiedergewonnene Trägersignal verzögert oder beschleunigt werden muß, um es mit dem Eingangssignal zu synchronisieren. Die erfindungsgemäße Trägerkorrekturschaltung weist vorzugsweise auch eine zweite Einrichtung auf, welche darauf anspricht, daß das Fehlersignal kumiativ eine Anzahl von Beschleunigungs- und Verzögerungsimpulsen des Fehlersignals zählt und die Gesamtzahl von Beschleunigungs- und Verzögerungsimpulsen durch einen Mittelungsfaktor teilt, um ein gemitteltes Fehlersignal zu erzeugen, welches für die Größe der erforderlichen Korrektur repräsentativ ist, die bei dem wiedergewonnenen Trägersignal anzuwenden ist, und auch für die Erzeugung eines iüchtungssignals, welches angibt, ob das wiedergewonnene Trägersignal beschleunigt oder verzögert werden soll. Die erfindungsgemäße Trägerkorrekturschaltung weist vorzugsweise auch eine dritte Einrichtung auf, welche auf das gemittelte Fehlersignal und das Richtungssignal anspricht, um das wiedergewonnene Trägersignal in Reaktion auf das gemittelte Fehlersignal und das Riehtungssignal zu beschleunigen bzw. zu verzögern.

Die Erfindung wird nachfolgend beispielsweise anhand der Zeichnung beschrieben; in dieser zeigen:

Fig. 1 ein Blockdiagramm einer bevorzugten Ausführungsform des Erfindungsgegenst andes,

Fig. 2 ein detailliertes Blockdiagramm des Phasendetektors gemäß Fig. 1,

Fig. 3 ein detailliertes Blockdiagramm des Trägerkorrekturfilters gemäß Fig. 1,

Fig. 4 ein detailliertes Blockdiagramm des digitalen Steueroszillators gemäß Fig. 1,

809823/0586

Fig. 5 ein Flußdiagramm des Algorithmus, welcher durch die Trägerkorrekturschaltung gemäß Fig. 1 ausgeführt wird, und

Fig. 6 ein Diagramm, welches ein Differential-Phasensprung-Tast-Eingangssignal darstellt sowie zwei Versionen des wiedergewonnenen Trägersignals veranschaulicht, welche eine Phasenverschiebung von 90° gegeneinander aufweisen.

Gemäß Fig. 1 weist die Trägerkorrekturschaltung 10 gemäß der Erfindung eine Phasendetektorschaltung 12, ein Trägerkorrekturfilter 14 und einen digital gesteuerten Oszillator 15 auf. Die Phasendetektorschaltung 12 hat einen Eingang 11, welcher einen seriellen digitalen Datenstrom von Worten aufnimmt, welche darunter eine Trägerfrequenz von 1800 Hz plus oder minus etwa 10 Hz haben. Der serielle digitale Datenstrom wird durch einen Analog-Digital-Wandler 11B in Reaktion auf ein analoges DPSK-Eingangssignal erzeugt, wie es in der Fig. 6 als Wellenform A dargestellt ist und dem Eingang 11A zugeführt wird. Die Abkürzung DPSK wird in der vorliegenden Beschreibung zur Vereinfachung verwendet, zumal diese Abkürzung in die deutsche Fachterminologie Eingang gefunden hat, und zwar in der Bedeutung "differentielle Phasen-Sprung-Tastung".Der Analog-Digital-Wandler 11B tastet das DPSK-Signal 12mal für jedes Doppelbit wie A, B, C gemäß Fig. 6 ab, und er erzeugt sequentiell ein Vorzeichenbit und 6 Signalbits an jedem Knoten 11. Die Spitzen und die Spannungen der DPSK-Wellenform, beispielsweise die Punkte A und D, können in ihrer Größe durch den Wert "1" dargestellt werden, während der Nulldurchgangspunkt C durch den Wert "0" dargestellt werden kann. Punkte zwischen "0" und "1" können durch proportionale Zahlen von "1" und "0" dargestellt werden. Für eine vollständige Beschreibung eines DPSK-Systems und entsprechender Wellenformen wird auf die US-Patentanmeldung 619 439*>iit dem Titel "Digital Differential Phase Shift Keyed Modulation" vom 3. Oktober 1975 hingewiesen und es wird diese Patentanmeldung hiermit zum Bestandteil der vorliegenden An-

*) entspricht deutscher Patentanmeldung P 26 44 478.0

809823/0586

meldung erklärt. Die digitale Information entspricht einem Signal DPSK, d.h. einer differentiellen Phasen-üprung-Tastung. Jedes Wort in dem seriellen digitalen Datenstrom weist eine bestimmte Anzahl von Bits auf,beispielsweise sechs Signalbits und ein Vorzeichenbit. Die Phasendetektorschaltung 12 bekommt als zusätzliche Eingangssignale zwei Darstellungen des wiedergewonnenen Trägers. In einer bevorzugten Ausführungsform gemäß der Erfindung wird der wiedergewonnene Träger in den Phasendetektor 12 über zwei Leitungen eingegeben, welche in der Fig. 1 durch die Linie 18 dargestellt sind. Der wiedergewonnene Träger wird dem Phasendetektor 12 in zwei Formen zugeführt, von denen die eine gegenüber der anderen eine Phasenverschiebung von 90° aufweist, so daß die serielle Dateneingangsfolge gemischt werden kann oder durch die logische Funktion eines exklusiven ODER mit den zwei verschobenen Versionen des wiedergewonnenen Trägers verknüpft werden kann, wie es unten nachfolgend erläutert wird. Als Ergebais des Vergleichs zwischen dem wiedergewonnenen Träger mit der seriellen Dateneingangsfolge erzeugt der Phasendetektor 12 ein Ausgangsfehlersignal aul" der Leitung 13» welches anzeigt, ob der wiedergewonnene Träger beschleunigt oder verzögert werden sollte, um ihn mit der ankommenden Trägerfrequenz zu synchronisieren.

Das Trägerkorrekturfilter 14- empfängt das Fehlersignal auf der Leitung 13 als ein Eingangssignal und erzeugt als ein Ausgangssignal auf der Leitung 16 eine Reihe von Impulsen, deren Anzahl die Größe des Fehlers zwischen der ankommenden Trägerfrequenz und der wiedergewonnenen Trägerfrequenz angibt, und erzeugt ein weiteres Ausgangssignal, welches für die Richtung auf der Leitung 17 repräsentativ ist, in welcher der wiedergewonnene Träger verschoben werden sollte. Die Fehlersignale auf den Leitungen 16 und 17 dienen als Eingangssignale für den digital gesteuerten Oszillator 15, welcher die zwei Darstellungen des wiedergewonnenen Trägers erzeugt. Die eine Darstellung ist gegenüber der anderen um 90° verschoben. Die TrägerkOrrekturschaltung gemäß Fig. 1 kann in einem beliebigen DPSK-System verwendet werden, in welchem die Trägerfrequenz wiedergewonnen

Θ09823/05&Β

und mit dem ankommenden Signal träger synchronisiert werden muli, und sie ist insbesondere in einem DPSK-Demodulator für ein Modem-System zweckmäßig anzuwenden. Der allgemeine Algorithmus, welcher durch das Flußdiagramm der Fig. 5 veranschaulicht ist, beschreibt die allgemeine Arbeitsweise der Trägerkorrekturschaltung gemäß Fig. 1. Allgemeiner gesagt, die Trägerkorrekturschaltung gemäß der Erfindung ist dazu geeignet, einen wiedergewonnenen Träger von einer unabhängigen Taktquelle zu erzeugen und ihn mit einer maßgeblichen Trägerfrequenz zu synchronisieren, und zwar für einen beliebigen Typ eines digitalen Dateneingangsstroms, welchem eine Trägerfrequenz zugrundeliegt.

Ein Vorteil der erfindungsgemäßen Schaltung besteht darin, daß sie dazu verwendet werden kann, einen wiedergewonnenen Träger in einem System ordnun^sgemäß einzustellen, bei welchem die Notwendigkeit besteht, daß ein wiedergewonnener Träger mit einem digitalen Datenstrom synchronisiert ist, welchem eine Trägerfrequenz zugrunde1iegt, wie es beispielsweise bei einem DPSK-Demodulator der Fall ist. Bei einer Trägerwiedergewinnungs-KChaltung für eine solche Schaltung, welche einen DPSK-Eingangsdatenstrom aufnimmt, bestellen zwei Grundforderungen. Erstens muß die Schaltung dazu in der Lage sein, eine Phaseueinstellung vorzunehmen, um zu gewährleisten, daß der wiedergewonnene Träger mit dem ankommenden Signalträger synchronisiert bleibt. Zweitens muß die Trägerkorrekturschaltung auch dazu in der Lage sein, die Korrekturrate der wiedergewonnenen Trägerfrequenz zu kompensieren, und zwar für eine Frequenzübersetzung, welche auf dem DPSK-Datenträger selbst vorhanden sein kann. Kurz gesagt, die Arbeitsweise muß derart sein, daß das ankommende Signal dem Phasendetektor 12 gemäß Fig. 1 zugeführt wird, welcher einen Signalträger-Phasenwinkel erzeugt. Dieser Phasenwinkel wird mit dem wiedergewonnenen Träger verglichen, und es wird ein sich daraus ergebendes FehlersLgnal auf der Leitung 15 hervorgerufen. Das Fehlersignal auf der Leitung 15 enthält eine Information, welche angibt, ob der wiedergewonnene Träger beschleunigt oder verzögert werden muß,

809823/058E

um ihn mit der maßgebenden seriellen digitalen Datenfolge in Synchronisation zu bringen.

Das Trägerkorrekturfilter 14 dient dazu, einen Mittelungseffekt auf das Fehlersignal auf der Leitung 13 auszuüben, und es liefert auch zunehmende oder abnehmende Beträge der wiedergewonnenen Tragerkorrektur, um einer Übersetzung der ankommenden Signalträgerfrequenz Rechnung zu tragen. Das gefilterte Fehlerkorrektursignal auf der Leitung 16 steuert den digital gesteuerten Oszillator, welcher den wiedergewonnenen Träger erzeugt. Diese Fehlersignale steuern die Richtung (d.h., beschleunigen oder verzögern) und die Größe der Korrekturen für die wiedergewonnenen Trägersignale.

Die Fig. 2 ist ein detaillierteres Blockdiagramm des Phasendetektors 12 gemäß Fig. 1 . Der Phasendetektor 12 weist ODER-Gatter 2OA und 2OB auf, welche Eingänge haben, die mit der Leitung 11 verbunden sind, um die digitale Dateneingangsf olge aufzunehmen. Das Schieberegister 30 ist zwischen der Leitung 11 und der Leitung 2OC angeordnet, die mit den anderen Eingängen der ODER-Gatter 20Δ und 2OB verbunden ist. Zwei Mischerschaltungen 23 und 24- nehmen die Ausgangssignale der Verzögerungs-ODER-Gatter 2OA bzw. 2OB über die Leitungen 21 bzw. 22 auf. Die Leitung 26 liefert ein Rechtecksignal, welches mit sin 1800 Hz bezeichnet ist, als ein Eingangssignal für die Schaltung 23. Die Leitung 25 liefert ein Rechtecksignal, welches mit cos 1800 Hz bezeichnet ist, als ein Eingangssignal für die Schaltung 24. Das mit cos 1800 Hz bezeichnete Signal wird in seiner Phase um 90° gegenüber dem Rechtecksignal auf der Leitung 26 verschoben.

(Es hat sich gezeigt, daß das Maß der Phasenverschiebung der Rechteckwelle auf den Leitungen 25 und 26 sehr nahe bei 90° liegen muß, denn die Leistung fällt scharf ab, wenn die Phasenverschiebung zwischen den zwei Signalen sich von 90° unterscheidet.)

809823/0585

Die Mischerschaltungen 23 und ?Λ weisen ein exklusives ODER-Gatter und eine Zeitsteuerschaltung auf, so daß das Endergebnis auf den Leitungen 27 und 20 dasselbe ist, als wenn die digitale Dateneingangsfolge gleichgerichtet würde, bevor eine zweite Datenfolge erzeugt würde, und zwar durch Verzögerung der gleichgerichteten Datenfolge um 90°, wonach die zwei Datenfolgen den Leitungen 27 und 28 jeweils zugeführt wurden.

Die Ausgangssignale 27 und 28 der Schaltungen 23 bzw. ¹LV-V werden einem Paar von seriellen Akkumulatoren 29 bzw. 32 zugeführt. Die Ausgangssignale 35 und 38 der seriellen Akkumulatoren 29 bzw. jj werden als Eingangssignale einer Gröiienkomparatorschaltung 39 zugeführt, welche eine Ausgangsleitung 13 hat, auf welcher ein Fehlersignal für jedes Doppelbit erzeugt wird.

Das Schieberegister 30 in Verbindung mit den ODEH-Gattern 2OA und 2OB arbeitet in der Weise, daß das Komplement der Daten, welche um zwölf Abtastzeiten früher den Mischern 2j und 24- zugeführt wurden,addiert wird, damit die zwei seriellen Akkumulatoren 29 und 32 eine laufende Mittelung über ein Doppelbit in der Zeit aufrechterhalten, anstatt in kontinuierlich ansteigender Weise zu akkumulieren. Somit kann jedes "Wort" der seriellen Eingangsfolge von den angesammelten Daten in 29 und 32 subtrahiert werden, nachdem es über zwölf Abtastzeiten in dem Schieberegister 30 gespeichert ist, bevor es in den Mischern 23 und 24 gemischt wird und dann den Akkumulatoren zugeführt wird.

Das Ausgangssignal des Analog-Digital-Wandlers besteht aus einem Vorzeichenbit plus 6 Signalbits, und zwar für jede der zwölf Abtastungen pro Doppelbit, mit welchen der analoge Eingang der Fig. Gbeaufschlagt wird. Die Höhen und die Zähler des analogen Eingangssignals werden durch "1" dargestellt, und diejenigen Punkte, an welchen das Eingangssignal die 0 Achse kreuzt, werden durch "0" dargestellt. Solche Punkte,

809823/0585

welche zwischen diesen Werten liegen, werden durch eine proportionale Anzahl von "1" und ¹¹O" dargestellt. Der Zweck des Mischers oder der exklusiven ODER-Gatter 23 und 24 in der Fig. 2 besteht darin, ein Ergebnis zu liefern, welches dasselbe ist, wie es erreicht würde, wenn ein analoges Eingangssignal gleichgerichtet würde, so daß alle Üignalbits jedes Wortes durch die zwei seriellen Akkumulatoren 29 und 32 akkumuliert werden. Dasselbe Ergebnis könnte erreicht werden, wenn das analoge Eingangssignal durch einen Vollweg-Gleichrichter geschickt würde, bevor es dem Analog-Digital-Wandler zugeführt wird. Die Gesamtfunktion des Phasendetektors 12 besteht darin, die digitale Datenfolge mit den Rechtecksignalen von den Leitungen 25 und 26 zu vergleichen, welche jeweils den wiedergewonnenen Träger darstellen, um ein Fehlersignal zu erzeugen, welches bestimmt, ob der wiedergewonnene Träger beschleunigt oder verzögert werden sollte, um ihn mit dem maßgebenden Träger der digitalen Datenfolge in Hxase zu bringen.

Der Gesamtzweck der Trägerkorrekturschaltung 10 besteht darin, eine stabile Durchschnittsträgerfrequenz zu erreichen, welche mit dem Träger der ankommenden Datenfolge in Phase ist, so daß die Phasenverschiebungen der ankommenden Datenfolge für die binären Daten repräsentativ sind, welche darin enthalten sind, und daL ein Vergleich mit dem wiedergewonnenen Träger herbeigeführt werden kann, so daß jeweils eine "1" und eine "0" als ein Ergebnis des Vergleichs dekodiert werden kann. Für den Fachmann ist ersichtlich, dali durch die Akkumulierung des Produktes der ankommenden Datenfolge mit den mit sin 1800 und cos 1800 bezeichneten Signalen das Vorzeichen der Differenz zwischen den zwei Akkumulationen über eine Zeitperiode erreicht werden kann, welche angibt, ob der wiedergewonnene Träger beschleunigt oder verzögert werden soll, um ihn mit dem Träger der ankommenden Datenfolge in Phase zu bringen. Wenn die Größe der Akkumulation im Akkumulator 29 (welcher gelegentlich auch als das O-Grad-Auge bezeichnet wird) geringer ist und die Vorzeichen der entsprechenden Größen beider Akkumulatoren 29 und 32 iden-

809823/0585

tisch sind (wobei der Akkumulator 32 gelegentlich auch als das 90-Grad-Auge bezeichnet wird), d.h., beide positiv oder beide negativ, dann muli der wiedergewonnene Träger beschleunigt werden. Wenn andererseits die Vorzeichen der Akkumulation in den Akkumulatoren 29 und 32 entgegengesetzt sind, muß der wiedergewonnene Träger verzögert werden. Eine entsprechende Schaltung kann leicht in dem Komparator 39 gebildet werden, um diese zwei Zustände zu erkennen, und es kann auf diese Weise das gewünschte Fehlersignal gewonnen werden, welches auf der Leitung 13 geliefert wird. Der Zweck der Trägerkorrekturschaltung 10 besteht darin, das richtige Maß an Beschleunigung oder Verzögerung für das wiedergewonnene Trägersignal zu erreichen, so daß der Inhalt der zwei seriellen Akkumulatoren 29 und 32 zu den Zeiten gleich ist, zu denen er durch den Größenkomparator 39 miteinander verglichen wird. Wenn der wiedergewonnene Träger in Phase mit der Trägerfrequenz der ankommenden Datenfolge ist, wird die Anzahl der Zählungen in Jedem Akkumulator zu einem Maximum.

Zusammenfassend läßt sich feststellen, daß die zwei seriellen Akkumulatoren dann die laufenden Summen angeben, um 90 verschoben und gemischt, wie es oben ausgeführt wurde, und zwar die Summen der Größen der Dateneingangsfolge, gemischt oder multipliziert mit dem wiedergewonnenen Träger. Wenn der wiedergewonnene Träger mit der Dateneingangsfolge in Phase ist, so sollten die Summen in den zwei Akkumulatoren über dieselbe Zeitperiode identisch sein. Wenn keine Phasengleichheit besteht, gibt das algebraische Vorzeichen der Differenz an, ob der wiedergewonnene Träger in der Phase beschleunigt oder verzögert werden muß, um ihn mit der Phase des Trägers der ankommenden Daten in Übereinstimmung zu bringen.

Das Trägerkorrekturfilter 14 gemäß Fig. 3 hat eine Eingangsleitung 13, auf welcher das Fehlerausgangssignal des Phasendetektors 12 erzeugt wird. Das Trägerkorrekturfilter 14 weist einen Auf/Ab-Zähler 43 auf, welcher ein Ausgangssignal auf der Leitung 44 erzeugt. Die Leitung 44 dient als ein Eingang für

809823/0585

die Schaltung 45, welche einen durch vier teilenden Teiler darstellt, der eine Ausgangsleitung 46 aufweist. Das Trägerkorrekturfilter 14 weist ein exklusives ODER-Gatter 41 auf, an welches an seinem einen Eingang die Fehlersignalleitung 13 angeschlossen ist. Am zweiten Eingang dieses Gatters ist die Leitung 17 angeschlossen, welche mit einem Ausgang des Auf/Ab-Zählers 43 für das Bit mit dem höchsten Stellenwert angeschlossen ist. Das Signal auf der Leitung 17 gibt an, ob der wiedergewonnene Träger beschleunigt oder verzögert werden muß. Das Ausgangssignal des exklusiven ODER-Gatters 41 wird auf der Leitung 40 geliefert. Eine Schaltung 47, welche im wesentlichen einem ODER-Gatter entspricht, empfängt auf den Leitungen 40 und 46 Eingangssignale und hat eine (nicht dargestellte) Zeitsteuerschaltung, welche die Schaltung 47 dazu bringt, bei jedem Doppelbit auf der Leitung 16 ein Ausgangssignal in der Form von einer Reihe von Impulsen zu erzeugen, die in ihrer Anzahl der Gesamtzahl der Impulse auf den Leitungen 40 und 46 entsprechen. Der Inhalt des Auf/Ab-Zählers 43, geteilt durch vier, wird für jedes Doppelbit bei 46 als eine Reihe von Impulsen dargestellt. Jeder Fehlerimpuls, welcher aif der Leitung 13 auftritt, wird in der Weise weitergegeben, daß er dem ODER-Gatter 47 zugeführt wird, und er wird für jedes Dibit der Anzahl von Impulsen auf der Leitung 46 addiert, um die Gesamtzahl von Fehlerkorrekturimpulsen für jedes Doppelbit auf der Leitung 16 zu bilden.

Das Signal, welches die Anzahl von Fehlerkorrekturimpulsen auf der Leitung 16 enthält, ist ein Fehlerkorrektursignal, und es wird dem digital gesteuerten Oszillator 15 zugeführt, welcher anhand der Fig. 4 beschrieben wird.

Der Akkumulator in dem Korrekturfilter, d.h. der Auf/Ab-Zähler 43 addiert ständig und wird niemals zurückgestellt. Wenn keine Frequenzübersetzung stattfinden würde, wäre einfach eine Folge von Signalen "1" und "O" vorhanden, die an der Klemme 13 ankommen, und der Auf/Ab-Zähler würde immer um Null herum springen oder schwanken. Der Zähler, welcher durch 4 teilt, würde einen

809823/0585

ausgangsimpuls daran hindern, bei 46 zu erscheinen, wenn nicht wenigstens 4 Zählungen in dem Auf/Ab-Zähler 43 vorhanden wären. Deshalb ist die Wirkung des durch 4 teilenden Zählers darin zu sehen, den Frequenzübersetzungsfehler über eine Periode zu mitteln, welche durch die Zeit dargestellt wird, die benötigt wird, daß 4 Zählungen ablaufen. Dadurch wird die Nittelbildung oder Filterung des Trägerkorrekturfilters 14 erreicht. Bei 46 tritt für jedes Doppelbit bei jeweils 4 positiven Fehlerimpulsen ein Fehlerimpuls auf, welcher in dem Auf/Ab-Zähler 43 gesammelt wird und von dem Größenkomparator 39 gemäß Fig. 2 aufgenommen wird.

In einer gerätetechnischen bevorzugten Ausführungsform ist der durch 4 teilende Zäiiler 45 einfach ein Abgriff am Bit mit dem dritthöchsten Stellenwert im Auf/Ab-Zähler 43 mit einer entsprechenden (nicht dargestellten) Zeitsteuerschaltung.

Gemäß Fig. 4 empfängt der digitale gesteuerte Oszillator 51 ein Eingangssignal als Taktsignal mit einer Frequenz von 1,8432 MHz, welches von der Quelle 51 geliefert wird. Das Taktsignal wird auf eine Leitung 51A gebracht, welche als ein Eingang zu der durch 4 teilenden Schaltung ^v/d dient, welche ein Ausgangssignal auf der Leitung 53A erzeugt, welches als ein Eingangssignal für das ODER-Gatter 53B dient, welches eine Leitung 53 &1g Ausgangsleitung hat. Die Leitung 53 dient als ein Eingang für eine Zählerschaltung 5O₁ welche durch 256 teilt. Die Leitung 51A von der Taktquelle 51 dient auch als ein Eingang für das UND-Gatter 56. Die Leitung 55A, auf welcher durch die Schaltung 59A ein Beschleunigungssignal erzeugt wird, ist ein Eingang für das UND-Gatter 56. Das Ausgangssignal des UND-Gatters 56 ist ein Eingangssignal für das ODEH-Gatter 53B. Die Schaltung 59-A- nimmt ein Fehlerkorrektursignal auf der -leitung 16 von dem Trägerkorrekturfilter 14 auf und erzeugt auch ein Verzögerungssignal auf der Leitung 55-A-, welches als ein Eingangssignal dem UND-Gatter 6OA zugeführt wird, dessen Ausgangssignal dazu verwendet wird, das Bit mit dem geringsten Stellenwert des Zählers 58 zu sperren, um die

809823/0585

Phase des wiedergewonnenen Trägersignals auf den Leitungen 25 und 26 zu verzögern. Wenn ein Beschleunigungssignal auf der Leitung 55 vorhanden ist, wird das schnelle Taktsignal auf der Leitung 51A der Leitung 56a zugeführt, um die Phase des wiedergewonnenen Trägers um diejenige Anzahl von Korrekturimpulsen zu beschleunigen, welche im Schieberegister 59 gespeichert sind und aus dem Schieberegister 59 über die Leitung 6OB ausgegeben werden, um die UND-Gatter 56 und 6OA zu aktivieren. Wenn ein Verzögerungssignal auf der Leitung 55-A. vorhanden ist, wird das Bit mit dem geringsten Stellenwert des Zählers 58 durch die Anzahl von Zählungen gesperrt, welche in dem Schieberegister 59 gespeichert sind und aus diesem Schieberegister ausgegeben werden.

Die Phasendifferenz von 90° zwischen dem mit sin 1800 bezeichneten Signal und dem mit cos 1800 bezeichneten Signal des wiedergewonnenen Trägers auf den Leitungen 25 und 26 läßt sich leicht dadurch erreichen, daß die Impulse von dem Ausgang des 256-Bit-Zählers durch ein Schieberegister hindurchgeführt werden und bei zwei verschiedenen Punkten ein Abgriff erfolgt, welche um 90° auseinanderliegen.

Das hier beschriebene System liefert einen kleineren Trägerkorrekturfaktor, wenn keine Frequenzübersetzung des maßgebenden Trägers der ankommenden seriellen digitalen Datenfolge vorhanden ist, und es kann eine größere Korrektur für den wiedergewonnenen Träger nur dann liefern, wenn es wegen einer großen Frequenzübersetzung erforderlich ist. Diese Technik erfordert einen veränderbaren Trägerkorrekturfaktor, welcher die Trägerkorrekturrichtung für die Vergangenheit über viele Doppelbits berücksichtigt.

Es sei z.B. angenommen, daß eine Einheit der Trägerkorrektur 1,4 Grad pro Doppelbit entspricht und daß der wiedergewonnene Träger mit dem Signalträger synchronisiert ist. Wenn «ler ankommende Signalträger von 1800 Hz in der Frequenz auf 1810 Hz

809823/0565

übersetzt wird oder verändert wird, würde eine Pha.sendifferenz von \i Grad pro Doppelbit auftreten. Unter der Annahme, riai. der Korrekturvorgang bei dem Auf/Ab-Zähler 4> bei KuIl beginnt, dann beträgt der AnfangGv/ei't der Korrekturen 1,4 Grad pro Doppelbit. Bei diesen Korrekturpegel ist der korrigierte Träger nicht in der Lage, dem ankommenden Signalträger zu folgen. Wenn nach einigen Korrekturen das Signal auf der Leitung 17 immer noch im Beschleunigungs-Status ist, so iot dies ein Anzeichen dafür, dal. die oignalphase mit einer höheren Rate als 1 ,4 Grad pro Doppelbit der Korrekturen läuft. Nach vier aufeinanderfolgenden Beschleunigungsbefehlen int der Inhalt dec; Auf/Ab-Zählers 4^, geteilt durch vier gleich eins. Eine Addition zu diesem Wert von Impulsen auf der Leitung 40 bringt den gesamten Korrekturpegel auf ?. mal 1,4 oder ί:,δ Grad pro Doppelbit. Wenn dieser Korrekturpegel nicht dazu in der Lage ist, eine Synchronise tion des wiedergewonnenen Trägers mit dem ankommenden Träger herbeizuführen, fährt der Auf/Ab-Zähler 4;3 damit fort, aufwärts zu zählen. Wenn acht aufeinanderfolgende Beschleunigungssignale empfangen wurden, ist der Wert des Inhalten des Auf/Ab-Zählers 45, geteilt durch vier, gleich zwei. Wenn dieser Wert zu der Anzahl von Impulsen addiert wird, ergibt sich ein Gesamtkorrekturpegel von 5 ual 1,4 oder 4,,j Grad pro Doppelbit. Dieser Vorgang wird wiederholt, bis der wiedergewonnene Träger aufgeholt hat und tatsächlich die Signalträgerphase überschritten hat. An diesem Punkt führen Verzögerungsbefehle dazu, daß der Auf/Ab-Zähler abwärts zählt. Dieser Vorgang wird in einer Richtung fortgesetzt, welche die Phase des wiedergewonnenen Trägers reduziert. Schließlich oszilliert der Auf/Ab-Zähler 4 J zwischen verschiedenen Zählungen bei einem Wert, welcher einen durchschnittlichen Pegel von Korrekturen darstellt, welcher 5 Grad pro Doppelbit entspricht, was der angenommenen ankommenden Signalträger-Phasenrate der Veränderung in diesem Beispiel entspricht.

809823/0585

Lie Zeitsteuerlogik wurde anhand der Zeichnung bishex¹ nicht erläutert, läßt sich von einem Fachmann Jedoch leicht verwirklichen, um die angegebenen digitalen Übertragungen aufzuführen. Die Zähler, Gatter, Akkumulatoren, usw., wie sie oben erwähnt wurden, r.ind an sich bekannte Bauelemente, und geeignete Ausführungsformen lassen sich von dem Fachmann leicht auswählen.

8098 2 3/058 5

Claims

Patentansprüche

Trägerkorrekturschaltuns zur Erzeugung eines wiedergewonnenen Trägersignals aus einem Mfferential-Fhasenuprung-Taotun^s-Eingangssignal, dadurch gekennzeichnet , dab eine erste Einrichtung (12) vorgesehen ist, welche auf das Differential-Phasensprung-Tastungs-Eingangssignal und auf das wiedergewonnene Trägersignal anspricht, um in periodisciier Folge ein Fehlersignal zu erzeugen, welches anzeigt, ob das wiedergewonnene Trägersignal in seiner Phase verzögert oder beschleunigt werden muli, um es mit dem Differential-Phasensprung-Tastungs-Eingangssignal zu synchronizieren, dass weiterhin eine zweite Einrichtung (14, 4}) vorhanden ist, welche auf das Fehlersignal anspricht, um in kumulativer Weise eine Anzahl von Beschleunigungs- und Verzögerungs-Befehlen des Fehlersignals zu speichern und die Gesamtzahl der entsprechenden Darstellungen von Beschleunigungs- und Verzögerungs-Befehlen durch einen Durchschnittsfaktor zu teilen, um ein gemitteltes Fehlersignal (16) zⁿa liefern, welches für die Größe der erforderlichen Korrektur repräsentativ ist, welche bei dem wiedergewonnenen Trägersignal anzuwenden ist, und um ein Richtungsfehlersignal (17) zu erzeugen, welches angibt, ob das wiedergewonnene Trägersignal beschleunigt oder verzögert werden soll, und daß eine dritte Einrichtung (15) vorgesehen ist, welche auf das gemittelte Fehlersignal und das Richtungsfehlersignal anspricht, um das wiedergewonnene Trägersignal zu erzeugen.

2. Trägerkorrekturschaltung zur Erzeugung eines wiedergewonnenen Trägersignals aus einem Eingangssignal, welchem eine Trägerfrequenz zugeordnet ist, dadurch gekennzeichnet , daß eine erste Einrichtung (12, 14) vorgesehen ist, welche auf das Eingangssignal und auf das wiedergewonnene Trägersignal anspricht, um in periodischer Folge ein Fehlersignal zu erzeugen, welches angibt, ob das wiedergewonnene Trägersignal in der Phase verzögert oder beschleunigt werden muß, um es mit

fl09823/0 5flfi

ORIGINAL INSPECTED

den; Eingang, signal zu synchronisieren, da;.·, die genannte Einrichtung auf da:; Fohlc-roi^na! in der '.v'ei.-:o ausprio hc, daL kumulativ eiae iin.zuu] vj.i Besculeunigu.;.,;;";- und Vorzögerungs- °, i_; ;-,alen des Pe-ilo ;■; i- ;n:il;-; gezählt werden unu die ϋϋΖίαιΙ c. er Be.;enl eunigun.-,:.:- ui. , /ej-zci, ;;ru:i[j;;:;i:; u.ie durc;. üinen ilitto-Tu.. ■ i".":lLtor geteilt '..1^d, uri ei:. je:uil;teltoⁱ> v-..\-jr:.:i jut ] ('i ) zu 'TSClXJ:., ■.τ. 1.;, ·_(>,::, i.''ir dl:..· u^'üi. e eier e_J.'ru,.ⁱderli'jheri Lo ι.·ΐ·ιΛί tür repräöea t,:i Liv i d c , die nei deiu v/iedei'^eivoiüier.eti 'Jrä^ei· cinzu\.'erideii i.~.t, i/obei wuiteruio ein xÜ.ohturijjr.i'ehlex·- 3if-;nal (17) erzea. ;t wird, v/elciie.-j anpjibi;, ob daij v/ieders'jev;onnene Träger·.;i_:;ual besciileuni^t odoj¹ verzögert werden soll, und dai.i v;eiterhia eine dritte £inrilitunj_·; (1^) vorhanaen ist, welche aul' dar, ^emittelte Felilersi^nal und das Hichtun^sfetilersi,:nal anspricht sowie auf ein Taktsignal, vfelches eine von der Trägerfrequenz unabhängige Frequenz hat, um das wiedergewonneue Trägersiynal zu era ugen und. es in seiner Phase zu beschleunigen oder zu verzogern, und zwar in Abhängigkeit von dem Kichtungsfehlersignal, um ein Haß, welches durch das gemittelte Fehlersignal angegeben wird.

Trägerkorrekturschaltung zur Erzeugung eines wiedergewonnenen Trägersignals aus einem Differential-Phasensprung-TasLungs-Eingangssignal, welchem eine Trägerfrequenz zugeordnet ist, dadurch gekennzeichnet , daL· eine erste Einrichtung (12) vorgesehen ist, welche auf das Differential-Phasensprung-Tastungs-Eingangssignal und auf das wiedergewonnene Trägersignal anspricht, um in periodischer Folge ein Fehlersignal zu erzeugen, welches anzeigt, ob das wiedergewonnene Trägersignal in seiner Phase verzögert oder beschleunigt werden muli, um es mit dem Differential-Phasensprung-Tastungs-Eingangssignal zu synchronisieren, daii weiterhin eine zweite Einrichtung (14, 43) vorhanden ist, welche auf das Fehlersignal anspricht, um in kumulativer Weise eine Anzahl von Beschleunigung^- und Verzögerungs-Befehlen des Fehlersignals zu speichern und die Gesamtzahl der entsprechen-

den Darstellungen von Beschleunigungs- und Verζöfseruncs-Befehlen durch einen Durchschnittsfaktor zu teilen, um ein gemitteltec Fehlersignal (16) zu liefern, welches für die GröLe der erforderlichen Korrektur repräsentativ ist, welche bei dem wiedergewonnenen Trägersignal anzuwenden ist, und um ein ßichtuncsfehlersignal (17) zu erzeugen, welches angibt, ob daa wiedergewonnene Trägersignal beschleunigt oder verzögert werden soll, daß eine dritte Einrichtung (15) vorgesehen ist, welche auf das gemittelte Fehlersignal und das Richtungsfehlersignal anspricht, um das wiedergewonnene Trägersignal zu erzeugen, und daß eine vierte Einrichtung vorhanden ist, welche auf das Richtungsfehlersignal (59A) und auf das gemittelte Fehlersignal (55) anspricht und welche mit der dritten Einrichtung verbunden ist, um unter bestimmten Bedingungen eine Verzögerung oder eine Beschleunigung der Phase des wiedergewonnenen Trägersignals um ein Haß hervorzurufen, welches durch das gemittelte Fehlersignal festgelegt ist, und zwar in Abhängigkeit von dem Fegel des Richtungsfehlersignals.

Trägerkorrekturschaltung nach Anspruch 2, dadurch gekennzeichnet , daß in der ersten Einrichtung folgende Teile vorhanden sind: eine vierte Einrichtung (2;)), welche auf das Eingangssignal und auf den sin des wiedergewonnenen Trägersignals anspricht, um eine erste Folge von digitalen Signalen zu erzeugen, welche für ein Signal repräsentativ sind, welches durch eine logische Verknüpfung eines exklusiven ODER-Gatters zwischen dem Eingangssignal und dem sin des wiedergewonnenen Trägersignals entstanden ist, weiterhin ein erster Akkumulator (29), welcher mit der vierten Einrichtung verbunden ist, um die erste Folge von digitalen Signalen über eine vorgegebene Zeitperiode zu summieren, weiterhin eine fünfte Einrichtung (24), welche auf das Eingangssignal und auf den cos des wiedergewonnenen Trägersignals anspricht, um eine zweite Folge von digitalen Signalen zu erzeugen, welche für ein Signal repräsentativ ist, welches dem Ergebnis einer logischen

809823/05&S

Verknüpfung in einem exklusiven ODEK-Gatt er zwischen den Signalen des cos des wiedergewonnenen Trägersignals und des Eingangssignals entspricht, weiterhin ein zweiter Akkumulator 0<-) , welcher mit der fünften Einrichtung verbunden ist, um die zweite Folge digitaler Signale über die Zeitperiode zu summieren, und schließlich eine Komparatoreinrichtung (39)» welche dazu dient, das Fehlersignal zu erzeugen, wobei das Fehlersignal angibt, ob der Inhalt des ersten Akkumulators in seinem Wert gröber ist als der Wert des Inhaltes des zweiten Akkumulators.

Trägerkorrekturschaltung nach Anspruch Ii, dadurch gekennzeichnet , daß die zweite Einrichtung folgende Teile aufweist: einen Auf/Ab-Zähler (43), welcher auf das Fehlersignal anspricht, um kumulativ und periodisch aufwärts zu zählen, wenn das Fehlersignal eine logische "1" ist und abwärts zu zählen, wenn das Fehlersignal eine logische "0" ist, eine vierte Einrichtung (^5), welche mit einem bestimmten Bit des Auf/Ab-Zählers verbunden ist, um in periodischer Folge ein erstes Signal zu erzeugen, welches für die Teilung des Inhaltes des Auf/ Ab-Zählers durch einen bestimmten Faktor repräsentativ ist, und eine fünfte Einrichtung (4-7) > welche auf das erste Signal und auf das Fehlersignal anspricht, um nacheinander eine Anzahl von Impulsen, welche gleich der Gesamtheit der Anzahl von Impulsen des ersten Signals und der Anzahl von Impulsen des Fehlersignals sind, zu erzeugen.

Trägerkorrekturschaltung nach Anspruch 2, dadurch gekennzeichnet , daß in der dritten Einrichtung folgende Teile vorgesehen sind: ein erster Zähler (5^)» welcher auf ein Taktsignal anspricht, um das Taktsignal zu teilen, eine vierte Einrichtung (i?9A), welche auf das Richtungsfehlersignal «'maprieht, um ein Beschleunigungssigna] (!?S0 zu erzeugen, wenn der wiedergewonnene Träger beschleunigt werden soll, und um ein Verzögerung.s.signal ΟίλΑ.) zu erzeugen, wenn der wiedergewonnene Träger

809823/05*5

verzögert werden soll, eine Registereinrichtung (59)» welche auf das gemittelte Fehlersignal anspricht, um eine Anzahl von Phasenshift-Einheiten zu speichern, welche durch das gemittelte Fehlersignal dargestellt sind, ein exklusives ODER-Gatter (5^B), welches auf den ersten Zähler, auf das Taktsignal, auf das Register und auf die vierte Einrichtung anspricht, um ein Zählsignal zu erzeugen, welches durch die Anzahl erhöht wird, welche in dem Register gespeichert ist, wenn das Beschleuniguriiji.Giirnal eine Dqgiüche "1" ist, ein UND-Gatter (5G), welches auf das Verzögerungssignal und auf die Registereinrichtung anspricht , um für eine Anzahl von Zählungen ein'Sperrsignal zu erzeugen, welche durch den Inhalt der Registereinrichtung dargestellt wird, wenn das Verzögerungssignal eine logische "1" ist, und eine zweite Zahlereinrichtung (58), welche auf das ODER-Gatter und das UND-Gatter anspricht, um mit einer Zählrate zu arbeiten, welche der Anzahl der Impulse entspricht, die durch das ODER-Gatter erzeugt wurden, vermindert um die Anzahl der Sperrimpulse, welche durch das UND-Gatter erzeugt wurden, wobei das Ausgangssignal der zweiten Zählereinrichtung für den wiedergewonnenen Träger repräsentativ ist.

7. Trägerkorrekturschaltung nach Anspruch 6, dadurch g e k e η η zeichnet , daß der zweite Zähler eine Einrichtung aufweist, welche dazu dient, zwei Darstellungen (25, 26) des wiedergewonnenen Trägers zu erzeugen, von denen die eine in der Phase gegenüber der anderen um 90° verschoben ist.

809823/0SS6