DE2746205A1

DE2746205A1 - Anordnung zur fehlererkennung und/oder -korrektur von binaeren uebertragenen informationen

Info

Publication number: DE2746205A1
Application number: DE19772746205
Authority: DE
Inventors: Max Dipl Ing Proegler
Original assignee: Licentia Patent Verwaltungs GmbH
Current assignee: Licentia Patent Verwaltungs GmbH
Priority date: 1977-10-14
Filing date: 1977-10-14
Publication date: 1979-04-19

Description

Anordnung zur Fehlererkennung und/oder -korrektur
von binären übertragenen Informationen Zur selbsttätrgen Korrektur von Übertragungsfehlern mit ijilfe von redundanten zyklischen Blockcodos sind hauptsächlich zwei Verfahrenstypen bekannt, zum einen die algebraischen Verfahren, welche die bekannte algebraische Struktur des Codes weitgehend ausnutzen, und zum anderen die kombinatorischen/permutatorischen Verfahren, welche sich im wesentlichen auf die codeerhaltende zyklische Verschiebung und auf ein begrenztes empirisches Suchen von Fchlern beschränken. Die algebtaischen Verfahren haben den Nachteil, daß sie zur RealisSerung sehr aufwendige Schaltungen benötigen. Die kombinatorischen Verfahren erweisen sich dagegen in manchen Fällen als günstiger, insbesondere, wenn die zu korrigierende Fehlerzahl relativ klein ist. Besondere Ausführungsformen, welche auch zur Korrektur von Fehler bündeln geeignet sind, der kombinatorischen Verfahren sind als "Error-trapping"-Methoden bekannt geworden (Error-Correcting Codes, second edition, MIT Press, Cambridge, Mass., USA, 1972, von W.W. Peterson und E.J. Wcldon, Jr.; Information Thcory and Reliable Communication, John Wiley and Sons, New York, 1968, von R.G. Gallager; Principles of Data Communication, McGraw-Hill, New York, 1968, von 11.W. Lucky, J. Salz, E.J. Weldon, Je. ; A Decoding Procedure for Multiplc-Error-Correcting Cyclic Codes, IEEE Trans. on Information Theory, vol. It-10, S. 134 bis 138, 1964, von T. Kasami).Alle diese "Error-trapping"-Mcthoden sind zwar weniger umständlich als die algebraischen Verfahren, erfordern jedoch trotzdem einen Schaltungsaufwand, der nicht niedrig genug ist.
Aufgabe der Erfindung ist daher Angabe und Roalisierung eincs Vorwärtskorrekturverfahrens, basierend auf der "Error-trapping"-Methode mit zusätzlicher begrenzter Fehlerüberlagerung, wobei der Aufwand an Schaltungsmitteln besonders gering ist und keine Forderungen nach hohen Arbeitsgeschwindigkeiten bestehen, so dan langsame, wenig Energie verbrauchende unp damit billige Bausteine eingesetzt werden können.
Die Lösung erfolgt mit den in dorn Patentansprüchen angegebenen Mitteln.
Das Vorfahren nach der Erfindung verwendet zyklische Blockcodes, die durch die Parameter n, k, d beschrieben werden1 wobei n die Anzahl der Zeichen pro Block, k die Anzahl der Informationszeichen pro Block und d dio Hamming-Distanz ist. Bei einem solchen Code können mit Sicherheit pro Block e Fehler erkannt und t Fehler korrigiert werden, wobei e + t < d - 1 ist. Ferner kann mit diosom Code nach dem erfindungsgemäßen Verfahren ein Fehlerbündel der Länge < b korrigiert werden.
Das Vorfahren gemäß der Erfindung baut auf der an sich bekannten "Error-trapping"-Methode auf, bei der auf der Scndeseite die n-stelligen Codewörter c(x) aus k Informationszeichen i(x) und n-k Redundanzzeichon r(x) gebildet werden a:?ch der Form c(x) = i(x) . x + r(x) und wobei die Redundanz durch den bei der Division dos mit xn-k multiplizierten Informationsteils i(x) durch das Generatorpolynom g(x) verbleibenden Rest gebildet wird und wobei durch kanalseitige Störungen hervorgerufen eine modulo-2-Additioq von Übertragungsfehlern f(x) zum Codewort c(x) auf der Empfangsseite das Empfangswort e(x) einläuft, aus dem durch Division mit dem Generatorpolynom g(x) das Syndrom e(x) f(x) s(x) = R{} = R{} als Rest hervorgeht. Ist das g(x) g(x) Syndrom gleich 0, so hat die Übertragung mit hoher Wahrscheinlichkeit fehlerfrei stattgefunden; ist das Syndrom jedoch von 0 verschieden, so ist das Empfangswort durch Übertragungsfehler verfälscht. Eine schwierige Aufgabe ist im allgemeinen die Fehlerortung, die mit hilfe des Syndroms, das im Prinzip die dazu benötigte Information enthält, durchgeführt wird. Gemäß der Erfindung wird ein weniger aufwendiges Verfahren hierfür angegeben, das auf der Kenntnis aufbaut, daß bei zyklischen Codos allo n-1 zyklischen Verschiebungen eines Codewortes ebenfalls zulässige Codeworte ergeben. Dementsprechend wird das Syndrom so lange zyklisch verschoben und jeweils auf sein Gewicht geprüft, bis dieses < t gefunden ist. Dann sind statistisch verteilte Fehler korrigierbar. Ist dagegen die Gewichtsbedingung auch nach n-l zyklischen Verschiebungen nicht erfüllt, so liegt ein unlcorrigierbares, jedoch erkennbares Fehlermuster vor. Zur Ortung bzw. Korrektur von Fehlerbündeln erfolgt die Gewichtsprüfung des Syndroms nach der Nullbedingung für die Stellen x0 bis xn-k-1-b Geht man davon aus, daß das Fehlerpolynom f(x) an den Stellen eine binäre 1 hat, an denen Fehler aufgetreten sind, und daß diese Fehler sowohl im Informationsteil als fi(x) als auch im Redundanzteil als fr(x) auftreten können, so genügt es zur Fohlerkorrektur vom gesamten Fehlerpolynom f(x) = fi(x) + fr(x) nur den Toil fi(x) zu bestimmen und vom Empfangswort zu subtrahieren. Für das vcrbloibendc Syndrom gilt dann s(x) - fr(x) mit dem Gewicht w(s) - w(fr) < t - w(fi). Zur Bestimmung des Informationsfehlerwortos fi(x) werden versuchswoise vcrschiedene mögliche fj(x) ausprobiert, wobei ein bestimmtes fj(x) nicht nur mit f(x) sondern auch mit dessen zyklischen Verschiebungen f(x) xa modulo xn + 1, für a = 1 bis n-l, verglichen wird und wobei versucht wird, möglichst viele Fehler in den Redundanzteil zu schieben, so daß das Gewicht von fj(x) möglichst klein wird. Das Syndrom erhält damit die Form saj(x) = R {#######} + R{#####}, wobei der erste Term durch R so (x) , xa} dargestellt wird und wobei so (x) das Syndrom der Fehlerwortredundanz ist. Ist nach der a-ton zyklischen Verschiebung die Gowichtsbedingung w(saj) < t-w(fj) für das auszuprobiorcnde Informationsfehlermuster erfüllt, so gilt für das gesamte Fehlermuster f(x) = (fj(x) + saj(x)) x a modulo xn+1. Zur Korrektur wird das mit x multiplizierte gefundene Fehlerwort dem Empfangswort modulo-2 überlagert, wobei jedoch nur die Informationsteile berücksichtigt werden.
Es folgt nun eine etwns ausführlichere Beschreibung der Wirkungsweise des Erfindungsgegenstandes anhand eines Ausführungsbeispieles mit einem modifizicrten Golay-Code, der eine Blocklänge von n 2 23 Bit aufweist, wovon k = 11 Bit Information sind. Dieser Code ermöglicht bei einer Hamming-Distanz von d = 8 eine Korrektur von 3 und eine Erkennung von bis zu 4 beliebig verteilten Fehlern. Fehlerbündel können bis zu einer Lange b = 5 Bit sicher korrigiert werden. Das Gcneratorpolynom des Golay-Codes hat die Form g(x) = x12 + x10 + x7 + x4 + x3 + 2 x + x + 1. handelt es sich um nicht mehr als drei statistisch verteilte Fehler1 so lassen sich von denselben entweder alle oder mindestens zwei Fehler so in die Redundanz schieben, daß der dritte Fehler an die Stelle x17 gelangt. Mit der Fehlerfunktion fl(x) = x17 des Informationsteils erhält man bei Division durch das Gef1(x) neratorpolynom g(x) den Rest r1(x) = R{} = x11 + g(x) x9 + x7 + x5 + x4 + x3 +1.
Zur Fehlersuche wird nun das Syndromso(x), das in ein lineares, mit g(x) als Rückkopplungspolynom arbeitendes Schieberegister SR eingespeichert ist, auf sein Gewicht w(so) geprüft. Ist die erste Gewichtsbedingung w(so) < 3 nicht erfüllt, so wird probeweise der Fehlerfunktionsrest rl(x) zum Syndrom addiert und das Gewicht auf w(so) < 2 geprüft. Ist diese zweite Gewichtsbedingung nicht erfüllt, so wird das Syndrom zyklisch mit wirksamer Rückkopplung so oft verschoben und auf die beiden Gewicht bedingungen untersucht, bis eino derselben erfüllt ist.
Ist dieses nach 22-mnliger zyklischer Verschiebung nicht der Fall, so liegt ein unkorrigierbares jedoch erkennbares Fehlermuster vor. Ist die erste Gewichtsbedingung nach dem Schiebetakt a erfüllt, so steht das Fehlermuster im Schieberegister SR und wird zur Korrektur zu dem um n Stellen modulo x23 + 1 zyklisch verschobenen Empfangswort e(x) a x zeichenweise addiert. Wurde die zweite Gewichtsbedingung erfüllt, so muß vor dieser Addition der Fehlerwortrest rl(x) zum Schieberegisterinhalt addiert werden und nach der Addition die Stclle x17 (modulo x23 + 1) durch Inversion korrigiert werden.
Anhand der Figuren werden Aufbau und Wirkungsweise der Erfindung näher erläutert. Die Figuren zeigen Anordnungen zur Suche und Korrektur von Fehlern gemäß einer Erfindungsausführung mit dem oben angeführten modifizierten Golay-Code, wobei die Figuren 1 und 2 zwei mögliche Ausführungsformen zur Fehlerkorrektur darstellen. In Figur 3 ist eine besonders günstige Fehlersucheinrichtung nach der Erfindung abgebildet. Die Fgur 4 zeigt ein handelsübliches Addierwerk, wie es in der Fehlersucheinrichtung nach Figur 3 verwendet werden kann. Zunächst sci die Fehlersucheinrichtung FSE beschrieben, die in den Figuren 1 und 2 als leerer Kasten und in Figur 3 ausführlich dargestellt ist. Die Fchlersucheinrichtung FSE besteht aus dem Speicher P, dem 12-stc17igen Schicberogistcr SR, im folgenden auch Syndromregister genannt, dem Addierwerk AW und dem Komparator K. Das Empfangswort e(x) gelangt über das Und-Glied Gl, das durch das von der Steuerung ST gelieferte Steuersignal S1 durchlässig geschaltet ist, in das Schieborogistcr SR, wobei die Rückkopplung wirksam ist, da das zweite Und-Glied G2 durch das zweite Steuersignal S2 ebenfalls durchlässig geschaltet ist. Nach n = 23 Schiebetakten steht das Syndrom so(x) im Syndromregister SR. Nun wird das Und-Glied Gl gesperrt. Durch das Addierwerk AW, das mit seinen 12 Eingängen mit den entsprechenden Ausgängen der 12 Schieberegisterstufen verbunden ist, wird das Gewicht w(so), das ist die Zahl der i im Syndrom, ermittelt und durch den Komparator K mit einer Verglcichsschwelle VS, die durch don Speicher P zur Vcrfügung gestellt wird, vcrglichen. Am Ausgang KA des Komparators K wird ein Ausgangssignal "Fehlerfund" abgegeben, wenn das Gowicht w(so)< 3 ist. Ist dies nicht der Fall, wird vor suchsweise das Polynom rl(x) überlagert, das durch den Speicher P an den Ausgängen Ao bis A11 abgegeben wird, wobei die Vergleichsschwelle VS gleichzeitig auf zwei erniedrigt wird. Während der Gewichtsprüfungen ist die Rückkopplung unwirksam, d.h. die Torschaltung G2 ist durch das Steuersignal S2 gesperrt. Die Addition des Polynoms rl(x) erfolgt nur temporär, d.h. ohne Veränderung des Inhalts von SR, über die modulo-2-Additionsglieder Mi (i = 1, ist, 59 6 8, 10, 12), die zwischen den einzelnen Stufen des Schieberegisters SR geschalt¢ sind. An denjenigen Stufen des Schieberegisters, bei denen bereits eine rückkopplungsseitige modulo-2-Addition erfolgt, erfolgt die Einspeisung des Polynoms rl(x) über Oder-Glieder 01, 04, 010. Die Fehlerredundanzen rj(x) und die dazugchörigen Vergleichsschwellen VSj werden vorzugsweise von dem Speicher P in Festwertausführung (ROM) zur Verfügung gcstellt. Die Read-Only-Memory-Ausführung ist besonders dann vorteilhaft, wenn viele Muster und Schwellen abzuspeichern sind. Bei dem speziellen Beispiel in der Figur 3 mit nur einem Muster genügt eine Festverdrahtung.
Nach negativem Ergebnis der Gewichtsprüfung wird die Rückkopplung über das Und-Glied G2 für eine Taktperiode wirksam, wobei der Inhalt von SR um eine Stelle nach rechts zyklisch verschoben wird, wobei der Speicher P nur Nullen liefert.
Die beiden Gewichtsprüfungen und dies zyklischen Verschiebungen erfolgen nun im Wechsel, bis das Gewichtsergebnis positiv ausfällt. Ist dies nach n-l = 22 zyklischen Verschiebungen nicht der Fall, so liegt ein unkorrigierbares, jedoch erkennbares Fehlermuster vor.
Zur Suche von Fehlerbündeln mit einer L@nge von b # 5 werden die Ausgänge der höchsten 5 Schieberegisterstufen S7 bis S11 mit Hilfe der Und-Glieder G7 bis G11, die durch das Steuersignal S3 gesperrt werden, von den entsprechenden Eingängen E7 bis E11 des Addierwerkes AW abgeschaltet. Gleichzeitig wird die Vergleichsschwelle VS auf "O" gelegt. Das Fehlerbündel ist dann gefunden, wenn die niedrigsten 7 Stellen das Gewicht "O" haben.
Line allgemeine Ausführung einer Fehlersucheinrichtung FSE gemäß der Erfindung läßt sich leicht aus der speziellen Ausführung nach der Figur 3 ableiten. Das Schieberegister SR zur Aufnahme des Syndroms, das Addierwerk AW, der Komparator K und der Sprecher P sind den Eigenschaften des verwendeten Codes anzupassen. Der Speicher P muß alle verwendeten Fehlerredundanzen einschließlich des Nullmusters sowie die zugehörigen Vergleichsschwellen enthalten. Durch Anlegen einer entsprechenden Adresse an seinem Adreßeingang AE massen Schwellen und Muster an den dafür vorgesehenen Ausgängen zur Verfügung stehen. Für das Addierwerk AW können vorzugsweise Anordnungen der Art nach Figur 4 mit handelsublichen integrierten Volladdiererbausteinen eingesetzt werden.
Für die nach einer erfolgreichen Fehlersuche durchzuführende Korrektur werden anschließend zwei Methoden und die dazugehörigen Anordnungen (Fig. 1 und 2) angegeben. Beide Anordnungen enthalten ein Informationsregister IR bzw. JR, in dem der Informationsteil eines Empfangsblockes abgespeichert ist, eine Steuerung ST und eine Fehlersucheinrichtung FSE, z.B. nach Figur 3.
Bei der ersten Methode wird als Informationsspeicher ein Schieberegister @R mit einem Ein- und einem Ausgang benutzt. Während der Fehlersuche bleibt dieses Register in Ruhe. Weiterhin sind zwei Zähler Z1 und Z2 erforderlich. Z1 muß bis mindestens n-1, also nach der besonderen Ausführungsform gleich 22, vor- und rückwärts zählen, sowie die Stellung n-k (= 12) anzeigen können. Der Zähler Z2 hat ebenfalls vor- und rückwärts modulo n (= 23) zu zählen und die Stellungen n-fj,i, wobei fj,i die Fchlerposition im Muster fj(x) des Informationsteils darstellt, im besoiideren Ausführungsbeispiel der Erfindung 17, anzuzeigen. Während dcr Fehlersuche zählen beide Zähler a Schiebetakte für das Schieberegister SR mit, wobei der Zähler Z1 vorwärts und der andere Zähler Z2 rückwärts zählt. Bei Fehlerfund nach a # n-k Syndromschiebetakten erfolgt die Korrektur, @@@lem der Inhalt des Schieberegisters SR weiter verschoben wird mit unwirknahmer Rückkopplung, bis der Zähler Z1 auf die Stellung n-k gelangt ist. Anschließend wird der Inhalt des Schieberegisters IR k-mal zyklisch verschoben und dabei zum Inhalt des ersten Schieberegisters SR, der synchron mitgeschoben wird, addiert. Werden die Fehler nach a > n-k Syndromschiebetakten gefunden, so erfolgt sofort anschliessend das zyklische Verschieben des inhalts voii IP, wobei der Zähler Z1 rückwärts zählt. Ab dem Zählerstand Z1 = n-k wird der Inhalt des Syndromregisters SR mit unwirksamer Rückkopplung synchron mitgeschoben und zum Inhalt von IR addiert.
Weist das gefundene Fehlermuster eine binäre "1" an der Stelle xfj,i = x17 des Informationsteils auf, so hat der Zähler Z2 die Schiebetakte des Registers IR mitzuzählen.
Wenn die Stellung n-fj,i = 6 erreicht ist, so wird das folgende aus IR austretende Zeichen durch eine "1"-Addition invertiert. Bei dieser Methode werden für Fehlersuche und Korrektur insgesamt n-1 + k Verschiebetaktc benötigt.
Die zweite Methode benötigt ein Informationsregister JR, bei dem entsprechend den verschiedenen Fehlermustcrn fj(x) des Informationsteils modulo-@-Additionsglieder zwischen zwei aufeinander folgenden Stufen eingefügt werden, von denen die untere Stufe de@ Zeichen xfj,i des Empfangsblocks beinhaltet. Das Informationsregister JR wird nach dem Syndromschiebetakt a = n-k snychron zyklisch mitgeschoben. Bei Fehlerfund wird die Rückkopplung des ersten Schieberegisters SR unwirksam gemacht, falls erforderlich, die Fehlerredundanz hinzuaddiert und die Inhalte von SR und JR addiert. Gleichzeitig mit der Addition des Fehlerpolynoms ri(x) zum Syndrom sa(x) erfolgt auch die Addition des gefundenen Fehlermusters fi (x) zum Informationsteil ia(x), d.h. der am a Stellen zyklisch verschobenen Information. Diese zweite Verfahren benötigt zur Fehlersuche und -korrektur insgesamt nur n Verschiebetakte. Die Fehlermuster fi(x) werden vorteilhaft ebenfalls im Speicher P gespeichert.
Die Korrektur von Fehlerbündeln stellt einen Sonderfall dar, bei dem das gefundene Fehlermuster f(x) gleich dem zyklisch um -a modulo xn+1 verschobenem Syndrom sa(x) ist und somit eine Addition der Inhalte von Syndromregister SR und der Informationsregister IR bzw. JR stellengerecht zu erfolgen hat.
Die beschriebenen Fehlersuch- und Korrekturverfahren und Anordnungen dazu zeitigen die Vorteile, daß mit sehr geringem Aufwand entweder bis zu t beliebig verteilte Fehler oder Fehlerbündel bis zur Länge b geortet und korrigiert werden können und größere Fehlerdichten oder längere Feh-Ierbüiidel als unkorrigierbar angezeigt werden können. Bei einer Realisierung gemäß der Erfindung können billige, langsame und energiesparende Bausteine verwendet werden.
Durch Einsatz einer Kanalzustandsmeßeinrichtung, insbesondere eines Stördetektors, kann automatisch auf den jeweils erforderlichen Modus zur Korrektur von statistischen Fehlern oder Fehlerbündeln umgeschaltet werden.
L e e r s e i t e

Claims

Patentansprüche Anordnung zur Fehlererkennung und/oder -korrektur von binären übertragenen Informationen, wobei auf der Scndeseite ein zyklischer Code verwendet wird, der aus n-stelligcn Codewörtern c(x) mit k Informationszeichen i(x) und n-k Redundanzzeichen r(x) nach der Form c(x) = i(x) . xn-k + r(x) und bei dem die Redundanz r(x) durch den bei der Division des mit xn-k multiplizierten Informationsteils i(x) durch das Generatorpolynom g(x) verbleibenden Rest gebildet wird und wobei durch von kanalseitigen Störungen Iiervorgerufene moduzo-2-Addition von Übertragungsfehlern f(x) zum Codewort c(x) ein Empfangswort e(x) auf der Empfangsseite einläuft, aus dem durch Division mit dem Gcncratorpolynom g(x) das Syndrom s(x) = R {####} = f(x) R {} als Rest hervorgeht und wobei eine maximal g(x) auftretende Anzahl e bzw. t von statistischen Fehlern erkennbar bzw. korrigierbar ist, solange die Summe von e und t die um 1 verminderte Hamming-Distanz d nicht überschrcitet, und wobei ein Fehlerbündel der Länge b korrigierbar ist, und wobei das Gewicht des Schicberegisterinhaltes auf Erreichen oder Untcrschrciten einer vorgegebenen ersten Schranke untersucht wird und wobei bei Nichtorreichen dieser ersten Schranke probeweise Fchler-Polynomo rj(x) = R { fj(x) j modulo 2 zum Schieberegisterinhalt addiert wird und das Gewicht der entstandenen Summe auf Erreichen oder Unterschreiten von entsprechend vorgegebenen weiteren Schranken geprüft wird und wobei bei Nichterreichen oder Nichtunterschreiten dor Schranken durch die Gowichte der Schieberegisterinhalt so lange zyklisch mit wirksamer Rückkopplung verschoben wird, wobei nach jeder Verschiebung die genannten Gewichtsprüfungen auf die entsprechenden, vorgegebenen Schranken erfolgen, bis entweder eine oder mehrere der vorgegebenen Gewichtsbedingungen erfüllt oder n-1-mal zyklisch geschoben worden ist, und wobei bei Erfüllung der die ersten Schranke betreffenden Gewichtsbedingung die Korrektur dadurch erfolgt, daß das im Schieberegister stehende Fchlermuster sa(x) modulo 2 zu dem um a Stellen zyklisch modulo xn+1 verschobenen Empfangswort e(x) addiert wird und wobei bei Erfüllung der die anderen vorgegebenen Schranken betreffenden Gewichtsbedingung die Korrektur ebenso erfolgt, wobei jedoch das Fehlermuster aus der Summe des a-tenl Syndroms sa(x) und dem entsprechenden Fehler-Polynom rj(x) hervorgeht und nach Addition zum entsprechend um a Stellen verschobenen Empfangswort o(x) die Stellen xfj,i invertiert werden, an denen das erfolgreich überlagerte Fehlermuster fj(x) mit 1 bosetzt ist, dadurch gekennzeichnet, daß die probeweis zu überlagernden Fehlermuster fj(x) und die ihnen entsprechenden Gewichtsschranken (VS) von einem Speicher (P) abrufbar sind und daß bei niemaliger Erfüllung der Gewichtsbedingungen das vorliegende Fehlermuster als erkennbar jedoch nicht korrigicrbar anzeigbar ist.
2. Anordnung zur Erkennung und/oder Korrektur von Fehler bündeln nach Anspruch 1, dadurch gekennzeichnet, daß die erste Gewichts-Schranke (VS) auf den Wert 0 gelegt wird, wobei jedoch nur die Stellen x0 bis xn-k-1-b berücksichtigt werden, und daß die Gewichtsprüfung nach den vorgegebenen anderen Schranken unterbleibt.
3. Anordnung zur Fehlersuche nach den vorhergehenden Ansprüchen mit Speicher P, Schieberegister SR, Addierwerk AW und komparator K, dadurch gekennzeichnet, daß das Schieberegister (SR) aus n-k Stufen (So bis S11) besteht, die über modulo-2-Additionsglieder (Mo bis >112) zu einer Schiebekette verbunden sind, und daß die Eingabe in das Schieberegister (SR) über einen ersten Eingang (E) cincs ersten Und-Glicdc (G1) erfolgt, dessen Ausgang auf den ersten Eingang des ersten modulo-2-Addicrcrs (Mo) geschaltet ist, und das über das an seinem zweiten Eingang liegende erste Steuersignal (S1) durchlässig schaltbar ist, und daß die den mit l besetzten Stellen der probeweise zu überlagernden Fehlermuster fj (x) entsprechenden Ausgänge (Ao bis A11) dos Speichers (P) jeweils an die zweiten Eingänge der modulo-2-Additionsglieder (M1, M4, M5, M6, M8, M10, M12) ange.schlossen sind und dan die Rückkopplung des Schieberegisters (SR) gemäß dem Gencratorpolynom g(x) des verwendeten Codes c(x) jeweils über die zweiten Eingänge der entsprechenden modulo-2-Additionsglieder (Mo, Ml, M2, M3, M4, M7, MlO) und über ein zweites Und-Glied (G2) mittels zweitem Steuersignal (S2) schaltbar ist und daß an den Stellen, an denen die Rückkopplung erfolgt und das Fehlermuster eingespeist wird, jeweils zwischen den modulo-2-Additionsgliedern (M1, M4, MlO) und den Rückkopplungspfaden bzw. den Ausgängen (Ao, A3, A9) des Speichers (P) ein weiteres modulo-2-Additionsglied oder ein Oder-Glied (Ol, 04, 010) eingefügt wird und daß die Ausgänge der ersten nrk-b Stufen (So bis S6) des Schieberegisters (SR) jeweils über das folgende modulo-2-Additionsglied (Mi bis M7) mit den entspre chondon n-k-b ersten Eingängen (Eo bis E6) des Addiorwerkes (AW) verbunden sind und daß dio Ausgänge der letzten b Stufen (S7 bis Soll) jeweils über das folgende modulo-2-Additionsglied (M8 bis M12) und jeweils ein weiteres Und-Glied (G7 bis Gll) mit den entsprochenden letzten b Eingängen (E7 bis Ell) des Addierwerkes (AW) verbunden sind und an den zweiten Eingängen dieser weiteren Und-Glioder (G7 bis Gll) ein drittes Steuersignal (53) anlegbar ist und daß der Speicher (P) über seinen Ausgang (VS), an den ein Vergleichsschwellensignal geliefert wird, das abhängig ist von der am Adresseneingang (AE) anstehenden Adresse, mit einem ersten Eingang des Komparators (K) verbunden ist, und daß der zweite Eingang des Komparators (K) mit dem Ausgang des Addierwerkes (AW) verbunden ist, an dem das Gewicht aller Eingänge (Eo bis Ell) des Addierwerkes (AW) ansteht, un daß dieser Komparator (K) an seinem Ausgang (KA) bei Fehlerfund ein bestimmtes Signal abgeben kann.
4. Anordnung nach Anspruch 3, dadurch gekennzeichnet, daß der Speicher (P) ein Festwertspeicher (Read-Only-Memory) ist.
5. Anordnung nach den vorhergehenden Ansprüchen, dadurch gekennzeichnet, daß das Addierwerk (AW) eine übliche Schaltung aus 1-Bit-, 2-Bit-, 3-Bit-Volladdierern usw.

ist.
6. Anordnung zur Fehlerkorrektur nach den Ansprüchen 1 und 2 mit einer Fehlersucheinrichtung nach den Ansprüchen 3 bis 5, mit einem zweiten Schieberegister, zwei Zählern und einer Steuerung, dadurch gekennzeichnet, dan das zweite Schieberegister (IR) zur Aufnahme des Informationsteils des Empfangswortes e(x) dicnt, wobei die Eingabe über einen Umschaltor (Ul), der mit dem Eingang (E) der Anordnung verbunden ist, erfolgt und die Ausgabe am Ausgang (A) erfolgt, und daß ein Rückkopplungsweg für das Schieberegister (IR) über einen 13. modulo-2-Addicrer (M13) durch den Umschalter (ul) schaltbar ist, und daß der Ausgang (SR") des ersten Schieberegisters (SR) über ein weiteres Und-Glied (G13), an dessen zweitem Eingang der Ausgang (Z1") eines ersten Zahlers (Z1) angeschaltet ist, und ein weiteres Oder-Glied (013), dessen andere Eingänge mit den Ausgängen (z2I?) cincs zweiten Zählers (Z2) verbunden sind, an den zweiten Eingang des das zweite Schieberegister (IR) rückkoppelnden modulo-2-Additionsgliedes4(M13) angeschaltet ist und daß die beiden Zähler (Z1, Z2) über ihre Eingänge (Zt', Z2') und über die Steuereingänge (VZl, VZ2) durch die Steuerung (ST) einstellbar bzw. vor-/rück wärtszählend steuerbar sind und daß die beiden Schicberegister (IR, SR) durch ihro Takteingänge (TIR, TSR) von der Steuerung (ST) taktbar sind und daß die Steuersignale (S1, S2, S3) an entsprechenden Ausgängen der Steuerung (ST) abgreifbar sind.
7. Anordnung nach Anspruch 6, dadurch gekennzeichnet, daß beide Zähler (Zl, Z2) bis n-l zählen, der erste Zäler (Z1) die Stellung n-k und der zweite Zähler (Z2) jeweils die Stellung n-fj,i an ihren Ausgängen (Zl", Z22') durch ein Binärsignal des Wertes 1 zur Anzeige bringen und daß während der Fehlersuche die beiden Zähler (Zi bzw. Z2) a Schiebetakte für das erste Schieberegister (SR) vorwärts bzw. rückwärts zählen und daß, wenn die Fehler nach a < n - k Schiebetakten gefunden sind, der Inhalt des ersten Schieberegisters (SR) bis zur Anzeigestellung des ersten Zählers (Zl) mit unwirksamer Rückkopplung zyklisch verschoben und danach bei k-maliger zyklischer Verschiebung beider Schieberegister zum Inhalt des zweiten Schieberegisters (IR) addiert und daß, wenn die Fehler nach a > n - k Schiebetakten des ersten SchieberegisterF (SR) gefunden sind, der Inhalt des zweiten Schieberegisters (IR) zyklisch verschoben, wobei der erste Zähler (Zl) rückwärts mitzählt und ab seiner Anzeigestellung n-k der Inhalt des ersten Schieberegisters (SR) mit unwirksamer Riickkopplung bei synchroner zyklischer Verschiebung zum Inhalt des zweiten Schieberegisters (IR) addiert wird, und daß, wenn das gefundene Fehlermuster im Informationsteil an der Stelle xfj,i eine binäre 1 enthält, der zweite Zähler (Z2) die Schiebetakte des zweiten Schieberegisters (IR) mitzählt und die Stellung n-fj,i als die zu invertierende Stelle anzeigt.
8. Anordnung zur Fehlerkorrektur nach den Ansprüchen 1 und 2 mit einer Fehlersucheinrichtung nach den Ansprüchen 3 bis 5, mit einem zweiten Schieberegister und einer Steuerung, dadurch gekennzeichnet, daß das zweite Schicberegister (JR) aus n-k Stufen (jo ... jlO) besteht, die über modulo-2-Additionsglieder (M56) zu Schiebeketten geschaltet sind und die Eingabe der Information über den Eingang der ersten Stufe (jo) und einen Umschalter (U1) vom Eingang (E) der Korrekturanordnung erfolgt und ein Rückopplungsweg vom Ausgang (A) der letzten Stufe (jiO) über ein weiteres modulo-2-Additionsglied (M13) über den Umschalter (ul) zum Eingang der ersten Stufe (jo) des zweiten Schieberegisters (JR) durch die Steuerung (ST) schaltbar ist und daß jeweils an den zweitenEingang der modulo-2-Additionsglieder (M56) zwischen den Stufen des zweiten Schieberegisters (JR) dann die probeweise zu überlagernden Fehlermuster fj(x), die vorzugsweise ebenfalls im Speicher (P) gespeichert sind, angelegt werden können und daß der Ausgang (so") des ersten Schieberegisters (SR) über ein Und-Glied (G14), dessen zweiter Eingang mit dem Ausgang (S4) der Stcuerung (ST) verbunden ist, an den zweiten Eingang des modulo-2-Addierers (M13) im Rückkopplungswog des zweiten Schieberegisters (JR) angelegt ist und daß der Takteingang (TJR) des zweiten Schieberegisters (JR) mit dem Ausgang eines weiteren Und-Gliedes (G15) verbunden ist, dessen einer Eingang an den Takt (TSR) für das erste Schieberegister (SR) angelegt und dessen zweiter Eingang mit dem Signalausgang (55) der Steuerung (ST) verbunden ist.
9. Anordnung nach Anspruch 8, dadurch gekennzeichnet, daß das letzte Und-Glied (Gl5) nach a = n-k Verschiebetalcten des ersten Schieberegisters (SR) durchlässig ist und daß das zweitletzte Und-Glied (G14) für den Inhalt des ersten Schieberegisters (SR) durchlässig geschaltet ist, wenn die Fehler gefunden sind.
10. Anordnung nach den vorhergehenden, Ansprüchen, dadurch gekennzeichnet, daß eine Einrichtung zur Kanalzustandsmessung eingesetzt wird, aufgrund der jeweils nach Empfang eines Blockes zwischen dem Korrekturmodus für boliebig verteilte Fehler und dem für Fehlerbündol automatisch umgeschaltet wird.
11. Anordnung nach Anspruch 10, dadurch gekennzeichnet, daß diese Einrichtung ein Stördetektor ist.
12. Anordnung nach den vorhergehenden Ansprüchen, dadurch gekennzeichnet, daß dem Erkennen einos nichtkorrigierbarcn Fehlers der einen Art eine Korrektur von Fehlern der anderen Art versucht wird.