-
BESCHREIBUNG Die vorliegende Erfindung bezieht sich auf ein Oberwachungssvstem
von Obertragungskanälen für PCM-Signale nach dem Oberbegriff des Patentanspruches,
also insbesondere auf ein derartiges KanalUberwachungssystem, das Paritäts- bzw.
Prüfbits verwendet.
-
Bei der Signalübertragung wird im allgemeinen, um eine Verbindung
mit hohem Wirkungsgrad bzw. effektivem fletriebsfaktor sicherzustellen, beim Auftreten
eines Fehlers auf einen Übertragungsweg zwischen aktiven und Bereitschaftkanälen
umgeschaltet. Insbesondere bei der PCM-Signalübertragung wird ein Bitfehler des
empfangenen PCM-Signals überwacht, um solch einen Fehler abzutasten, bzw. zu erfassen.
-
Als ein System zum ObeXwachen eises solchen Bitfehlers ist das sog.
Paritätsprüfsystem bekannt. Bei diesem Oberwachungssvstem wird auf der Sen erseite
ein zu Übertragender PCM-Signalimtulszug in geeignete Überwachungsabschnitte unterteilt,
und die Information, die man dadurch erhcMlt, daß man die Anzahl der Zeichen oder
Zwischenräume des PCM-Signals in jedem Abschnitt addiert, wird für jeden Überwachungsabschnitt
als ein Paritäts- bzw. PrUfbit übertragen. Andererseits wird uf der Empfängerseite
die Anzahl der Zeichen oder Zwischenräume des empfangenen PCM-Signals im entsprechenden
Oberwachungsabschnitt errechnet und mit der Information im empfangenen Prüf- bzw.
Paritätsbit verglichen. Dadurch kann man überprüfen, ob in diesem Oberwachungsabschnitt
des PCM-Signals ein Bitfehler aufgetreten ist oder nicht. Bei diesem Oberwachungssvstem
liegen die Vorteile darin, daß. das Überwachen aller zu übertragenden PCM-Signale
mit einem relativ einfachen Aufbau erreicht werden kann, daß die Genauigkeit der
Überwachung groß ist und daß die erforderliche Zeit zum Abtasten bzw. Erfassen eines
Bitfehlers kurz ist. Wenn eine gresRere Anzahl von Fehlern auftritt als der Fehlerzahl
entspricht,
die durch ein oder mehrere einem Oberwachunç,sabschnitt zugeordnete Prüfbits geprilft
werden kann, wird es unmöglich, mit diesem Oberwachungssystem die Anzahl der Bitfehler
genau zu erfassen. Wenn jedoch ein Prüfbit für beispielsweise einige hundert PCM-Impulse
vorgesehen ist, dann kann das tJberwachen für einen Bitfehler, der mit einer Rate
entspricht, die niedriger als ein Bit bi einige hundert Bits ist, mit ausreichend
hoher Genauigkeit bewirkt werden. Dementsprechend ist dieses Oberwachungssystem
ein attraktives Kanalüberwachungssystem.
-
Bezüglich Einzelheiten einiger Beispiele dieses Überwachungssystems
wird auf die folgenden Literaturstellen hingewiesen: (1) M.A. Rich und J.M. Trecker
"THE T4M DTr3ITAL LINE TERMINATION" (Proceedings of International Conference on
Communications, Bd. III-4E, 1975, S. 48-10 # 48-12) (2) H.I. Manusell und C.A. von
Roesgen "THE M13 AND M34 DIGITAL MULTIPLEXES" (Proceedings of International Conference
on Communications, Bd. III-48, 1975, S. 48-5 # 48-9).
-
Wenn jedoch dieses Überwachungssystem bei einem Trägerwellen-Phasendifferenzmodulations-Obertragungssystem
angewendet wird, verursacht ein Signal fehler auf einem Obertragungsweg einen Bitfehler
in jedem der beiden zum Fehlersignal gehörenden Signale auf dem Obertragungsweg,
und zwar wegen der Differenzmodulation, was eine Vielzahl von Bitfehlern zur Folge
hat, so daß mit dem nberwachungssystem, in welchem ein Überwachungsabschnitt mit
Hilfe eines Prüfbits überwacht wird, selbst ein einzelner Signalfehler unerfassbar
wird. Dementsprechend war man im Falle der Kanalüberwachung solch eines Obertragungssystems
mit einem Paritätsprüfsvstem bisher der Ansicht, daß die Oberwachung in der Weise
durchgeführt werden muß, daß eine Vielzahl von Prüf- bzw.
-
Paritätsbits für ein Oberwachungssystem vorgesehen sein muß. Somit
hat das System zum Oberwachen des Trägerwellen- Phasendifferenzmodulations
-ObertragungsSvstem
mit der Paritätsprüfmethode den Nachteil, daß die Effektivität bzw. der Wirkungsgrad
einer Signalübertragung herabgesetzt ist und daß die Anzahl der Bestandteile bzw.
Bauteile für das Zusammensetzen eines Paritätszählabschnittes und von Paritäts-Multiplex-
und-l)emultiplex-Ahschnitte im Sender und Empfänger erheblich größe sein muß.
-
Eine Aufgabe der vorliegenden Erfindung ist es, ein Kanalüberwachungssystem
der eingangs genannten Art zu schaffen, bei dem die genannten Nachteile des Standes
der Technik vermieden sind und mit dem auch bei einem eine Differenzmodulation verwendenden
Übertragungssvstem die Überwachung in der Weise mFglich ist, daß nur ein Paritätsbit
für einen Oberwachungsabs nitt eines PCU-Signals vorgesehen ist.
-
Diese Aufgabe wird erfindungsgemäß durch die im Kennzeichen des Patentanspruches
angegebonen Merkmale gelöst.
-
Weitere Einzelheiten und Ausgestaltungen der rrfindung sind der folgenden
Best reibung zu entnehien, in der ule Erfindung anhand des in der Zeichnung dargestellten
Ausffhrungsbeispieles näher beschrieben und erläutert ist, das ein Kanalüberwacbungssystem
für ein IRhertragungssystem ist, welches eine 4-phasige Phasendifferenzmodulation
verwendet, die zwischen zwei benachbarten Zeitschlitzen bewirkt wird. Es zeigen:
Fig. 1 ein Blockschaltbild ur Erläuterung des Arbeitsprinzips eines Beispiels herkömmlicher
Kanalüberwachungssysteme, wobei der Senderabaschnitt in Teilfigur (a) und der Empfä
gerabschnitt in Teilfigur (b) dargestellt ist, Fig. 2 eine Zeittafel der Signale
an verschiedenen Punkten des Blockschaltbildes der Fig. 1
Fig. 7
ein Vektordiagramm der Codes zur Ausfahrung einer 4-phasigen Phasenmodulation und
der entsnrechenden Stellen der Trägerwelle, Fig. 4 ein Blockschaltbild eines bevorzugten
Ausführungsbeispieles vorliegender Erfindung, wobei der Senderabschnitt in Teilfigur
(a) und der Empfängerabschnitt in Teilfigur (b) dargestellt ist, Fig. 5 eine Zeittafel
der Signale an verschiedenen Punkten des Senderabschnittes in Fig. 4a, Fig. 6 eine
Zeittafel der Signale an verschiedenen Punkten des Fmpfngerabschnittes in Fig. 4b,
Fig. 7 ein Beispiel einer detaillierten Schaltkreisanordnung fr den Multiplexabschnitt,
wie er in Fig. 4a enthalten ist, und Fig. 8 ein Beispiel einer detaillierten Schaltkreisanordnung
für den Demultiplexabschnitt, wie er in Fi flb enthalten ist.
-
Es sei nun zunächst das Arbeitsprinzip des in Fig. 1 dargestellten
herkömmlichen Kanalüberwachungssystems anhand der Fig. 2 beschrieben. Es sei bemerkt,
daß die Indices rechts oben an allen Svmbolen in Fig. 2 die Zeitschlitze für die
betreffenden Signale bezeichnen: beispielsweise bezeichnet das Svmbol hi ein Signal
zu einem 7eitpunkt i und das Symbol bi+l ein Signal zu einem Zeitpunkt i+1.
-
Gemäß Fig. 1a wird eine PCM-Signalreihe 15, wie sie bei (a) in Fig.
2 dargestellt ist, durch einen Serien-Parallel-llmsetzer 11 in zwei Reihen von PCM-Impulszflgen
if; und 17, wie sie bei (b) in Fig. 2 dargestellt sind, zum Zwecke der Modulation
einer Trigerwelle mit einem Vierstufencode umgewandelt. Da dede dieser beiden Reihen
von PCM-Impulszügen 36 und 17 ein histufipes Digitalsignal
(oder
ein Binärcode) ist, können diese beiden Reihen von PCM-Impulszügen 16 und 17 als
ein Vierstufen-Digitalcode (oder ein quartenärer Code) XT angesehen werden, der
aus zwei Bits des PCM-Signals, wie bei (c) in Fig. 2 dargestellt, besteht, indem
diese für jeden Zeitschlitz gemeinschaftlich betrachtet werden.
-
In der folgenden Beschriebung werden die PCM-Impulse mit zwei Stufen
(oder der Binärcode) und das Signal (das als ein Vierstufen-Digitalsignal oder als
ein quarternärer Code angesehen wird), das aus zwei Bits von PCM-Impulsen besteht,
voneinander unterschieden und unterschiedlich als "PCM-Signal" bzw. als PCM-Code"
(oder nur als Code) bezeichnet.
-
Der oben genannLe Code XT wird gemäß einem TrAgerwellen-Phasenmodulationssystem
übertragen. Da es jedoch schwierig ist, auf der Empfängerseite eine absolute Bezugsphase
aus einem phasenmodulierten Signal zu reproduzieren, ist es beim herkömmlichen PC-TrAgerwellen-Phasenmndulationssystem
allgemein Obung, eine Differenzmodulation durchzufUhren, so daß der Code XT auf
der Basis der Phasendifferenzen der phasenmodulierten Trägerwelle zwischen benachbarten
Zeitschliten demoduliert werden kann. Zu diesem Zweck wird bei jedem Zeitschlitz
des Codes XT eine Codeumsetzung in einem Summenumsetzer-Schaltkreis 12 der Fig.
la bewirkt, um die Codereihen VT 18 und 19, die bei (d) in Fig. 2 dargestellt, zu.erhalten,
und zwar nach der folgenden Umwandlungsformel: yTi = XTi + yTi-1 (1) In einem Phasenmodulator
13 wird die Trägerwelle durch die zu übertragenden Codes in der Weise phasenmoduliert,
daß der Hamming-Abstand zwischen den Codes, die den benachbarten Phasen im TrAgerwellenmodulations-Ohasenzwischenraum
den minimalen Wert 1 einnehmen kann. Beim dargestellten Beispiel, das einen Vierstufencode
verwendet, wird die Phasenmodulation mit dem Code vT fir die Phasendifferenz e zwischen
benachbarten seitschlitzen im Vektorzwischenraum
der Trägerwelle
entsprechend einem Code durchgeführt, der durch die folgende Formel (2) gekennzeichnet
ist, wie es im Trägerwellen-Vektordiagramm der Fig. 3 gezeigt ist:
Dabei stellt
eine Dezimalzahl dar, die dem Zwei-Bit-Binärcode, d.h. dem Vierstufencode (quarternärer
Code) vTl in der folgenden Weise entspricht:
| YTi {YTi} |
| 0 0 0 |
| ol 1 |
| 1 1 2 |
| 10 3 |
Dies heiEt, daß der Code VT als phasenmodulierte Welle ?0 übertragen wird, in welcher
die Phasendifferenz der modulierten Trägerwelle zwischen benachbarten Code-Zeitschlitzen
gleich e ist, wie hei (e) in Fig. 2 gezeigt ist.
-
Auf der Empfängerseite gemäß Fig. 1b erhält man aus einer empfangenen
phasenmodulierten Welle 24 mit Hilfe eines Phasen-Demodulator-Schaltkreises 21 einen
demodulierten Code vR 2S und 26, wie er bei (f) in Fig. 2 dargestellt ist, der dem
Code VT, wie hei (d) in Fig. 2 dargestellt, auf der Senderseite entspricht. Dann
wird entsprechend der folgenden Formel (3) eine Umsetzung in einem Differenz-Umwandlungsschaltkreis
22 durchgeführt, der eine bezüglich der tJmsetzung a der Senderseite entsprechend
der Formel (1) inverse Umsetzung ausführt. Dadurch ist der Code Xp (27 und 28),
der bei (g) in Fig. 2 dargestellt ist und der dem Code XT nach (c) in Fig. 2 auf
der Senderseite entspricht, gegeben durch:
XR = yRi - (3) Dieser
Code ist aus einem binaren Digitalsignal von zwei Bits b1 und b2 zusammengesetztund
wird in eine PCM-Signalreihe 29, wie sie bei (i) in Fig. 2 dargestellt ist, mit
Hilfe eines Parallel-Serien-Umsetzers 23 nach Fig. Ib umgewandelt.
-
Es sei nun angenommen, daß alle o.g. Umsetzungen genau durchgeführt
wurden und daß der Phasenwinkel 8 der Trägerwelle auf dem Übertragungsweg ohne Fehler
empfangen worden ist; dann sind die obigen Formeln (1), (2) und (1) erfüllt, so
daß die folgenden Formeln (4) und (5) naturgemäß erfiillt sind und so das übertragene
PCM-Signal ohne Fehler empfangen werden kann: yTi = (4) XTi = XRi (5) Wenn jedoch
der modulierte Phasenwinkel e wegen Geräuschen auf dem Trägerwellen-Obertragungsweg
oder dgl. fehlerhaft demoduliert werden sollte, dann wirde das empfangene PCM-Signal
mit dem ausgesandten PCM-Signal nicht zusammenfallen bzw. übereinstimmen, und somit
würde ein Bitfehler entstehen. Beispielsweise sei angenommen, daß der modulierte
Phasenwinkel e. zu einem Zeitschlitz i irrtümlich als ein Code Dhasendemoduliert
worden ist, der einer benachbarten Phase entspricht, jedoch in den anderen Zeitschlitzen
ohne Fehler demoduliert worden ist. Dann ergibt sich ein Fehler mit einem Hamming-Abstand
von 1 bezüglich des übertragenen Codes YTi im Code YRi, der auf den Empfängerseite
demoduliert ist und der bei 25 und 2ß in Fig. 1b dargestellt ist, wie aus dem TrAgerwellen-Vektordiagramm
in Fig. 3 erscihtlich ist. Mit anderen orten, wenn die Hamming-Abstände des Codes
vTi und des Codes R1 bezüglich de Ursprungs
(0,0) durch d (YT
) bzw. (YR1) dargestellt sind, dann genügen die Codes YTi und YRi der durch die
folgende Formel (6) gegebenen Beziehung: d(YRi) = d(YTi) i 1 (6) Zusätzlich hat
der durch die Formel (fi) gegebene Codefehler einen Fehler mit einem Hamming-Abstand
von 1 im Code XR bei den Zeitschlitzen i bzw. i+1 zur Folgt, wie durch die folgenden
Formeln (7) und (8) unter Berücksichtigung der Differenzum etzung nach der Formel
(3) dargestellt ist: d (XRi) = d (YRi) - d (YRi-1) = d (YTi) # 1 - d (YTi-1) = d
XTi) * 1 (7) d (XRi+1) = d (YRi+1) - d (YRi) = d (YTi+1) - d (YTi) # 1 = d (XTi+1)
# 1 (8) Wie bei (h) und (i) in Fig. @ dargestellt, zeigen diese Formeln (7) und
(8) an, daß während der Code XR bezüglich seiner zusammengesetzten Bits be@bachtet
wird, der Code XRi bzw. XRi+1 einen Fehler mit einem Hamming-Abstand von 1 bezüglich
des ausgesandten Codes XTi und XTi+1 besitzt, d.h., daß der Fehler in der Phase
#i auf dem Übertragungsweg in einem der Bits b1i und b2i und in einem der Bits B1i+1
und b2i+1 Fehler verursacht.
-
Beim Stand der Technik werden also zwei Paritätsbits ftir solche Zwei-Bit-Folgeffehler
benötigt. Bei der vorliegenden Erfindung
jedoch soll die Kanaliberwachung
mit nur einem Paritatsbit durch gefilhrt werden, indem man von der Korrelation bzw.
Wechselbeziehung beim Auftreten von Fehlern, wie sie oben analvsiert wurden, Gebrauch
macht.
-
Unter den Codes die durch ihre zusammengesetzten Bits, wie sie in
Fig. 2 (h) oder (i) dargestellt sind, kann dann, wenn die PCw-Signale zu abwechselnden
Code-Zeitschlitzen entsprechend dem Paritätsprilfsystem überwacht werden, ein einzelner
Codefehler zu einer benachbarten Phase in einem Paritäts-Überwachungsabschnitt als
ein einzelner Bitfehler abgetastet bzw. erfaRt werden: Deshalb kann der Fehler in
einem Paritts-Oberwachunsabschnitt mit einem Paritätsbit so lange zuverlssig erfaßt
werden, wie er nur einmal in einem Überwachungsabschnitt auftritt.
-
Nun sei die vorliegende Erfindung im einzelnen anhand der Fig. 4a
und 4b beschrieben. Der in Fig. 4a dargestellte Senderabscbnitt ist im wesentlic'
en aus einem Serien-Parallel-Umsetzer 92, 2 , einem Paritdtszähler 100 und einem
Multiplexer bzw. Vielfachschaltkreis 53 zusammengesetzt. Andererseits ist der in
Fig. ob dargestellte Empfängerabschnitt im wesentlichen aus einem Paritäts-Demultiplexer
bzw. -Rückumsetzerkreis 71, einem Zahler 200, einem Parallel-Serienlinsetzer 79
und einem Codefehler-Detektor 77 zusammengesetzt.
-
Ein Signal 57 gemäP Fig, 4a ist eine PCM-Signalreihe, wie sie bei
(a) in Fig. 5 dargestellt ist. Ein hei (h) in Fig. 6 gezeigtes Taktsignal 58 für
dieses PCM-Signal besitzt eine Frequenz, die mit hilfe eines ½-Frequenzteilers 51
auf die Hälfte geteilt ist. Das PCM-Signal 57 wird in zwei PCI:-Signalreihen 59
und 60, dei hei (c) und (d) in Fig. 5 dargestellt sind, durch den Serien-Parallel-Umsetzer
52 mit der bei (e) in Fig. 5 dargestellten frecuenzgeteilten Taktsignal 62 umgewandelt.
Einem UND-Catter 55 wird die PCM-Signalreihe 57, das Taktsignal 58 und ein weiteres
Taktsignal 6q zugeführt, das bei (f) in Fig. 5 dargestellt ist und das durch weiteres
Teilen der Frequenz des Taktsignales 62 auf die llMlfte mittels eines ½-Frequenzteilers
64 erzeugt wird. An diesem UND-
Gatter 55 wird das PCM-Signal 57
in alternierende Code-Zeitschlitze getastet. Die Zeichen bzw. Indices in der PCM-Signalreihe
57 werden für die alternierenden Code-Zeitschlitze mit Hilfe eines ParitätszAhl-D-Flip-Flop
56 gezählt, und ein Paritätssignal 69, das bei (k) in Fig. 5 mit P bezeichnet dargestellt
ist, und das als ZRhlergebnis erzeugt wird, wird dem Paritäts-Multiplexer 53 zugeführt.
-
Es sei bemerkt, daß unter den PCM-Signalen diejenigen im selben Paritäts-Oberwachungsabschnitt
sowohl auf der Senderseite als auch auf der Empfängerseite paritätisch gez.!hlt
werden und daß diese Paritätszählungen zu lNberwachungszwecken miteinander verglichen
werden. Bei diesen Oherwachungsschritten ist, um Koinzidenz der zu zählenden Bits
auf der Senderseite und derjenigen auf der EmpfXngerseite zu erreichen, eine Steuerung
erforderlich, um zu kennzeichnen, von welchem Bit zu welchem Bit das Zählen der
alternierenden Code-Zeitschlitzen in jedem ParitXts-Oberwachunzsahschnitt durchgeffihrt
werden soll. Diese Steuerung kann beisnielsweise dadurch ausgeführt werden, daß
ein Rahmensignal 64, das bei (g) in Fig. 5 gezeigt ist, zum Vielfach putzen (Multiplexen)
der Parität als ein Steuersignal zum Steuern deE 1/2-Frequenzteilers 54 und des
Parit4tszähl-D-Flip-Flops 56 verwendet wird. Dann werden die beiden PCM-Signalreihen
59 und 60 mit dem Paritätssignal 69 im Paritäts-Multiplexer 5 vielfach ausgenutzt
bzw. unterteilt. Die auf diese Weise erzeugten Signale 65 und 66, deren Coderate
um den Betrag, der dem Paritäts-Multinelx entspricht, größer wurde, sind bei (h)
und (i) in rig. 6 gezeigt.
-
Dieser eine Satz von Signalen entspricht.dem hei (c) in Fig. 2 dargestellten
Code XT. Diese Signale 65 und 66 werden gemeinschaftlich mit einem Taktsignal 67,
das bei (j) in rig. 5 dargestellt ist, ahgegeben.
-
Obwohl der Aufbau und die Wirkungsweise des Multiplexers 51 im wesentlichen
bekannt sind, werden sie kurz in Verbindung mit dem in Fig. 7 dargestellten bevorzugten
Ausführungsbeispiel beschrieben.
-
Die Frequenz des Taktsignals 62, die dieselbe ist wie die der beiden
Datensignalreihen 59 und fiO, wird durch ein Flin-Flop 110
auf
die Hälfte geteilt. Die Datensignale 59 und 60 werden in die Flip-Flops 101, 102,
118 und 119 eingeschrieben, was durch die frequenzgeteilten Taktsignale 146 und
147 gesteuert wird. Die Bezugsziffer 113 bezeichnet einen spannungsgesteuerten Oszillator,
der bei einer Frequenz betrieben wird, die an die Datengeschwindigkeit nach dem
Vielfachausnutzen (Multiplexen) des Paritätsbits angepaRt ist. Dieser spannungsgesteuerte
Oszillator 113 bildet eine phasenstarre Schleife zusammen mit einem Zähler 114,
einem Gatter 115, einem 1/2-Frequenzteiler 116, einem phasenvergleicher 111 und
einem Tiefpassfilter 112. Mit Hilfe dieser Phasenstarren Schleife erhält man das
Taktsignal 67, dessen Frequenz um N/(N-1) mal höher ist als die Frequenz des Taktsignales
62. Mit Hilfe des satter 115 wird das Taktsignal 67 filr eine Periode in allen N
Perioden gesperrt. Die in den Flip-Flops 101, 102, 118 und 119 gesDeicherten Daten
werden ausgelesen, indem sie durch die Taktsignale 153 und 154 gesteuert werden,
die man durch Teilen der Frequenz des Ausgangssignals von diesem Catter 115 auf
die Hälfte mittels eines 1/2-Frequenzteilers 116 erhält. In einem Auslesesignal
142 werden freie Zeitschlitze mit einer Rate con einem Bit pro N Perioden mit Hilfe
von Gattern 106, 107 und 108 vorgesehen, und in diese freien Zeitschlitze wird die
ParitNtsinformation 69 vielfach unterteilt, so daß man ein Signal 145 erhält. Dieses
Signal 145 wird, ebenso wie ein Signal 152 durch ein Flip-Flop 109 bzw. 123 entsnrechend
der Steuerung durch das Taktsignal 67 zeitlich regeneriert und dann als Signal 65
bzw. 66 abgegeben. Es sei bemerkt, daß in den freien Zeitschlitzen eines Bits im
Signal 152 ein Rahmensignal oder dgl.
-
ähnlich der Paritätsinformation eingeführt werden kann. Vom Gatter
155 wird ein Steuersignal 64 abgegeben.
-
Andererseits wird der empfangene C de XR, wie er bei (g) in Fig. 2
dargestellt ist, also die Signale 78 und 79, die bei (a) und (b) in Fig. 6 dargestellt
sind, an den ParitStsbit-DemultiDlexer 71 ge meinsam mit einem Taktsignal 80 angelegt,
das bei (c) in Fig. fi dargestellt ist und das in ein Paritätssignal 85 und zwei
PCM-Signalreihen 81 und 82 rückunterteilt ("demultiplexed") wird, die bei (h) in
fig. 2, d.h. hei (d) und (e) in Fig. 6 dargestellt sind. Die
Die
rückunterteilten Signale 81 und 82 werden an den Parallel-Serien-Umsetzer 72 gemeinsam
mit einem Taktsignal 83 angelegt, das bei (f) in Fig. 6 gezeigt ist und das eine
Frequenz besitzt, die der Coderate nach der Rilckunterteilung (dem Demultiplexen)
entspricht, und die an eine PCM-Signalreihe 87 umgewandelt werden, die bei (i) in
Fig. 2, d.h. bei (j) in Fig. 6 dargestellt ist und die dann abgegeben wird. Das
Taktsignal 8z wird mittels eines Frequenzverdopplers 75 ebenfalls in seiner Freouenz
verdoppelt und als Taktsignal 89, wie es bei (k) in Fig. fi dargestellt ist, abgegeben.
Das Signal 87, das in eine PCM-Signalreihe umgewandelt worden ist, wird verzweigt
bzw. aufgeteilt und durch ein UND-ratter 74 mittels eines Taktsignales 86 getastet
bzw. vorgesteuert, das bei (i) in Fig. 6 dargestellt ist und das man durch Teilen
der Frequenz des Taktsignales 83 mit Hilfe eines Paritätszähl-D-Flip-Flops 76 die
ParitXt der bezeichneten Bit^ im bezeichneten Abschnitt des PCtI-Signales gezählt
werden. Danach werden diese Zählinformation 91, die bei (m) in Fig. 6 gezeigt ist,
und die Paritätsinformation 85, die bei (h) in Fig. 6 gezeigt ist, und die auf der
Senderseite gezählt wird und die mittels des Paritätsbit-Demultiplexers 71 rückunterteilt
worden ist, in einem Komneratorschaltkreis 77 verglichen. Wenn zwischen ihnen eine
Inkoinzidenz festgestellt wird, wird ein Ausgangssignal 92, das bei (n) in Fig.
6 gezeigt ist, abgegeben, das anze.gt, daß ein Codefehler im infrage kommenden Parität-Überwachungs-Abschnitt
besteht.
-
Ferner wird ein Pahmensignal, d.h. ein Steuersignal 84, das bei (g)
in Fig. 6 gezeigt ist, zum Bezeichnen eines Oberwachungsabschnittes im Parität-Demultiplexer
71 auf der Empfängerseite erzeugt, so daß die Bits in denselben Zeitschlitzen als
die auf der Senderseite zu zählenden Bits gezählt werden. Der 1/2-Frequenzteiler
73 und das Paritits-D-Flip-Flop 76 werden durch dieses Steuersignal 84 gesteuert.
Es ist eine Selbstverständlichkeit, daß die Bits, die in Parität im PCM-Signal 87
gezählt werden, notwendigerweise durch das tiND-Gatter 74 bezeichnet werden missen.
-
Obwohl der Aufbau und die Wirkungsweise des Demultiplexer- Schaltkreises
71 im wesentlichen bekannt ist, sollen sie in Verbindung eines in Fig. 8 dargestellten
Ausführungsbeispieles kurz beschrieben werden.
-
Ein Taktsignal 250, in welchem Eingangstaktsimpulse RO für eine Periode
in jeweils N Perioden gesperrt sind, wird an einem Ausgang eines 1/N-Frequenzteilers
216 erzeugt, der aufgrund von Svnchronisierimpulsen 255, die die Zeitschlitze für
das Paritatsbit angeben, synchronisiert arbeitet. Die Frequenz des Taktsignals 250
wird durc einen Frequenzteiler 215 um die Hälfte geteilt, so daß Taktsignale 25?
und 253 erzeugt werden. Ein Impulszug 78, in welchem das Paritätsbit vielfach ausgenützt
bzw. unterteilt wird, und ein weiterer Impulszug 79, der dieselbe Bitrate wie der
Imnulszug ?8 besitzt, werden in Flip-Flops 202, ?03, 204 und 205 entsprechend ihrer
Steuern, durch diese Taktsignale 252 und 157 eingeschrieben. In einem phasensvnchronisierenden
Schaltkreis, der aus einem Phasen veigleicher 220, einem Tiefpassfilter 221, einem
spannungsgesteuerten Oszillator 222 und einem 1/2-Frequenzteiler 223 zusammengesetzt
ist, wird ein Taktsignal 83 erzeugt, dessen Frequenz um das (N-1)/N fache kleiner
ist als die Freauenz des Eingangstaktsignales 80.
-
Die Frequenz des Taktsignales 83 wird durch das Flip-Flop 223 um die
Hälfte geteilt, um Taktsignale 260 und 261 zu erzeugen. Von den Datensionalen 78
und 79, die in die Flip-Flops 202, 203, 204 und 205 eingeschrieben werden, werden
die Daten im selben Zeitschlitz außer denjenigen für das Paritätsbit im Datensignal
78 und im Signa 79 ber Gatter 206 und 207 bzw. Gatter 209 und 210 entsprechend der
Steuerung durch die Taktsignale 260 und 261 ausgelesen. Ferner werden diese Daten
in Datenzüge, die aus einem Zug fr jedes bestehen, über Gatter 208, 211 umgewandelt
und dann mittels Flip-Flons 212 bzw. 213 in zeitlicher Abstimmung mit dem Taktsignal
83 regeneriert so daF man die Datensignale 81 und 82 erhält. Andererseits erschein
der Paritätimpuls 69, der auf der Senderseite vielfach ausgenutzt wurde, als Paritätsimpuls
85, der aus dem Impulszug 79 durch ein Gatter 201 rückunterteilt bzw. rückgewonnen
wurde. Dieses Gatter 201 wird durch einen Impuls 256 geöffnet, der durch ein UND-Gatter
219
gelangt, dessen Eingänge der Taktimpuls 80 und ein Impuls 254 zugeführt wird, der
durch Tnversion des Ausgangsimpulses 251 vom 1/2-Frequenzteiler 216 erzeugt wird,
der mit dem Rahmensynchronisierimnuls 155 synchronisiert wird. Das Rahmensignal
84 ist ein Signal, das durch Verzögerung des Signals 251 silber einen Verzögerungskreis
217 erzeugt ist.
-
Wie oben beschrieben, ist es gemäß vorliegender Erfindung lediglich
notwendig, eine Parität zu zählen, die, die aus einem Bit besteht, so daß der SChaltkreisaufbau
weit einfacher als beim bekannten System wird, in welchem eine Vielzahl von Paritätsbits
verwendet werden müssen.
-
Ferner ist die vorliegende Erfindung, obwohl sie oben im Zusammenhang
mit einem Modulationssystem beschrieben worden ist, das eine vierphasige Phasendifferenzmodulation
verwendet, nicht nur auf ein solches Modulationssystem beschränkt. Statt dessen
kann auch bei einem N-phatigen Phasendifferenzmodulationssystem (wobei N gleich
2n und n eine positive ganze Zahl ist), in welchem das Codieren so erfolgt, daß
die Codes enstsprechend den benachbarten Phasen einen Hamming-Abstand von 1 besitzen,
dann, wenn die PCM-Signale, die die Codes bilden, zu alternierenden Code-Zeitschlitzen
auf einer bitweisen bzw. Bit-um-Bit Basis entsprechend dem Paritätsnrüfsystem überwacht
werden, ein einzelner Codefehler einer benachbarten Phase in einem Paritätsüberwachungsabschnitt
auf dem Obertragungsweg mit nur einem Paritätsbit so lange zuverlässig abgetastet
bzw. erfaßt werden, wie er nur einmal in jedem flberwachungsabschnitt Shnlich dem
oben beschriebenen Fall auftritt.
-
Beim dargestellten Ausführungsbeispiel wurde die vorliegende Erfindung
für den Fall beschrieben, bei dem zwischen benachbarten Codezeitschlitzen eine Differenzumsetzung
durchgeführt wird. Diese Differenzumsetzung muß jedoch nicht immer zwischen benachbarten
Codes durchgeführt werden. Wenn die Differenzümsetzung zwischen den Zeitschlitzen
erfolgt, die durch j %eitschlitze voneinander getrennt sind, dann wird die Umsetzung,
die durch die Formeln (1)
und (3) dargestellt ist, durch folgende
Formeln (9) und (10) modifiziert: YTi = XTi + YTi-j (9) XRi = XRi - YRi-j (10) Damit
werden die Formeln (7) und (8) zu folgenden Formeln (11) und (12) modifiziert: d
(XRi) = d(YRi) - d (YRi-j) = d (YTi) # 1 - d (YTi-j) = d (XTi) # 1 (11) d (XRi+j)
= d (YRi+j) - d (YRi) = d (YTi+j) - d (YTi) # 1 = d (XTi+j) # 1 (12) Deshalb werden
beim Vorgang der Überwachung über einen Paritäts-Überwachungsabschnitt hinweg aufeinanderfolgende
j Codes auf einer bitweisen bzw. Bit-um-Bit Basis überwacht und dann die nachfolgenden
aufeinanderfolgenden j Codes nicht überwacht. Wenn das Oberwachen durch überholen
des o.g. Vorganges durchgefilhrt wird, dann wird ähnlich dem dargestellten Ausführungsbeispiel
ein einzelner Codefehler, der in einem Überwachungsabschnitt auftritt, mit nur einem
Paritätsbit so lange überwacht, wie er nur einmal in einem Oberwachungsabschnitt
auftritt.
-
Wie oben vollständig beschrieben, kann im Falle des Leitungsüberwachungssystems
gemäß vorliegender Erfindung auch in einem Oherwachungssvstem,
das
ein Phasendifferenzmodulationssystem verwendet, ein einzelner Code fehler auf dem
Übertragungsweg dadurch iberwacht werden, daß ein einziges Paritätsbit innerhalb
jeweils eines Paritätsüberwachungsabschnittes vorgesehen ist. Deshalb ist im Vergleich
zu den bisher bekannten Oberwachungssvstemen, bei denen ein Paritätsüberwachungsabschnitt
mit Hilfe von zwei oder mehr Paritätsbits überwacht wird, das Kanalüberwachungssystem
gemaß vorliegender Erfindung vorteilhafter, und zwar deshalb, weil der Aufbau des
Paritätszählkreises, des Paritätsmultiplexers und des Paritätsdemultiplexers wesentlich
einfacher wird und weil gleichezitig der Wirkungsgrad bzw. Leistungsfähigkeit der
Informationsübertragung erhöht werden kann.
-
Im Falle eines drahtlosen bzw. Funkilhertragungsweges ist es außer
dem Paritätsbit zur Oberwachung eines Kanals notwendig, ein bestimmtes Muster zu
einem Übertragungsimpuls und ein Rahmensignal oder dgl. zum Erreichen der Bitsynchronisation
des Musters der Zeitmultiplextechnik zu unterwerfen, um zusätzlich eine Kanalunterscheidung
bzw. -diskrimination zu ermöglichen, die zum Vielfachausnutzen (Multinlexen) oder
zur Übertragung über nahe Räume von kreuzpolarisierten Wellen notwendig ist. Beim
Entwerfen eines Rahmenaufbaues der Impulszüge wird in solch einem Falle die Bedingung
fr den Aufbau weitgehend dadurch gemildert, daß nur ein Paritätsbit zum Überwachen
der Übergangsqualität hinzukommen muß.