DE2738594A1 - Rechnersystem - Google Patents

Rechnersystem

Info

Publication number
DE2738594A1
DE2738594A1 DE19772738594 DE2738594A DE2738594A1 DE 2738594 A1 DE2738594 A1 DE 2738594A1 DE 19772738594 DE19772738594 DE 19772738594 DE 2738594 A DE2738594 A DE 2738594A DE 2738594 A1 DE2738594 A1 DE 2738594A1
Authority
DE
Germany
Prior art keywords
memory
computers
computer system
data
coupling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19772738594
Other languages
English (en)
Other versions
DE2738594C2 (de
Inventor
Christian Dr Kuznia
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19772738594 priority Critical patent/DE2738594A1/de
Priority to GB7834278A priority patent/GB2003304B/en
Priority to BE190077A priority patent/BE869981A/xx
Priority to IT27026/78A priority patent/IT1098693B/it
Priority to FR7824667A priority patent/FR2401461B1/fr
Priority to JP10377378A priority patent/JPS5447458A/ja
Priority to NL7808804A priority patent/NL7808804A/xx
Publication of DE2738594A1 publication Critical patent/DE2738594A1/de
Application granted granted Critical
Publication of DE2738594C2 publication Critical patent/DE2738594C2/de
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/76Architectures of general purpose stored program computers
    • G06F15/80Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
    • G06F15/8007Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors single instruction multiple data [SIMD] multiprocessors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Description

SIEMEiIS AKTIENGESELLSCHAFT & Unser Zeichen
Berlin und München -VPA 77P7 107 BRD
Rechnersystem
Die vorliegende Erfindung betrifft ein Rechnersystern, bei dem zwei oder mehrere Einzelrechner über mindestens eine Steuerleitung mit einem Steuerrechner verbunden sind und bei dem Verbindungen durch Datenleitungen zwischen den Rechnern vorhanden sind.
Ein Rechnersystem der eingangs genannten Art ist bereits in unserer älteren Patentanmeldung P 25 46 202.6 (VPA 75 P 7195) vorgeschlagen worden. Bei diesem Rechnersystem sind die Einzelrechner sowie der Steuerrechner an eine einzige Steuerleitung und an eine einzige Systemleitung angeschlossen und dadurch miteinander verbunden. Die Steuerleitung besteht aus mindestens einer Leitung, im allgemeinen werden aber mehrere Leitungen verwendet und für verschiedene Steuersignale auch besondere Leitungen. Die Systemleitung besteht aus zwei Leitungssystemen, nämlich aus einer Adressenleitung zur Übertragung von Adressen und einer Datenleitung zur Übertragung der zu verarbeitenden Daten. Die Adressenleitung und/oder die Datenleitung bestehen vorzugsweise aus mehradrigen Leitungen zur bitparallelen Wortübertragung. Die Verbindung der Einzelrechner mit der Systemleitung erfolgt durch Koppelspeicher in denen Daten die in die Rechner einzugeben sind oder die von den Rechnern weitergeleitet werden sollen zwischengespeichert werden können. Dieses Rechnersystem arbeitet in drei Phasen, wobei eine Phase eine sogenannte Datenaustauschphase ist. In dieser Datenaustauschphase sendet ein Rechner über die einzige Datenleitung die zu verteilenden Daten gleichzeitig an alle anderen.
16.3.1977/EdICKa 909809/0586
273859A 3 77 P 7 1 O 7 BRO
Es kann also jeweils nur ein Rechner senden, während alle anderen auf Empfang eingestellt sind. Eine Verkürzung der Austauschphase durch gleichzeitiges Senden durch mehrere Rechner ist wegei der gemeinsamen Datenleitung nicht möglich. Dieses vorgeschlagen« Rechnersystem ist also für den Fall besonders gut angepaßt, bei dem alle Rechner mit allen anderen Rechnern Informationen austauschen müssen.
Es treten aber oft Fälle auf, bei denen eine Kopplung eines Einzelrechners nur mit einer kleinen Anzahl anderer Einzelrechner notwendig ist. Das ist z. B. dann der Fall, wenn in einem System die Elemente nur mit ihren nächsten Nachbarn wechselwirken. In diesem Fall wäre es günstig, wenn der Datenaustausch in der Datenaustauschphase möglichst weitgehend parallelisiert wäre, d.h. wenn ein Datenaustausch nicht nur in der einen Gruppe von Einzel· rechnern, zwischen denen ein Datenaustausch erfolgen muß, vorgenommen wird, sondern gleichzeitig auch in anderen solchen Rechnergruppen. Dadurch könnte der Rechenzeitbedarf erheblich vermin dert werden.
20
Es ist daher die Aufgabe der vorliegenden Erfindung, ein Rechner system der eingangs genannten Art anzugeben, welches einen paral lelisierten Datenaustausch während der Datenaustauschphase ermög licht.
Die Aufgabe wird dadurch gelöst, daß die Verbindungen zwischen den Rechnern veränderbar sind, so daß die Verbindung" der Rechner untereinander gemäß der Problemstruktur und der Aufgabenstellung flexibel herstellbar ist.
Zu diesem Zweck ist vorteilhafterweise ein Steckbrett vorhanden, in welches Datenleitungen einstöpselbar sind, die die gewünschte; Rechner miteinander verbinden.
Eine weitere vorteilhafte Ausführungsform ist so ausgebildet, da gewünschte Verbindungen zwischen Rechnern durch elektrisches Durchschalten von Datenleitungen herstellbar sind.
909809/0586
Für eine zweckmäßige Ausführungsform sind ein oder mehrere aus Lichtleitfasern bestehende Datenleitungen vorgesehen.
Eine besonders zweckmäßige Ausführungsform ist so ausgestaltet, daß für einen Rechner ein oder mehrere Einkoppelspeicher und ein oder mehrere Auskoppelspeicher vorgesehen sind, wobei jeder Einkoppelspeicher nur für ankommende Daten und jeder Auskoppelspeicher nur für auszusendende Daten vorgesehen ist.
Vorteilhaft ist es dabei, wenn die Ein- und/oder Auskoppelspeicher die Organisation eines Kellerspeichers aufweisen.
Dabei ist es wiederum vorteilhaft, wenn bei den als Kellerspeicher organisierten Ein- und Auskoppelspeichern entweder in der gleichen oder in der entgegengesetzten Reihenfolge ausgelesen wird wie eingelesen wird.
Besondere Vorteile der Erfindung liegen darin, daß gleichzeitige Datenübertragung auf alle Datenleitungen ermöglicht und dadurch die Austauschphase erheblich verkürzt wird und daß der Koppelspeicherplatz bzw. die Größe der Ein- und Auskoppelspeicher klein gehalten werden kann, weil nur gezielt die Information übertragen wird, die für einen bestimmten Rechner vorgesehen ist. Durch die veränderbaren Datenleitungen wird eine hardwaremäßige Vorprogrammierung ermöglicht, die den Aufwand bei der Software-Programmierung erheblich herabsetzen kann. Ausführungsbeispiele der Erfindung sind in den Figuren dargestellt und werden im folgenden näher beschrieben. Es zeigen dabei
Figur 1 in einem Blockschaltbild die Organisation eines Ausführungsbeispiels in seinen wesentlichen Teilen
Figur 2 die Ausführung eines Ein- und Auskoppelspeichers Figur 3 die Verschaltung von Aus- und Einkoppelspeichern durch einen Kreuzschienenverteiler.
In der Figur 1 sind Einzelrechner 1 bis 3, vorzugsweise Mikroprozessormoduln, über eine einzige Steuerleitung 4 durch einen nicht gezeichneten Steuerrechner, vorzugsweise ebenfalls ein
909809/0586
-/- 77P7 107 BRO
Mikroprozessormodul, etwa von links her ansteuerbar. Weitere Moduln kann man sich etwa nach rechts hin an die Steuerleitung angeschlossen denken. Jedem Modul sind drei Einkoppelspeicher 11 bis 13 bzw. 21 bis 23 bzw. 31 bis 33 und drei Auskoppelspeicher 14 bis 16 bzw. 24 bis 26 bzw. 34 bis 36 zugeordnet. Jeder Modul hat nur Zugriff auf die ihm zugeordneten Ein- und Auskoppelspeicher, wobei es genügt, daß er aus einem Einkoppelspeicher nur Daten entnehmen und in seine Auskoppelspeicher nur Daten abgeben kann. Ein Einkoppelspeicher bzw. Auskoppelspeicher kann aus einem einzigen Register, einem Speicherbereich des Einzelrechners oder einer Reihe von Registern in Kellerspeicherorganisation bestehen. In einer solchen Kellerspeicherorganisation werden die Register in einer bestimmten Reihenfolge mit Informationen belegt und in einer bestimmten Reihenfolge wieder ausgelesen. Eine Ausführungsform besteht darin, daß das zuletzt eingelesene Wort zuerst wieder ausgelesen wird, d. h. es wird in der umgekehrten Reihenfolge ausgelesen wie eingelesen wird und eine andere Ausführungsform besteht darin, daß das zuerst eingelesene Wort auch zuerst wieder ausgelesen wird, d. h. es wird in derselben Reihenfolge ausgelesen wie eingelesen wird. Eine solche Kellerspeicherorganisation hat den Vorteil, daß in der Datenaustauschphase die Aussendung und der Empfang von Informationen organisatorisch derart erleichtert wird, daß für das Einschreiben und das Abrufen von Speicherinhalten keine Adressen angegeben zu werden brauchen. Für die Realisierung der Ein- und/oder Auskoppelspeieher mit Kellerspeicherorganisation eignet sich beispielsweise der Baustein AM 2812 (siehe MOS/LSI Data book vom AMD 1976, Seite 6-3).
Jeder Ein- bzw. Auskoppelspeicher ist mit einem oder mehreren Steckern zum Einstecken für Datenleitungen, die zur Übertragung von Daten und/oder Adressen und/oder Befehlen dienen, versehen. " Auf diese Weise können durch flexible Datenleitungen in beliebiger Weise die vorhandenen Moduln miteinander verbunden werden. Die Einkoppelspeicher dienen dazu, nur ankommende Information aufzunehmen und zu speichern und somit für den Rechner zur Verarbeitung bereitzuhalten, währenddie Auskoppelspeicher nur dazu dienen, die vom Rechner abzugebende und für andere Moduln be-
909809/0586
77 P 7 1 0 7 BRG
stimmte Information aufzunehmen, zwischenzuspeiehern und auf die Datenleitungen abzugeben.
In der Figur 1 ist eine Verbindungsstruktur durch Datenleitungen 51 bis 59 als Beispiel dargestellt, wobei die in die Datenleitungen eingezeichneten Pfeile die Datenflußrichtung angeben. Vorteilhafterweise sind die Stecker zum Einstecken der Datenleitungen auf einem vorhandenen Steckbrett vorhanden. Jeder Ein- bzw. Auskoppelspeicher ist mit mindestens einem Stecker verbunden bzw. versehen. Da oftmals die gleiche Information eines Moduls gleichzeitig an eine begrenzte Anzahl von anderen Moduln übertragen werden soll, ist es zweckmäßig, wenn ein Auskoppelspeicher mit mehreren Steckern verbunden bzw. versehen ist.
In der Figur 2 sind als Ausführungsbeispiel vier spezielle Einkoppelspeicher und ein Auskoppelspeicher sowie ihre Verschaltung bis zur Eingabe-/Ausgabe-Schnittstelle mit dem Einzelrechner dargestellt. Die Einkoppelspeicher und der Auskoppelspeicher bestehen jeder aus dem Baustein AM 2812. Für die verwendeten Ein- oder Ausgänge sind die gleichen Zeichen verwendet wie in der dafür genannten Literaturstelle und sie haben auch dieselbe Bedeutung. Der angegebene Baustein ist ein 32x8-Bit-Kellerspeicher, bei dem in der gleichen Reihenfolge ausgelesen wie eingelesen wird, d. h. das zuerst eingelesene Wort wird auch zuerst wieder ausgelesen. Die Parallelausgänge O0-O7 eines jeden Einkoppelspeichers sind über ein 8-Bit-Zwischenregister 70 (beispielsweise 8-Bit-D-Register 74 LS 374 von Texas Instruments) und die Eingänge DQ-Dy des Auskoppelspeichers 50 auf eine gemeinsame Datenleitung 60 zur bitparallelen Übertragung eines Bytes zusammengeschaltet.
Im folgenden sei die Wirkungsweise des in Figur 2 dargestellten Ausführungsbeispiels näher beschrieben. Das Laden des Auskoppelspeichers 50 vom Rechner her erfolgt folgendermaßen: Der Einzelrechner überträgt Daten über die Datenleitung 60 in den Auskoppelspeicher, wobei dazu der Eingang PL vom Rechner her über die Leitung 61 auf logisch 0 gelegt wird. In den Auskoppelspeicher können bis zu 32 Bytes abgelegt werden.
909809/0586
OOFf
77P 7 107 BRD
Zum Austausch von Daten wird ein hier nicht gezeigter Taktgenerator gestartet, der über die Leitung 81 Taktimpulse an die seriellen Takteingänge SL bzw. SD der Ein- bzw. des Auskopplers legt (beispielsweise 500 kHz). Pro Taktzyklus wird von jedem Auskoppelspeicher, der an die Einkoppelspeicher 10 bis 40 angeschlossen ist ein Bit über deren Eingänge Dq in sie eingelesen. Das Einlesen in die Einkoppelspeicher erfolgt also hier bitseriell. Zur Übertragung von 32 Bytes werden damit 256 Takte benötigt. Das Austausch-Ende wird vorzugsweise angezeigt und an den Rechner als Information weitergegeben. Dies kann am einfachsten über einen 8-Bit-Binärzähler geschehen, dessen Überlaufsignal das Austausch-Ende anzeigt.
Nachdem die Einkoppelspeicher voll sind, kann ihr Inhalt vom Einzelrechner gelesen werden. Dies geschieht so, daß vom Rechner her über eine 2-Bit-Adressenleitung 90 und eine 1 aus 4-Dekodierung 100 (beispielsweise ein 2-Bit-Binärdekoder SN 74131 von Texas Instruments, der wie alle bisher genannten Bausteine von Texas Instruments aus dem "Pocket Guide" Ausgabe Sept. 1976 von Texas Instruments Deutschland GmbH, Learning Center zu entnehmen ist) einer der vier Einkoppelspeicher ausgewählt und über den Eingang OE freigegeben wird. Das erste auszulesende Datenbyte wird aus dem Einkoppelspeieher in das Zwischenregister übernommen, wobei dazu über die Leitung 110 ein entsprechendes Signal an beide gegeben wird. Dann liest der Einzelrechner den Inhalt des Zwischenregisters. Diese soeben beschriebenen Vorgänge wiederholen sich solange, bis der betreffende Einkoppelspeicher leer ist. Für das Ausführungsbeispiel nach Figur 2 eignet sich besonders der Einzelrechner SAB 8080 A (siehe Mikroprozessorbausteine, Siemens Datenbuch 1976/77). Als Eingabe-Ausgabe-Schnittstelle ist beispielsweise der Baustein SAB 8228 (siehe besagtes Siemens Datenbuch) geeignet.
Anstelle der mechanischen Stöpselung ist auch eine elektronische Durchschaltung von Datenleiturgen z. B. in Form einer Kreuzschiene möglich. In der Figur 3 ist ein Beispiel für η Mr> - -.n dargestellt. Dort sind η Auskoppelspeicher A1-A 'oer den Kreuz3chie-
909809/0586 BAD ORIGINAL
77P 7 107 BRD
nenverteiler 200 mit Einkoppelspeichern E11-E1^, E21 zusammengeschaltet. Ein Kreis um einen Schnittpunkt einer waagrechten mit einer senkrechten Leitung in Kreuzschienenverteiler bedeutet, daß im Gegensatz zu anderen Schnittstellen eine Verbindung zwischen diesen beiden Leitungen besteht. Danach sind also beispielsweise der Auskoppelspeicher A1 mit den Einkoppelspeichern E-. 2, E1 -, und E21 verbunden. Den Aus- bzw. Einkoppelspeichern ist die Figur 2 zugrundegelegt, d. h. zu jedem der η Moduln gehören jeweils 4 Einkoppelspeicher E11-E1-, Ep1-E2A und sofort bis En1-E,. Sämtliehe Ein- und Auskoppelspeicher sind über eine Leitung 800, an die ein Taktgenerator 300 angeschlossen ist, miteinander verbunden. Der Taktgenerator kann über einen Eingang 301 durch ein Startsignal in Betrieb gebracht werden und gibt nach einer bestimmten Anzahl von Takten an einem Ausgang 302 ein Done-Signal ab, welches den Moduln anzeigt, daß der Ein- bzw. Auslesevorgang in die Einkoppelspeicher bzw. aus den Auskoppelspeichern beendet ist. Die Herstellung der Verbindungen im Kreuzschienenverteiler erfolgt vorzugsweise durch Durchschalten von elektronischen Schaltern.
Ein hier angegebenes Rechnersystem wird für die Struktur der Aufgabe vorteilhafterweise folgendermaßen programmiert: Von einem oder im allgemeinen mehreren Auskoppelspeichern eines jeden Moduls werden die Datenleitungen zu den entsprechenden Einkoppelspeichern der zu verbindenden anderen Moduln geführt.
Das so vervollständigte Rechnersystem arbeitet dann vorteilhafterweise folgendermaßen: Während einer autonomen Phase, in denen die Einzelrechner unabhängig voneinander arbeiten, werden die Auskoppelspeicher von ihnen geladen und in der darauffolgenden Datenaustauschphase werden die Auskoppelspeicher geleert und ihr Inhalt in die Einkoppelspeicher der mit ihnen verbundenen Moduln gebracht. In der darauffolgenden autonomen Phase finden die entsprechenden Einzelrechner in diesen Einkoppelspeiehern die benötigte Information vor.
Eine Verbindung aller oder bestimmter Moduln mit dem Steuerrechner durch ein oder mehrere Datenleitungen kann zusätzlich vorhan-
909809/0586
den sein.
Für feste Koppelstrukturen, z. B. in Form eines quadratischen Netzes, können vorgefertigte, geäzte Platinen aus Datenleitung-Verbindungsmatrix eingesetzt werden. Es kann auch ein elektronisches Vermittlungssystem in Form eines Kreuzschienenverteilers eingesetzt werden.
7 Patenansprüche 3 Figuren
909800/0586
Leerseite

Claims (7)

  1. Patentansprüche
    ^J) Rechnersystem, bei dem zwei oder mehrere Einzelrechner über mindestens eine Steuerleitung mit einem Steuerrechner verbunden sind und bei dem Verbindungen durch Datenleitungen zwischen den Rechnern vorhanden sind, dadurch gekennzeichnet, daß die Verbindungen zwischen den Rechnern veränderbar sind, so daß die Verbindung der Rechner untereinander gemäß der Problemstruktur und der Aufgabenstellung flexibel herstellbar ist.
  2. 2. Rechnersystem nach Anspruch 1, dadurch gekennzeichnet, daß
    ein Steckbrett vorhanden ist, in welches Datenleitungen einstöpselbar sind, die die gewünschten Rechner miteinander verbinden.
  3. 3. Rechnersystem nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß gewünschte Verbindungen zwischen Rechnern durch elektrisches Durchschalten von Datenleitungen herstellbar sind.
  4. 4. Rechnersystem nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß ein oder mehrere aus Lichtleitfasern bestehende Datenleitungen vorgesehen sind.
  5. 5. Rechnersystem nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß für einen Rechner ein oder mehrere Einkoppelspeicher und ein oder mehrere Auskoppelspeicher vorgesehen sind, wobei jeder Einkoppelspeicher nur für ankommende Daten und jeder Auskoppelspeicher nur für auszusendende Daten vorgesehen ist.
  6. 6. Rechnersystem nach Anspruch 5, dadurch gekennzeichnet, daß die Ein- und/oder Auskoppelspeicher die Organisation eines Kellerspeichers aufweisen. f
  7. 7. Rechnersystem nach Anspruch 6, dadurch gekennzeichnet, daß bei den als Kellerspeicher organisierten Ein- und Auskoppelspeichern entweder in der gleichen oder in der entgegengesetzten Reihenfolge ausgelesen wird wie eingelesen wird.
    909809/0586 -
    ORIGINAL INSPECTED
DE19772738594 1977-08-26 1977-08-26 Rechnersystem Granted DE2738594A1 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE19772738594 DE2738594A1 (de) 1977-08-26 1977-08-26 Rechnersystem
GB7834278A GB2003304B (en) 1977-08-26 1978-08-23 Computer system
BE190077A BE869981A (fr) 1977-08-26 1978-08-25 Systeme de calculateur
IT27026/78A IT1098693B (it) 1977-08-26 1978-08-25 Calcolatore con due o piu' singoli calcolatori collegati con un calcolatore di comando
FR7824667A FR2401461B1 (fr) 1977-08-26 1978-08-25 Systeme de calculateur
JP10377378A JPS5447458A (en) 1977-08-26 1978-08-25 Computer system
NL7808804A NL7808804A (nl) 1977-08-26 1978-08-25 Computerstelsel.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19772738594 DE2738594A1 (de) 1977-08-26 1977-08-26 Rechnersystem

Publications (2)

Publication Number Publication Date
DE2738594A1 true DE2738594A1 (de) 1979-03-01
DE2738594C2 DE2738594C2 (de) 1988-07-21

Family

ID=6017413

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19772738594 Granted DE2738594A1 (de) 1977-08-26 1977-08-26 Rechnersystem

Country Status (7)

Country Link
JP (1) JPS5447458A (de)
BE (1) BE869981A (de)
DE (1) DE2738594A1 (de)
FR (1) FR2401461B1 (de)
GB (1) GB2003304B (de)
IT (1) IT1098693B (de)
NL (1) NL7808804A (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0009624A1 (de) * 1978-09-27 1980-04-16 Siemens Aktiengesellschaft Modular aufgebautes Datenverarbeitungssystem für funktionsorientierten Einsatz
EP0087212A1 (de) * 1982-01-26 1983-08-31 Genrad, Inc. Methode und Apparatur für die automatische Diagnose des Versagens elektrischer Vorrichtungen die mit allgemeinen Bus-Knoten und ähnlichem verbunden sind

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2188175B (en) * 1986-03-18 1990-02-07 Stc Plc Data processing arrangement

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2546202A1 (de) * 1975-10-15 1977-04-28 Siemens Ag Rechnersystem aus mehreren miteinander verbundenen und zusammenwirkenden einzelrechnern und verfahren zum betrieb des rechnersystems

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3800097A (en) * 1972-09-15 1974-03-26 Gte Automatic Electric Lab Inc Bus system for interconnecting systems of a communication switching system
US3984819A (en) * 1974-06-03 1976-10-05 Honeywell Inc. Data processing interconnection techniques
DE2438536C2 (de) * 1974-08-10 1985-12-12 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V., 8000 München Multiprozessoranordnung mit räumlich verteilten Mikroprozessorstationen
FR2298915A2 (fr) * 1975-01-22 1976-08-20 Cit Alcatel Systeme d'articulation et de gestion pour central de telecommunications

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2546202A1 (de) * 1975-10-15 1977-04-28 Siemens Ag Rechnersystem aus mehreren miteinander verbundenen und zusammenwirkenden einzelrechnern und verfahren zum betrieb des rechnersystems

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0009624A1 (de) * 1978-09-27 1980-04-16 Siemens Aktiengesellschaft Modular aufgebautes Datenverarbeitungssystem für funktionsorientierten Einsatz
EP0087212A1 (de) * 1982-01-26 1983-08-31 Genrad, Inc. Methode und Apparatur für die automatische Diagnose des Versagens elektrischer Vorrichtungen die mit allgemeinen Bus-Knoten und ähnlichem verbunden sind

Also Published As

Publication number Publication date
IT7827026A0 (it) 1978-08-25
JPS5447458A (en) 1979-04-14
GB2003304A (en) 1979-03-07
FR2401461B1 (fr) 1985-10-25
IT1098693B (it) 1985-09-07
DE2738594C2 (de) 1988-07-21
NL7808804A (nl) 1979-02-28
BE869981A (fr) 1978-12-18
FR2401461A1 (fr) 1979-03-23
GB2003304B (en) 1982-04-21

Similar Documents

Publication Publication Date Title
DE2753063C3 (de)
DE2803989A1 (de) Wahlfreie zugriffsspeichervorrichtung fuer digitale daten
DE2646163B2 (de) Schaltungsanordnung zum Ersetzen fehlerhafter Informationen in Speicherplätzen eines nicht veränderbaren Speichers
DE3015875A1 (de) Speicherzugriffssystem und verfahren fuer einen zugriff zu einem digitalen speichersystem
DE2404146A1 (de) Digitales, hierarchisch in wenigstens drei hierarchie-stufen aufgebautes speichersystem
DE2215066A1 (de) Informationsspeicher mit Schieberegister
DE3787616T2 (de) Halbleiterspeicheranordnung.
DE2926322C2 (de) Speicher-Subsystem
DE3320191A1 (de) Uebertragungssystem zwischen computern
DE2432684B2 (de)
DE2531382A1 (de) Halbleiterspeicher zum blockorientierten lesen und schreiben
DE2515099A1 (de) Schaltung zur staendigen erzeugung eines longitudinalen paritaetswortes fuer den hauptspeicher eines digitalen rechenautomaten
DE1524111C3 (de) Elektronische Datenverarbeitungsanlage
DE2423265B2 (de) Optimierende Rechenmaschine
DE2415600C2 (de)
DE1925427A1 (de) Datenuebertragungsvorrichtung zum UEbertragen von Daten zwischen Informationsspeichern
DE10201865B4 (de) Speichervorrichtung mit einer Vorauslesedaten-Ordnung
DE69227144T2 (de) Programmierbare logische Einheit
DE2738594A1 (de) Rechnersystem
DE2121490A1 (de) Orthogonaler Datenspeicher
DE4233249A1 (de) Dualportspeicher
DE2110458C3 (de) Speicheranordnung in einem datenverarbeitenden System
DE2556357A1 (de) Adressiereinrichtung
DE2619661A1 (de) Verfahren und anordnung zum aufeinanderfolgenden ausfuehren von datenverarbeitungsinstruktionen in funktionseinheiten eines rechners
DE3751693T2 (de) Speicherzugriffsteuerung

Legal Events

Date Code Title Description
OAM Search report available
OC Search report available
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee