DE2725154A1 - Verfahren zur herstellung einer ladungsgekoppelten halbleiterschaltungsvorrichtung und nach dem verfahren hergestellte schaltungsvorrichtung - Google Patents

Verfahren zur herstellung einer ladungsgekoppelten halbleiterschaltungsvorrichtung und nach dem verfahren hergestellte schaltungsvorrichtung

Info

Publication number
DE2725154A1
DE2725154A1 DE19772725154 DE2725154A DE2725154A1 DE 2725154 A1 DE2725154 A1 DE 2725154A1 DE 19772725154 DE19772725154 DE 19772725154 DE 2725154 A DE2725154 A DE 2725154A DE 2725154 A1 DE2725154 A1 DE 2725154A1
Authority
DE
Germany
Prior art keywords
group
electrodes
layer
zones
devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19772725154
Other languages
English (en)
Other versions
DE2725154B2 (de
DE2725154C3 (de
Inventor
Jean Luc Berger
Michel Bourrat
Yves Thenoz
Daniel Woehrn
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thomson CSF SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson CSF SA filed Critical Thomson CSF SA
Publication of DE2725154A1 publication Critical patent/DE2725154A1/de
Publication of DE2725154B2 publication Critical patent/DE2725154B2/de
Application granted granted Critical
Publication of DE2725154C3 publication Critical patent/DE2725154C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66946—Charge transfer devices
    • H01L29/66954—Charge transfer devices with an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823406—Combination of charge coupled devices, i.e. CCD, or BBD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1062—Channel region of field-effect devices of charge coupled devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

Unser Zeichen: T 2206 I.Juni 1977
THOMSON-CSF
173 Bd.Haussmann
75008 Paris, Frankreich
Verfahren zur Herstellung einer ladungsgekoppelten Halbleiterschaltungsvorrichtung und nach dem Verfahren hergestellte Schaltungsvorrichtung
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer zweiphasigen ladungsgekoppelten Halbleiterschaltungsvorrichtung; ferner bezieht sie sich auf eine nach diesem Verfahren hergestellte ladungsgekoppelte Halbleiterschaltungsvorrichtung, beispielsweise eine mit Ladungsübertragung arbeitende lineare Schaltungsvorrichtung wie ein Register oder eine beispielsweise als lichtempfindliche Vorrichtung angewendete Matrixanordnung.
Ladungsgekoppelte Schaltungsvorrichtungen, die in der angelsächsischen Terminologie als "Charge coupled device" oder "CCD" bezeichnet werden, sind bekannt, so daß sie hier
Schw/Ba
7098A9/1190
nicht beschrieben werden; sie sind in zahlreichen Patentschriften und Aufsätzen beschrieben,beispielsweise in dem Aufsatz von W.S.Boyle und G.E.Smith mit dem Titel "Charge coupled semiconductor devices" in der Zeitschrift "The Bell System Technical Journal" vom April 1970, Seiten 587 bis 593.
Die von der Erfindung betroffenen Schaltungsvorrichtungen sind zweiphasige Vorrichtungen, d.h. Vorrichtungen, bei denen die Elektroden, die die MIS-Kapazitäten (Metall-Isolator-Halbleiterkapazitäten) begrenzen und die Steuerung der übertragung der Ladungen längs der Schaltungsvorrichtung ermöglichen, zu zwei Elektrodengruppen zusammengeschaltet sind. Bei diesen zweiphasigen Schaltungsvorrichtungen müssen Asymmetrieeinrichtungen vorgesehen werden, damit die Übertragung der Ladungen längs eines Registers stets in der gleichen Richtung, der übertragungsrichtung, erfolgt, die übereinkunftsgemäß und zur Erleichterung der Erläuterung in der nachfolgenden Beschreibung von links nach rechts angenommen wird.
Ein bei der Herstellung solcher Schaltungsvorrichtungen aufgetretenes Hauptproblem ist die Ausbeute bei der Herstellung, wobei sich dieses Problem im wesentlichen beim Lichtdruck ergibt.
Ein bekanntes Verfahren zur Verbesserung der Herstellungsausbeute besteht darin, jede Elektrodengruppe ausgehend von verschiedenen, nacheinander aufgebrachten Metallisierungen herzustellen, die mittels eines Oxids voneinander getrennt sind. Dieses Verfahren ist zwar für dreiphasige Schaltungsvorrichtung besonders einfach auszuführen,
709849/1190
27251"A
und es ist insbesondere deshalb interessant, weil es das· Risiko von Kurzschlüssen zwischen Elektroden der verschiedenen Phasen reduziert, doch ergibt es für zweiphasige Schaltungsvorrichtungen ein besonderes Problem. Die Asymmetrieeinrichtungen, die im allgemeinen eine Verdickung des Oxids, auf dem die Elektroden liegen, oder aus in das Substrat implantierten Störstoffbarrieren bestehen können, müssen in passender Weise bezüglich der Elektroden angeordnet werden.
Es sind bereits verschiedene Verfahren vorgeschlagen worden, mit deren Hilfe bei der Herstellung der Schaltungsvorrichtung eine Selbstjustierung der Asymmetrieeinrichtungen und der Elektroden erzielt werden soll.
Mit Hilfe der Erfindung soll ein Herstellungsverfahren geschaffen werden, mit dessen Hilfe sich diese Selbstjustierung in einfacher Weise verwirklichen läßt und das zu einer Schaltungsvorrichtung mit guten Eigenschaften führt; insbesondere bezieht sie sich auf eine zweiphasige Schaltungsvorrichtung, in der die Ubertragungsasymmetrie durch Störstoffbarrieren erzielt wird, die in das Substrat implantiert und am Anfang(auf der linken Seite) jeder Elektrode angeordnet sind; mit "Anfang" wird hier das Ende der Ml3-Kapazität bezeichnet, bei dem die Ladungen bei einer Übertragung ankommen, während mit "Ende" das Ende bezeichnet wird, an dem die Ladungen abgehen.
Zur Herstellung einer zweiphasigen ladungsgekoppelten Schaltungsvorrichtung,in der die Asymmetrieeinrichtungen aus implantierten Störstoffbarrieren im Substrat am Anfang der Kapazitäten bestehen, wird auf dem Substrat eine gewisse Anzahl von Ablagerungen angebracht, und es
7-09849/1 190
-y-
werden Gravierungen auf dem Substrat vorgenommen, wobei eine automatische Justierung des Anfangs der Elektroden jeder der zwei Gruppen (die die zwei Phasen bilden) und ihrer Asymmetrieeinrichtungen ermöglicht wird, ohne daß beim selektiven Einwirken auf die Schichten eine sehr große Präzision angewendet werden muß.
Nachdem auf dem Substrat eine erste dünne durchgehende Isolierschicht, die die Isolierschicht der MIS-Kapazitäten sein wird, und dann eine zweite, von den gleichen Mitteln wie die erste Schicht nicht angreifbare zweite Schicht gebildet worden sind, wird diese zweite Schicht so graviert, daß die den Asymmetrieeinrichtungen entsprechenden Zonen der ersten Gruppe freigelegt werden, und diese Asymmetrieeinrichtungen werden dann durch Implantieren von Störstoffen durch die von der zweiten Schicht gebildete Maske erzeugt.
Anschließend wird in selektiver Weise so auf die zweite Schicht eingewirkt, daß die Zonen freigelegt werden, die den Elektroden der ersten Gruppe und den Zonen der Asymmetrieeinrichtungen der zweiten Gruppe entsprechen.
Die Elektroden der ersten Gruppe werden so gebildet, daß sie das Ende der verbleibenden Zonen der zweiten Schicht und einen Teil der durch die zweite Schicht freigelegten Zonen überdecken.
Die zweite Gruppe der Asymmetrieeinrichtungen wird durch Implantieren von Störstoffen durch die Anordnung erzeugt, die von den Elektroden der ersten Gruppe und den verbleibenden Zonen der zweiten Schicht gebildet ist; der Anfang der Asymmetrieeinrichtungen der zweiten Gruppe
709849/1190
■χ-
ist auf diese Weise automatisch auf das Ende der Elektroden der ersten Gruppe justiert.
Die gesamten verbleibenden Zonen der zweiten Schicht werden dann entfernt; der diese Zonen überdeckende Teil der Elektroden der ersten Gruppe steht auf diese Weise "in der Luft " und er eliminiert sich selbst, so daß eine Selbstjustierung des Anfangs der Elektroden der ersten Gruppe bezüglich des Anfangs ihrer Asymmetrieeinrichtungen erzielt wird.
Die Elektroden der ersten Gruppe werden dann mit einem Isoliermaterial überzogen, und die Elektroden der zweiten Gruppe werden durch Aufbringen einer leitenden Schicht zumindest zwischen den Elektroden der ersten Gruppe gebildet.
Die Erfindung wird nun an Hand der Zeichnung beispielshalber erläutert. Es zeigen:
Fig.1 in Schnitten (a) bis (g) die Hauptverfahrensstufen zur Herstellung einer Schaltungsvorrichtung nach der Erfindung und
Fig.2 eine vergrößerte Schnittansicht eines Teils einer ladungsgekoppelten Schaltungsvorrichtung, die unter Anwendung des erfindungsgemäßen Verfahrens hergestellt ist.
In Fig.1 sind schematisch Schnittansichten einer unter Anwendung des erfindungsgemäßen Verfahrens hergestellten Schaltungsvorrichtung dargestellt. Dabei sind lediglich die wesentlichen Schritte dieses Verfahrens angegeben; die Zwischenschritte, die selbst nicht eigentümlich
709849/1190
OR' 'MSPECTED
7/b ··
|ΰΓ 272b ι ^4
sind und nicht notwendigerweise die einzig anwendbaren Schritte sind, werden nur kursorisch beschrieben.
Sine ladungsgekoppelte Schaltungsvorrichtung wird herkömmlicherweise aus einem Halbleitersubstrat, beispielsweise aus P-leitendem Silizium, gebildet, auf dem eine Isolierschicht erzeugt wird, die beispielsweise aus Siliziumoxid besteht; auf dieser Isolierschicht werden dann Elektroden in der Weise erzeugt, daß MIS-oder MOS-Kapazitäten entstehen, wenn die Isolierschicht ein Oxid ist, die Informationen speichern können.
Bei« erfindungsgemäßen Verfahren wird auf dem Halbleitersubstrat 1 eine erste durchgehende dünne Isolierschicht 2 gebildet, die beispielsweise aus Siliziumoxid besteht; diese Isolierschicht 2 wird dann mit einer zweiten Schicht überzogen, die nicht mit den gleichen Mitteln wie die Schicht angegriffen werden kann. Wenn die Schicht 2 aus Siliziumoxid besteht, besteht die Schicht 3 beispielsweise aus Siliziumnitrid. Die Schicht 3 wird dann in selektiver Weise unter Anwendung herkömmlicher Maskierungs- und chemischer Einwirkungsverfahren so graviert, daß Zonen der Oxidschicht 2 freigelegt werden, die in gleichen Abständen voneinander liegen und den zukünftigen Zonen der Asymmetrieeinrichtungen einer ersten Elektrodengruppe entsprechen(Verfahrensschritt a).
Dann werden die Asymmetrieeinrichtungen erzeugt, indem Störstoffe des gleichen Leitungstyps wie im Substrat (hier P-Störstoffe) in die freien Zonen der Schicht 3 implantiert werden (Verfahrensschritt b). Die Asymmetrieeinrichtungen der ersten Gruppe sind in Form von Barrierenzonen 4 gebildet, die eine höhere Inversionsschwelle als die benachbarten Zonen aufweisen.
709849/1190
27?51Γ4
BeimTferfahrensschritt (c) wird eine neue chemische Einwirkung auf die Siliziumnitridschicht 3 in den mittels der Pfeile F angegebenen Zonen durchgeführt; dabei werden Zonen der Oxidschicht 2 freigelegt, die zur Selbstjustierung der Elektroden der ersten Gruppe einerseits und der Asymmetrieeinrichtungen der zweiten Gruppe andrerseits dienen. Es sei bemerkt, daß die Anbringung der zur Ausführung dieser örtlichen Einwirkungen auf das Siliziumnitrid dienenden Masken nicht kritisch ist, da die sich über den Barrieren 4 befindenden Zonen bereits freigelegt worden sind.
BeinVerfahrensschritt (d) werden die Elektroden 5 der ersten Gruppe erzeugt. Dabei ist nur ein einziger Verfahrensschritt dargestellt. Ein einfaches Mittel, diese Elektroden 5 in der YJeise zu erhalten, daß sie das Ende der von der Schicht 3 verbleibenden Zonen und die diesen folgenden freigelegten Oxidzonen 2 überdecken, besteht darin, eine durchgehende Schicht aus einem Leitermaterial, beispielsweise aus geeignet dotiertem polykristallinen Silizium, aufzubringen und durch Maskierung eine selektive chemische Einwirkung auf diese durchgehende Schicht anzuwenden; der Lichtdruckvorgang an dem Silizium erfolgt in herkömmlicher Weise durch Oxydation der Oberfläche vor dem Aufbringen eines dem Lichtdruck dienenden Harzes. Die Oxidschicht, die nur die herkömmliche Aufgabe hat, den Lichtdruckvorgang des Siliziums zu ermöglichen, ist nicht dargestellt worden;auch die Masken aus lichtempfindlichem Harz sind bei den einzelnen Verfahrensschritten nicht dargestellt worden. Es sei hier bemerkt, daß die Genauigkeit der Anbringung der Masken nicht kritisch ist. Es genügt, wenn die Elektroden teilweise das
709849/1190
INSPECTED
Ende der von der Schicht 3 übrigbleibenden Zonen überdecken.
Beim Verfahrensschritt (e) wird die Implantation der Asymmetrieeinrichtungen der zweiten Gruppe durch Implantieren von Störstoffen wie beim Verfahrensschritt (b) durchgeführt; hier wird die Maske von den von der Nitridschicht 3 verbleibenden Zonen und den Elektroden 5 gebildet. Auf diese Weise werden Barrierenzonen 6 erhalten, deren Anfang automatisch auf das Ende der Elektroden 5 der ersten Gruppe ausgerichtet ist.
Beim Verfahrensschritt (f) werden die gesamten von der Nitridschicht 3 übrigbleibenden Zonen durch chemische Einwirkung entfernt; durch Unterätzung werden die Nitridabschnitte entfernt, die sich unter den leitenden Zonen 5 befinden. Die leitenden Zonen 5, die sich auf diese Weiee " in der Luft " befinden und dünn sind, eliminieren sich durch Abbrechen von selbst, und es ergibt sich eine automatische Justierung des Anfangs der Elektroden 5 und des Anfangs ihre·Asymmetrieeinrichtungen, also der Barrieren 4. Es kann auch ein chemisches Mittel angewendet werden, das das Nitrid ebensogut wie das polykristalline Silizium, nicht jedoch das Siliziumoxid angreift. Der aus polykristallinem Silizium bestehende "Hut" wird daher auf Grund einer Einwirkung entfernt, die von unten her erfolgt. Dieses chemische Mittel kann beispielsweise ein gasförmiges Plasma (Freonsauerstoff) sein.
Beim Verfahrensschritt (g) wird eine dünne Isolierschicht aufgebracht, indem beispielsweise die gesamte freie Fläche so oxidiert wird, daß die Elektroden 5 der ersten Gruppe von den späteren Elektroden der zweiten Gruppe isoliert werden, und es werden die Elektroden 8 der zweiten Gruppe
709849/1190
27251Γ>/,
aus dotiertem polykristallinen Silizium aufgebracht, die sich automatisch zwischen das Ende einer Elektrode 5 der ersten Gruppe und den Anfang da?nächsten Elektrode 5 einfügen. Somit liegt eine Selbstjustierung des Anfangs der wirksamen Abschnitte der Elektroden 8 der zweiten Gruppe bezüglich ihrer Asymmetrieeinrichtungen 6 vor.
Die Elektroden der zwei Gruppen müssen nun nur noch in bekannter Weise paarweise verbunden werden, damit die angestrebte zweiphasige Schaltungsvorrichtung erhalten
Die Elektroden 8 der zweiten Gruppe sind hier einzeln dargestellt. Es sei bemerkt, daß diese Elektroden auch in Form einer durchgehenden Leiterschicht hergestellt werden können, wie bei 22 in FigZ dargestellt ist; die allein wirksamen Abschnitte dieser durchgehenden Schicht sind dabei die Abschnitte, die dem Substrat 1 am nächsten liegen, d.h. die Abschnitte zwischen den Elektroden 5 der ersten Gruppe. Die funktioneile Anordnung von Fig.1 (g) ist ohne weiteres erkennbar.
In Fig.2 ist in schematischer Weise in einem bezüglich der vorhergehenden Ansichten vergrößerten Maßstab ein Abschnitt einer ladungsgekoppelten Schaltungsvorrichtung nach der Erfindung dargestellt. Zur Vereinfachung der Darstellung sind die Oxidschicht 20 und das Substrat 1 nicht schraffiert worden. Dabei ist der Verlauf der Grenzlinie 21 der Raumladungszone unterhalb der Elektroden 5 dargestellt, von denen hier angenommen wird, daß sie Informationen speichern; der Pfeil T zeigt die übertragungsrichtung an.
Die Elektroden 8 der zweiten Gruppe sind hier durch eine durchgehende Schicht 22 ersetzt, wie oben angegeben wurde.
709849/1190
2725 1 5 A
Eine solche Schaltungsvorrichtung kann dazu verwendet werden, in bekannter Weise ein Register mit linearer Übertragung mit elektrischem oder optischem Eingang oder eine lichtempfindliche Matrix zu bilden. Diese Technologie eignet sich besonders gut zur Verwirklichung von Matrizen, die nach dem bekannten Prinzip von Teilbildspeichern organisiert sind.
Allgemein weisen die mit dem erfindungsgemäßen Verfahren erhaltenen Schaltungsvorrichtungen große Vorteile bezüglich ihres Aufbaus auf: Das einzige Isoliermaterial, das in der fertigen Struktur verbleibt, besteht aus Oxid, was die Schwierigkeiten des Temperas der vom Nitrid maskierten Störstoffe beseitigt, das bei bestimmten bekannten Vorrichtungen der Fall ist ; für die zwei Phasen sind gleiche Asymmetrieeinrichtungen vorhanden; es wird eine große Kompaktheit ermöglicht; 8as Risiko von Kurzschlüssen zwischen Elektroden der einen Phase und der anderen Phasen ist gering.
709849 / 1190
\5 Leerseite

Claims (9)

Patentanwälte Dipl-Ing Dipi-Chem Dipl.-Ing. E. Prinz - Dr. G. Hauser - G. Leiser Ernsbergerstrasse 19 8 München 60 Unser Zeichen: T 2206 I.Juni 1977 THOMSOM-CSF 173 Bd.Haussmann 75008 Paris, Frankreich Patentansprüche
1. Verfahren zur Herstellung einer zweiphasigen ladungsgekoppelten Halbleiterschaltungsvorrichtung, wobei die zwei Phasen eine erste und eine zweite Elektrodengruppe umfassen, die auf einem von einer Isolierschicht bedeckten Halbleitersubstrat ebensoviele MIS-Kapazitäten zur Informationsspeicherung bilden und zur Steuerung der Informationsübertragung längs der Schaltungsvorrichtung dienen, und wobei eine Übertragungsrichtung von Asymmetrieeinrichtungen festgelegt wird, die aus Störstoffbarrieren bestehen, die am Anfang dieser Kapazitäten in das Substrat implantiert sind, dadurch gekennzeichnet,
(a) daß auf dem Halbleitersubstrat (1) eine erste durchgehende dünne Isolierschicht (2) gebildet wird, die von einer zweiten Schicht (3) überzogen ist, die von anderen Mitteln als denjenigen Mitteln angegriffen werden kann,die die erste Schicht angreifen, worauf dann die zweite Schicht in selektiver Weise so graviert wird, daß sie in den Zonen einer ersten Gruppe von Asymmetrieeinrichtungen entsprechend einer ersten Elektrodengruppe entfernt wird,
7098 4 9/1190 ORIGINAL INSPECTED
(b) daß die Störstoffe der ersten Gruppe von Asymmetrieeinrichtungen (4) implantiert werden, wobei die zweite Schicht (3) als Maske dient,
(c) daß die zweite Schicht (3) erneut so graviert wird, daß Zonen (F) der ersten Isolierschicht (2) freigelegt werden, die nahe beim Ende der Zonen der Asymmetrieeinrichtungen (4) der ersten Gruppe liegen,
(d) daß leitende Zonen (5) so gebildet werden, daß sie das Ende der von der zweiten dünnen Schicht (3) übrigbleibenden Zonen und einen Abschnitt der Zonen der ersten dünnen Schicht (2) überdecken, die im Verlauf des Verfahrensschritts (c) freigelegt worden sind, wobei die leitenden Zonen die Elektroden (5) der ersten Gruppe bilden,
(e) daß die Störstoffe der zweiten Gruppe der Asymmetrieeinrichtungen (6) implantiert werden, wobei die Elektroden (5) der ersten Gruppe und die von der zweiten Schicht (3) übrigbleibenden Zonen eine Maske bilden,
(f) - daß die von der zweiten dünnen Schicht (3) übrigbleibenden Zonen vollständig entfernt werden, so daß sich eine Selbstjustierung des Anfangs der Elektroden (5) der ersten Gruppe und ihrer Asymmetrieeinrichtungen ergibt, und
(g) daß wenigstens auf den Elektroden (5) der ersten Gruppe eine dünne Isolierschicht (7) gebildet wird und zwischen diesen Elektroden leitende Zonen (8) gebildet werden, die die Elektroden der zweiten Gruppe bilden.
709849/1190
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß für das Substrat (1) Silizium verwendet wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß für die erste Isolierschicht (2) und auch für die auf den Elektroden (5)der ersten Gruppe angebrachten Isolierschichten (7) Siliziumoxid verwendet wird.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß für die zweite Schicht (3) Siliziumnitrid verwendet wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die Elektroden (5) der ersten Gruppe durch Aufbringen einer durchgehenden Schicht aus dotiertem polykristallinen Silizium gebildet werdende dann in selektiver Weise zur Erzielung der Elektroden (5) angegriffen wird.
6. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die Elektroden der zweiten Gruppe durch Aufbringen einer durchgehenden Schicht aus dotiertem polykristallinen^Silizium auf den freigelegten Zonen der ersten Schicht (2) und den auf den Elektroden (5) der ersten Gruppe aufgebrachten Schichten (7) aus Siliziumoxid gebildet werden, wobei die Elektroden der zweiten Gruppe aus den Siliziumzonen bestehen, die zwischen den Elektroden (5) der ersten Gruppe aufgebracht sind.
7· Zweiphasige ladungsgekoppelte Halbleiterschaltungsvorrichtung, dadurch gekennzeichnet, daß sie unter Anwendung des Verfahrens nach einem der vorhergehenden Ansprüche hergegestellt ist.
7098A9/119
272b IbU
272b IbU
8. Schaltungsvorrichtung nach Anspruch 7f dadurch ■gekennzeichnet, daß sie ein lineares Ladungsübertragungsregister mit elektrischem oder mit optischem Eingang bildet.
9. Schaltungsvorrichtung nach Anspruch 7, dadurch gekennzeichnet, daß sie zur Bildung einer lichtempfindlichen Matrix verwendet wird.
709849/1190
DE2725154A 1976-06-04 1977-06-03 Verfahren zur Herstellung eines zweiphasigen ladungsgekoppelten Halbleiterbauelements Expired DE2725154C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR7617074A FR2353957A1 (fr) 1976-06-04 1976-06-04 Procede de fabrication d'un dispositif semi-conducteur a transfert de charge a deux phases, et dispositif obtenu par ce procede

Publications (3)

Publication Number Publication Date
DE2725154A1 true DE2725154A1 (de) 1977-12-08
DE2725154B2 DE2725154B2 (de) 1981-05-21
DE2725154C3 DE2725154C3 (de) 1982-01-28

Family

ID=9174042

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2725154A Expired DE2725154C3 (de) 1976-06-04 1977-06-03 Verfahren zur Herstellung eines zweiphasigen ladungsgekoppelten Halbleiterbauelements

Country Status (4)

Country Link
US (1) US4121333A (de)
DE (1) DE2725154C3 (de)
FR (1) FR2353957A1 (de)
GB (1) GB1548067A (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2472267B1 (fr) * 1979-12-20 1986-06-20 Mitel Corp Dispositif semiconducteur mos a double resistivite et methode de fabrication
DD231895A1 (de) * 1984-08-21 1986-01-08 Werk Fernsehelektronik Veb Ladungsgekoppeltes bauelement mit volumenkanal (bccd)
US4746622A (en) * 1986-10-07 1988-05-24 Eastman Kodak Company Process for preparing a charge coupled device with charge transfer direction biasing implants
US20110073982A1 (en) * 2007-05-25 2011-03-31 Armstrong J Joseph Inspection system using back side illuminated linear sensor

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3911560A (en) * 1974-02-25 1975-10-14 Fairchild Camera Instr Co Method for manufacturing a semiconductor device having self-aligned implanted barriers with narrow gaps between electrodes

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4047215A (en) * 1975-01-31 1977-09-06 Texas Instruments Incorporated Uniphase charge coupled devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3911560A (en) * 1974-02-25 1975-10-14 Fairchild Camera Instr Co Method for manufacturing a semiconductor device having self-aligned implanted barriers with narrow gaps between electrodes

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
The Bell System Technical Journal, April 1970, S. 587-593 *

Also Published As

Publication number Publication date
FR2353957A1 (fr) 1977-12-30
DE2725154B2 (de) 1981-05-21
US4121333A (en) 1978-10-24
DE2725154C3 (de) 1982-01-28
GB1548067A (en) 1979-07-04
FR2353957B1 (de) 1980-04-18

Similar Documents

Publication Publication Date Title
DE3106202C2 (de)
DE2352762C2 (de) Verfahren zur Herstellung einer monolithischen Halbleiterschaltungsanordnung mit komplementären Feldeffekt-Transistoren
DE2212049C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors
DE2153103A1 (de) Integrierte Schaltungsanordnung und Verfahren zur Herstellung derselben
DE2502235A1 (de) Ladungskopplungs-halbleiteranordnung
EP0272433B1 (de) Integrierte Halbleiterschaltung mit als Dünnschichtstege auf den die aktiven Transistorbereiche trennenden Feldoxidbereichen angeordneten Lastwiderstände und Verfahren zu ihrer Herstellung
DE2630571B2 (de) Ein-Transistor-Speicherzelle mit in V-MOS-Technik
DE2705503C3 (de) Halbleiterspeicheranordnung
DE2736878A1 (de) Photoelektrisches element in einer monolithischen bildaufnahmeeinrichtung
DE4110906A1 (de) Verfahren zum herstellen von zellen mit zumindest einem selbstausgerichteten kondensatorkontakt und zellstruktur mit zumindest einem selbstausgerichteten kondensatorkontakt
DE19501557A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE2454705A1 (de) Ladungskopplungsanordnung
EP0157926B1 (de) Verfahren zum Herstellen einer hochintegrierten MOS-Feld-effekttransistorschaltung
DE2645014C3 (de) Verfahren zur Herstellung einer integrierten MOS-Schaltungsstrukrur mit doppelten Schichten aus polykristallinem Silizium auf einem Silizium-Substrat
DE3543937C2 (de)
DE2646301C3 (de) Ladungsgekoppeltes Halbleiterbauelement
DE2723374A1 (de) Halbleiterstruktur mit mindestens einem fet und verfahren zu ihrer herstellung
DE3140268A1 (de) Halbleiteranordnung mit mindestens einem feldeffekttransistor und verfahren zu ihrer herstellung
DE4034995A1 (de) Hochintegriertes halbleiterspeicherbauelement und verfahren zu seiner herstellung
DE2541651A1 (de) Ladungsuebertragungsvorrichtung
EP0012863A2 (de) Verfahren zur Herstellung von Halbleiteranordnungen mit herabgesetzter parasitärer Kapazität
DE19501558B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE2500184C2 (de)
DE3432801C2 (de)
DE2450230A1 (de) Verfahren zur herstellung von feldeffekttransistoren

Legal Events

Date Code Title Description
OD Request for examination
C3 Grant after two publication steps (3rd publication)
8328 Change in the person/name/address of the agent
8339 Ceased/non-payment of the annual fee