DE2725154C3 - Verfahren zur Herstellung eines zweiphasigen ladungsgekoppelten Halbleiterbauelements - Google Patents

Verfahren zur Herstellung eines zweiphasigen ladungsgekoppelten Halbleiterbauelements

Info

Publication number
DE2725154C3
DE2725154C3 DE2725154A DE2725154A DE2725154C3 DE 2725154 C3 DE2725154 C3 DE 2725154C3 DE 2725154 A DE2725154 A DE 2725154A DE 2725154 A DE2725154 A DE 2725154A DE 2725154 C3 DE2725154 C3 DE 2725154C3
Authority
DE
Germany
Prior art keywords
group
electrodes
layer
insulating layer
sections
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2725154A
Other languages
English (en)
Other versions
DE2725154B2 (de
DE2725154A1 (de
Inventor
Michel Grenoble Bourrat
Daniel Grenoble Woehrn
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thomson CSF SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson CSF SA filed Critical Thomson CSF SA
Publication of DE2725154A1 publication Critical patent/DE2725154A1/de
Publication of DE2725154B2 publication Critical patent/DE2725154B2/de
Application granted granted Critical
Publication of DE2725154C3 publication Critical patent/DE2725154C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66946—Charge transfer devices
    • H01L29/66954—Charge transfer devices with an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823406—Combination of charge coupled devices, i.e. CCD, or BBD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1062—Channel region of field-effect devices of charge coupled devices

Description

Die Erfindung bezieht sich auf ein Verfahren zur Herstellung eines zweiphasigen ladungsgekoppelten Halbleiterbauelements, das eine erste und eine zweite Elektrodengruppe für die zwei Phasen enthält, deren Elektroden aufeinanderfolgend auf einem von einer Isolierschicht bedeckten Halbleitersubstrat angeordnet
s» sind und die ebenso viele MIS-Kapazitäten zur Ladungsspeicherung und zur Steuerung der Ladungsübertragung längs den aufeinanderfolgenden Elektroden bilden und bei dem in Übertragungsrichtung gesehen am Anfang dieser Kapazitäten Störstoffzonen in das Substrat implantiert sind, bei dem als erster Verfahrensschritt auf dem Halbleitersubstrat eine erste durchgehende dünne Isolierschicht gebildet wird, die mit einer zweiten Schicht überzogen wird, die von anderen Mitteln als denjenigen Mitteln angegriffen
■to werden kann, die die erste Schicht angreifen.
Ladungsgekoppelte Halbleiterbauelemente, die in der angelsächsischen Terminologie als »charge coupled devices« oder »CCD« bezeichnet werden, sind beispielsweise in dem Aufsatz von W. S. Boyle und G. E. Smith
^ mit dem Titel »Charge coupled semiconductor devices« in der Zeitschrift »The Bell System Technical Journal« vom April 1970, Seiten 587 bis 593 beschrieben. Unter zweiphasigen ladungsgekoppelten Halbleiterbauelementen werden Bauelemente verstanden, bei denen die
™ Elektroden, die die MIS-Kapazitäten (Metall-Isolator-Halbleiter-Kapazitäten) begrenzen und die Steuerung der Übertragung der Ladung längs des Bauelements ermöglichen, zu zwei Elektrodengruppen zusammengeschaltet sind. Bei diesen zweiphasigen Bauelementen müssen Asymmetrieeinrichtungen vorgesehen werden, damit die Übertragung der Ladung längs der Reihe aufeinanderfolgender Elektroden stets in der gleichen Richtung, der Übertragungsrichtung, erfolgt, die übereinkunftsgemäß und zur Erleichterung der Erläuterung in der nachfolgenden Beschreibung von links nach rechts angenommen wird.
Aus der US-PS 39 11 560 ist bereits ein Verfahren der eingangs geschilderten Art bekannt, bei dem auf dem Halbleitersubstrat aus Silizium eine Siliziumdioxid· schicht und hierauf eine Siliziumnitridschicht, also eine Schicht, die von anderen Mitteln wie die Siliziumoxidschicht angegriffen werden kann, gebildet wird. Im Anschluß daran werden Herstellunssschritte in der
Weise ausgeführt, daß die in Übertragungsrichtung gesehen am Anfang jeder Elektrode im Halbleitersubstrat implantierten Störstoffzonen mit den zugehörigen Elektroden selbstjustierend ausgerichtet sind. Zur Erzielung der Selbstausrichtung wird beim bekannten Verfahren zunächst die über einer Isolierschicht auf dem Halbleitersubstrat befindliche, später die Elektroden bildende leitende Schicht mit einer weiteren Isolierschicht überzogen. In dieser weiteren Isolierschicht werden cann Fenster gebildet, durch die Störstoffzonen in in das Halbleitersubstrat implantiert werden. In den Fenstern werden dann Oxidinseln erzeugt, und jede zweite Oxidinsel wird dann zusammen mit dem unmittelbar darunterliegenden Teil der leitenden Schicht wieder entfernt. Im Anschluß daran werden der i ■ Abschnitt der weiteren Isolierschicht und der darunterliegende Abschnitt der elektrisch leitenden Schicht zwischen dem rechten Ende und dem linken Ende der danebenliegenden Störstoffzone entfernt. Dabei ergibt sich die Selbstausrichtung des linken Endes der --'i Störstoffzone und des verbleibenden Abschnitts der darüber befindlichen leitenden Schicht, die schließlich als Elektrode einer ersten Elektrodengruppe dient. Über den verbleibenden Abschnitten der leitenden Schicht wird nun eine Isolierschicht erzeugt, auf der >■> dann eine zweite Elektrodengruppe in den Zwischenräumen der ersten Elektrodengruppe erzeugt wird. Das bekannte Herstellungsverfahren erfordert eine große Anzahl einzelner Verfahrensschritte; insbesondere wird die die Elektroden der ersten Gruppe bildende leiiende » Schicht zunächst als durchgehende Schicht unter einer als Maske dienenden Isolierschicht aufgebracht.
Der Erfindung liegt die Aufgabe zugrunde, ein Herstellungsverfahren der eingangs geschilderten Art so auszugestalten, daß ohne Beeinträchtigung der si Qualität des herzustellenden Halbleiterbauelements nur wenige einfache Verfahrensschritte angewendet werden müssen.
Diese Aufgabe wird gemäß der Erfindung dadurch gelöst,
(a) daß die zweite Schicht (3) in selektiver Weise so entfernt wird, daß sie eine Maske für die Implantation der der ersten Elektrodengruppe entsprechenden Störstoffzonen bildet,
(b) daß die Störstoffe dieser ersten Gruppe von Störstoffzonen (4) implantiert werden,
(c) daß die zweite Schicht (3) erneut so entfernt wird, daß Abschnitte (F) der ersten Isolierschicht (2) freigelegt werden, die in Ladungsübertragungsrichtung gesehen an das Ende der Störstoffzonen (4) der ersten Gruppe anschließen und sich soweit von diesem Ende weg erstrecken, daß jeweils zwischen zwei aufeinanderfolgenden Störstoffzonen (4) der ersten Gruppe Abschnitte der zweiten Schicht (3) übrigbleiben,
(d) daß die Elektroden (5) der ersten Gruppe so gebildet werden, daß sie in Ladungsübertragungsrichtung gesehen das Ende der von der zweiten Schicht (3) übriggebliebenen Abschnitte und einen &o Teil der Abschnitte der ersten Isolierschicht (2) überdecken, die im Verlauf des Verfahrensschritts (c) freigelegt worden sind,
(e) daß die Störstoffe der zweiten Gruppe der Störstoffzonen (6) implantiert werden, wobei die Elektroden (5) der ersten Gruppe und die von der zweiten Schicht (3) übriggebliebenen Abschnitte eine Maske bilden.
(f) daß die von der zweiten Schicht (3) übriggebliebenen Abschnitte mit den auf ihnen angeordneten Teilen der Elektroden (5) der ersten Gruppe vollständig entfernt werden, und
(ξ) daß wenigstens auf den Elektroden (5) der ersten Gruppe eine weitere dünne Isolierschicht (7) gebildet wird und daß zwischen den Elektroden (5) der ersten Gruppe die Elektroden (8) der zweiten Gruppe gebildet werden.
Mit dem erfindungsgemäßen Verfahren läßt sich ein zweiphasiges ladungsgekoppeltes Halbleiterbauelement herstellen, bei dem die Übertragungsasymmetrie durch Störstoffzonen erzielt wird, die in das Substrat implantiert, und in Übertragungsrichtung gesehen, am Anfang (auf der linken Seite) jeder Elektrode angeordnet sind; mit »Anfang« wird hier das Ende der MIS-Kapazität bezeichnet, bei dem die Ladungen bei einem Übertragungsvorgang ankommen, während mit »Ende« das Ende bezeichnet wird, an dem die Ladungen abgehen.
Beim erfindungsgemäßen Herstellungsverfahren bildet die selektiv entfernte zweite Schicht eine Maske, die an den Steilen Fenster enthält, an denen die Störstoffzonen in das Substrat implantiert werden sollen. Die in Übertragungsrichtung hintere Kante der verbleibenden Abschnitte der zweiten Schicht ist dabei immer noch exakt auf den Beginn der darunterliegenden Störstoffzone der ersten Gruppe ausgerichtet. Dadurch wird schließlich die Selbstausrichtung erreicht, wenn die Elektroden der ersten Gruppe so über den Störstoffzonen der ersten Gruppe abgeschieden werden, daß sie den jeweils verbleibenden Abschnitt der als Maskierungsschicht dienenden ersten Isolierschicht teilweise überdecken. Das spätere Entfernen der verbleibenden Abschnitte der zweiten Schicht und der darüberliegenden Teile der Elektroden der ersten Gruppe kann Jann so durchgeführt werden, daß der Beginn der jeweiligen Elektrode und der darunterliegenden Störstoffzone exakt aufeinander ausgerichtet sind. Im Vergleich zu dem eingangs geschilderten bekannten Verfahren erfordert das erfindungsgemäße Verfahren weniger Herstellungsschritte, so daß die Herstellungskosten des Halbleiterbauelements gesenkt werden können.
Vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen gekennzeichnet.
Ein Ausführungsbeispiel der Erfindung wird nun an Hand der Zeichnung erläutert. Es zeigt
F i g. 1 in Schnitten (a) bis (g) die Hauptverfahrensstufen zur Herstellung eines Halbleiterbauelements gemäß dem Ausführungsbeispiel des erfindungsgemäßen Verfahrens,
F i g. 2 eine vergrößerte Schnittansicht eines Teils des ladungsgekoppelten Halbleiterbauelements, das unter Anwendung dieser Ausführungsbeispiele hergestellt ist.
In Fig. 1 sind schematisch Schnittansichten eines unter Anwendung eines Ausführungsbeispiels des erfindungsgemäßen Verfahrens hergestellten Halbleiterbauelements dargestellt. Dabei sind lediglich die wesentlichen Schritte dieses Verfahrens angegeben; die Zwischenschritte, die selbst nicht eigentümlich sind und nicht notwendigerweise die einzig anwendbaren Schritte sind, werden nur kursorisch beschrieben.
Ein ladungsgekoppeltes Halbleiterbauelement wird herkömmlicherweise aus einem Halbleitersubstrat, beispielsweise aus P-Ieitendem Sili/ium, gebildet, auf dem eine Isolierschicht erzeugt wird, die beispielsweise aus Siliziumoxid besteht: auf dieser Isolierschicht
werden dann Elektroden in der Weise erzeugt, daß MIS- oder MOS-Kapaziläten entstehen, wenn die Isolierschicht ein Oxid ist, die Informationen speichern können.
Bei dem hier zu beschreibenden Verfahren wird auf dem Halbleitersubstrat 1 eine erste durchgehende dünne Isolierschicht 2 gebildet, die beispielsweise aus Siliziumoxid besteht; diese Isolierschicht 2 wird dann mit einer zweiten Schicht 3 überzogen, die nicht mit den gleichen Mitteln wie die Schicht 2 angegriffen werden kann. Wenn die Schicht 2 aus Siliziumoxid besteht, besteht die Schicht 3 beispielsweise aus Siliziumnitrid. Die Schicht 3 wird dann in selektiver Weise unter Anwendung herkömmlicher Maskierungs- und chemischer Einwirkungsverfahren so geätzt, daß Zonen der Oxidschicht 2 freigelegt werden, die in gleichen Abständen voneinander liegen und den zukünftigen die Asymmetrieeinrichtungen bildenden Störstoffzonen einer ersten Elektrodengruppe entsprechen (Verfahrensschritt a).
Dann werden die Störstoffzonen erzeugt, indem Störstoffe des gleichen Leitungstyps wie im Substrat (hier P-Störstoffe) in die freien Abschnitte der Schicht 3 implantiert werden (Verfahrensschritt b). Die Störsioffzonen 4 der ersten Gruppe weisen eine höhere Inversionsschwelle als das benachbarte Halbleitersubstrat auf und bilden somit Barrieren für die zu übertragenden Ladungsträger.
Beim Verfahrensschritt (c) wird eine neue chemische Einwirkung auf die Siliziumnitridschicht 3 in den durch die Pfeile F dargestellten Abschnitten durchgeführt; dabei werden Zonen der Oxidschicht 2 freigelegt, die zur Selbstjustierung der Elektroden der ersten Gruppe einerseits und der Störstoffzonen der zweiten Gruppe andrerseits dienen. Es sei bemerkt, daß die Anbringung der zur Ausführung dieser örtlichen Einwirkungen auf das Siliziumnitrid dienenden Masken nicht kritisch ist, da die sich über den Störstoffzonen 4 befindenden Abschnitte bereits freigelegt worden sind.
Beim Verfahrensschritt (d) werden die Elektroden 5 der ersten Gruppe erzeugt. Dabei ist nur ein einziger Verfahrensschritt dargestellt. Ein einfaches Mittel, diese Elektroden 5 in der Weise zu erhalten, daß sie das Ende der von der Schicht 3 verbleibenden Abschnitte und einen Teil der diesen folgenden freigelegten Abschnitte der Oxidschicht 2 überdecken, besteht darin, eine durchgehende Schicht aus einem Leitermaterial, beispielsweise aus geeignet dotiertem polykristallinen Silizium, aufzubringen und durch Maskierung eine selektive chemische Einwirkung auf diese durchgehende Schicht anzuwenden: der Lichtdruckvorgang an dem Silizium erfolgt in herkömmlicher Weise durch Oxydation der Oberfläche vor dem Aufbringen eines dem Lichtdruck dienenden Harzes. Die Oxidschicht, die nur die herkömmliche Aufgabe hat, den Lichtdruckvorgang des Siliziums zu ermöglichen, ist nicht dargestellt worden; auch die Masken aus lichtempfindlichem Harz sind bei den einzelnen Verfahrensschritten nicht dargestellt worden. Es sei hier bemerkt, daß die Genauigkeit der Anbringung der Masken nicht kritisch ist. Es genügt, wenn die Elektroden teilweise das Ende der von der Schicht 3 übrigbleibenden Abschnitte überdecken.
Beim Verfahrensschritt (e) wird die Implantation der Störstoffzonen der zweiten Gruppe durch Implantieren von Störstoffen wie beim Verfahrensschrilt (b) durchgeführt; hier wird die Maske von den von der Nitridschicht 3 verbleibenden Abschnitten und den Elektroden 5 gebildet. Auf diese Weise werden Störstoffzonen 6 erhalten, deren Anfang automatisch auf das Ende der Elektroden 5 der ersten Gruppe ausgerichtet ist.
Beim Verfahrensschritt (Γ) werden die gesamten von der Nitridschicht 3 übrigbleibenden Abschnitte durch chemische Einwirkung entfernt; durch Unterätzung werden die Nitridabschnitte entfernt, die sich unter den Elektroden 5 befinden. Die Teile der Elektroden 5, die sich auf diese Weise »in der Luft« befinden und dünn sind, eliminieren sich durch Abbrechen von selbst, und es ergibt sich eine automatische Justierung des Anfangs der Elektroden 5 und des Anfangs ihrer Störstoffzonen 4.
Beim Verfahrensschritt (g) wird eine dünne Isolierschicht 7 aufgebracht, indem beispielsweise die gesamte freie Fläche so oxidiert wird, daß die Elektroden 5 der ersten Gruppe von den späteren Elektroden der zweiten Gruppe isoliert werden, und es werden die Elektroden 8 der zweiten Gruppe aus dotiertem polykristallinen Silizium aufgebracht, die sich automatisch zwischen das Ende einer Elektrode 5 der ersten Gruppe und den Anfang der nächsten Elektrode 5 einfügen. Somit liegt eine Selbstjustierung des Anfangs der wirksamen Abschnitte der Elektroden 8 der zweiten Gruppe bezüglich ihrer Störstoffzonen 6 vor.
Die Elektroden der zwei Gruppen müssen nun nur noch in bekannter Weise paarweise verbunden werden, damit das angestrebte zweiphasige ladungsgekoppelte Halbleiterbauelement erhalten wird.
Die Elektroden 8 der zweiten Gruppe sind hier einzeln dargestellt. Es sei bemerkt, daß diese Elektroden auch in Form einer durchgehenden Leiterschicht hergestellt werden können, wie bei 22 in Fig. 2 dargestellt ist: die allein wirksamen Abschnitte dieser durchgehenden Schicht sind dabei die Abschnitte, die dem Substrat 1 am nächsten liegen, d. h. die Abschnitte zwischen den Elektroden 5 der ersten Gruppe. Die funktionell Anordnung von F i g. 1 (g) ist ohne weiteres erkennbar.
In Fig.2 ist in schematischer Weise in einem bezüglich der vorhergehenden Ansichten vergrößerten Maßstab ein Abschnitt eines nach dem beschriebenen Verfahren hergestellten ladungsgekoppelten Halbleiterbauelements dargestellt. Zur Vereinfachung der Darstellung sind die Oxidschicht 20 und das Substrat 1 nicht schraffiert worden. Dabei ist der Verlauf der Grenzlinie 21 der Raumladungszone unterhalb der Elektroden 5 dargestellt, von denen hier angenommen wird, daß sie Informationen speichern; der Pfeil zeigt die Übertragungsrichtung an.
Die Elektroden 8 der zweiten Gruppe sind hier durch eine durchgehende Schicht 22 ersetzt, wie oben angegeben wurde. Ein solches Halbleiterbauelement kann dazu verwendet werden, in bekannter Weise ein Register mit linearer Übertragung mit elektrischem oder optischem Eingang oder eine lichtempfindliche Matrix zu bilden. Diese Technologie eignet sich besonders gut zur Verwirklichung von Matrizen, die nach dem bekannten Prinzip von Teilbildspeichern organisiert sind.
Allgemein weisen die mit dem erfindungsgemäßen Verfahren erhaltenen ladungsgekoppelten Halbleiterbauelemente große Vorteile bezüglich ihres Aufbaus auf: Das einzige Isoliermaterial, das in der fertigen Struktur verbleibt besteht aus Oxid, was die Schwierigkeiten des Tempems der vom Nitrid maskierten Störstoffzonen beseitigt, wie das bei bestimmten bekannten Vorrichtungen der Fall ist: für die zwei
Phasen sind in Form der Störstoffzonen gleiche Asymmetrieeinrichtungen vorhanden; es wird eine große Kompaktheit ermöglicht; das Risiko von Kurzschlüssen zwischen Elektroden der einen Phase und der anderen Phasen ist gering.
Hierzu 2 Blatt Zeichnungen

Claims (6)

Patentansprüche:
1. Verfahren zur Herstellung eines zweiphasigen ladungsgekoppelten Halbleiterbauelements, das eine erste und eine zweite Elektrodengruppe für die zwei Phasen enthält, deren Elektroden aufeinanderfolgend auf einem von einer Isolierschicht bedeckten Halbleitersubstrat angeordnet sind und die ebenso viele MIS-Kapazitäten zur Ladungsspeicherung und zur Steuerung der Ladungsübertragung längs den aufeinanderfolgenden Elektroden bilden, und bei dem in Übertragungsrichtung gesehen am Anfang dieser Kapazitäten Störstoffzonen in das Substrat implantiert sind, bei dem als erster Verfahrensschritt auf dem Halbleitersubstrat eine erste durchgehende dünne Isolierschicht gebildet wird, die mit einer zweiten Schicht überzogen wird, die von anderen Mitteln als denjenigen Mitteln angegriffen werden kann, die die erste Schicht angreifen, dadurch gekennzeichnet,
(a) daß die zweite Schicht (3) in selektiver Weise so entfernt wird, daß sie eine Maske für die Implantation der der ersten Elektrodengruppe entsprechenden Störstoffzonen bildet,
(b) daß die Störstoffe dieser ersten Gruppe von Störstoffzonen (4) implantiert werden,
(c) daß die zweite Schicht (3) erneut so entfernt wird, daß Abschnitte (F) der ersten Isolierschicht (2) freigelegt werden, die in Ladungsübertragungsrichtung gesehen an das Ende der Störstoffzonen (4) der ersten Gruppe anschließen und sich soweit von diesem Ende weg erstrecken, daß jeweils zwischen zwei aufeinanderfolgenden Störstoffzonen (4) der ersten Gruppe Abschnitte der zweiten Schicht (3) übrigbleiben,
(d) daß die Elektroden (5) der ersten Gruppe so gebildet werden, daß sie in Ladungsübertragungsrichtung gesehen das Ende der von der zweiten Schicht (3) übriggebliebenen Abschnitte und einen Teil der Abschnitte der ersten Isolierschicht (2) überdecken, die im Verlauf des Verfahrensschritts ^freigelegt worden sind,
(e) daß die Störstoffe der zweiten Gruppe der Störstoffzonen (6) implantiert werden, wobei die Elektroden (5) der ersten Gruppe und die von der zweiten Schicht (3) übriggebliebenen Abschnitte eine Maske bilden,
(f) daß die von der zweiten Schicht (3) übriggebliebenen Abschnitte mit den auf ihnen angeordneten Teilen der Elektroden (5) der ersten Gruppe vollständig entfernt werden, und
(g) daß wenigstens auf den Elektroden (5) der ersten Gruppe eine weitere dünne Isolierschicht (7) gebildet wird und daß zwischen den Elektroden (5) der ersten Gruppe die Elektroden (8) der zweiisn Gruppe gebildet werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß für das Halbleitersubstrat (1) Silizium verwendet wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß für die erste Isolierschicht (2) und auch für die auf den Elektroden (5) der ersten Gruppe angebrachte Isolierschicht (7) Siliziumoxid verwendet wird.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß fur die zweite Schicht (3) Siliziumnitrid verwendet wird.
5. Verfahren nach Ansp-rich 4, dadurch gekennzeichnet, daß für die Elektroden (5) der ersten Gruppe durch Aufbringen einer durchgehenden Schicht aus dotiertem polykristallinen Silizium gebildet werden, die dann in selektiver Weise zur Erzielung der Elektroden (5) angegriffen wird
6. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die Elektroden der zweiten Gruppe durch Aufbringen einer durchgehenden Schicht aus dotiertem polykristallinen Silizium auf den freigelegten Abschnitten der ersten Isolierschicht (2) und der auf den Elektroden (5) der ersten Gruppe aufgebrachten Isolierschicht (7) aus Siliziumoxid gebildet werden, wobei die Elektroden (8) der zweiten Gruppe aus den Abschnitten der Schicht aus polykristallinem Silizium bestehen, die zwischen den Elektroden (5) der ersten Gruppe aufgebracht sind.
DE2725154A 1976-06-04 1977-06-03 Verfahren zur Herstellung eines zweiphasigen ladungsgekoppelten Halbleiterbauelements Expired DE2725154C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR7617074A FR2353957A1 (fr) 1976-06-04 1976-06-04 Procede de fabrication d'un dispositif semi-conducteur a transfert de charge a deux phases, et dispositif obtenu par ce procede

Publications (3)

Publication Number Publication Date
DE2725154A1 DE2725154A1 (de) 1977-12-08
DE2725154B2 DE2725154B2 (de) 1981-05-21
DE2725154C3 true DE2725154C3 (de) 1982-01-28

Family

ID=9174042

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2725154A Expired DE2725154C3 (de) 1976-06-04 1977-06-03 Verfahren zur Herstellung eines zweiphasigen ladungsgekoppelten Halbleiterbauelements

Country Status (4)

Country Link
US (1) US4121333A (de)
DE (1) DE2725154C3 (de)
FR (1) FR2353957A1 (de)
GB (1) GB1548067A (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2472267B1 (fr) * 1979-12-20 1986-06-20 Mitel Corp Dispositif semiconducteur mos a double resistivite et methode de fabrication
DD231895A1 (de) * 1984-08-21 1986-01-08 Werk Fernsehelektronik Veb Ladungsgekoppeltes bauelement mit volumenkanal (bccd)
US4746622A (en) * 1986-10-07 1988-05-24 Eastman Kodak Company Process for preparing a charge coupled device with charge transfer direction biasing implants
US20110073982A1 (en) * 2007-05-25 2011-03-31 Armstrong J Joseph Inspection system using back side illuminated linear sensor

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3911560A (en) * 1974-02-25 1975-10-14 Fairchild Camera Instr Co Method for manufacturing a semiconductor device having self-aligned implanted barriers with narrow gaps between electrodes
US4047215A (en) * 1975-01-31 1977-09-06 Texas Instruments Incorporated Uniphase charge coupled devices

Also Published As

Publication number Publication date
US4121333A (en) 1978-10-24
FR2353957B1 (de) 1980-04-18
DE2725154B2 (de) 1981-05-21
FR2353957A1 (fr) 1977-12-30
GB1548067A (en) 1979-07-04
DE2725154A1 (de) 1977-12-08

Similar Documents

Publication Publication Date Title
DE2212049C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors
DE602005002539T2 (de) Integrierte schaltung mit einer sehr kleinen lesediode
EP0272433B1 (de) Integrierte Halbleiterschaltung mit als Dünnschichtstege auf den die aktiven Transistorbereiche trennenden Feldoxidbereichen angeordneten Lastwiderstände und Verfahren zu ihrer Herstellung
DE3222805A1 (de) Verfahren zur herstellung einer mos-schaltung in integrierter schaltungstechnik auf einem siliziumsubstrat
DE2153103A1 (de) Integrierte Schaltungsanordnung und Verfahren zur Herstellung derselben
DE2630571B2 (de) Ein-Transistor-Speicherzelle mit in V-MOS-Technik
DE3601326A1 (de) Halbleiter, insbesondere hochspannungs-mos-feldeffekt-halbleiter
DE2312413B2 (de) Verfahren zur herstellung eines matrixschaltkreises
DE1639322A1 (de) Anordnung zur Spannungsversorgung integrierter Schaltungen
DE19501557A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE2454705A1 (de) Ladungskopplungsanordnung
DE2453279C3 (de) Halbleiteranordnung
DE2503864B2 (de) Halbleiterbauelement
DE3640434C2 (de)
EP0157926A1 (de) Verfahren zum Herstellen einer hochintegrierten MOS-Feld-effekttransistorschaltung
DE2646301C3 (de) Ladungsgekoppeltes Halbleiterbauelement
DE4005494A1 (de) Halbleiter-bauelement mit einer matrix-leiterfuehrung und halbleiter-vorrichtung, die das bauelement verwendet sowie eine lichtelektrische umwandlungsfunktion hat
DE2645014B2 (de) Verfahren zur Herstellung einer integrierten MOS-Schaltungsstruktur mit doppelten Schichten aus polykristallinem Silizium auf einem Silizium-Substrat
DE3140268A1 (de) Halbleiteranordnung mit mindestens einem feldeffekttransistor und verfahren zu ihrer herstellung
DE2725154C3 (de) Verfahren zur Herstellung eines zweiphasigen ladungsgekoppelten Halbleiterbauelements
DE3432801C2 (de)
DE4445565C2 (de) Säulen-Bipolartransistor und Verfahren zu seiner Herstellung
DE19525576B4 (de) Verfahren zur Herstellung eines Dünnfilmtransistors
DE2703618C2 (de) Verfahren zur Herstellung eines integrierten Halbleiterschaltkreises
DE3425072A1 (de) Speicherzelle mit einem halbleitersubstrat

Legal Events

Date Code Title Description
OD Request for examination
C3 Grant after two publication steps (3rd publication)
8328 Change in the person/name/address of the agent
8339 Ceased/non-payment of the annual fee