DE4110906A1 - Verfahren zum herstellen von zellen mit zumindest einem selbstausgerichteten kondensatorkontakt und zellstruktur mit zumindest einem selbstausgerichteten kondensatorkontakt - Google Patents

Verfahren zum herstellen von zellen mit zumindest einem selbstausgerichteten kondensatorkontakt und zellstruktur mit zumindest einem selbstausgerichteten kondensatorkontakt

Info

Publication number
DE4110906A1
DE4110906A1 DE4110906A DE4110906A DE4110906A1 DE 4110906 A1 DE4110906 A1 DE 4110906A1 DE 4110906 A DE4110906 A DE 4110906A DE 4110906 A DE4110906 A DE 4110906A DE 4110906 A1 DE4110906 A1 DE 4110906A1
Authority
DE
Germany
Prior art keywords
contact
oxide layer
self
capacitor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4110906A
Other languages
English (en)
Other versions
DE4110906C2 (de
Inventor
Kim Jeong-Gyoo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Goldstar Electron Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Goldstar Electron Co Ltd filed Critical Goldstar Electron Co Ltd
Publication of DE4110906A1 publication Critical patent/DE4110906A1/de
Application granted granted Critical
Publication of DE4110906C2 publication Critical patent/DE4110906C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Herstellen von Zellen mit zumindest einem selbstausge­ richteten Kondensatorkontakt gemäß Patentanspruch 1 und auf eine Zellstruktur mit zumindest einem selbstausgerich­ teten Kondensatorkontakt gemäß Patentanspruch 4. Insbeson­ dere bezieht sich die Erfindung auf ein Verfahren zum Herstellen von DRAM-Zellen (Dynamic Random Access Memory; dynamische Schreib- Lesespeicher) und auf eine Zellstruk­ tur von DRAM-Zellen.
Fig. 1 zeigt eine Schnittansicht herkömmlicher Schicht­ zellen, deren Verfahren zur Herstellung nachfolgend beschrieben wird. Zuerst wird eine (Feld-)Oxidschicht 102 (field oxide layer) selektiv auf ein p-Typ Siliziumsub­ strat 101 aufgewachsen. Dann werden ein Gatepolysilizium 103 und eine Oxidschicht 104 aufgeschichtet. Daraufhin wird eine Gateanordnung geformt und eine n-Region 105 wird auf das Siliziumsubstrat 101 aufgeformt. Dann werden Seitenwände 106 geformt und es wird eine n+ Region 107 ausgebildet, und zwar so, daß der Abschnitt, der an ein "Knoten"-Polysilizium 110 (node polysilicon) angeschlossen ist, und der an die Bitleitung angeschlossene Abschnitt 113 n+ Regionen werden. Danach wird ein HTO (Hoch- Temperatur-Oxid) 108 geformt und eine Polysiliziumschicht 109 wird auf das HTO 108 aufgeschichtet. Dann wird ein Erdkontakt gebohrt, mittels Anwendung eines photoli­ thographischen Verfahrens unter Verwendung einer Maske. Dann wird ein Polysilizium 110 (node polysilicon) geformt. Weiterhin wird eine Kondensator-Isolierschicht 111 auf das Polysilizium 110 aufgeformt und ein Platten-(Anoden-) Polysilizium 112 (plate polisilicon) aufgeschichtet, wodurch der Kondensatorabschnitt der DRAM-Zelle gebildet wird.
Nach Bildung des Kondensatorabschnittes wird ein Kontakt­ abschnitt 113 für den Anschluß der Bitleitungen geformt. Bei der bekannten, durch das vorstehend beschriebene Verfahren hergestellten Zelle gibt die n+ Region 107, die an das Polysilizium 110 des Kondensatorabschnittes angeschlossen ist, einen ungünstigen Einfluß auf den Leckstrom (bzw. Verluststrom, Stromübergang) in der DRAM- Zelle. Weiterhin besteht während des Photolithographiever­ fahrens zum Anschluß der n+ Region 107 an das Polysili­ zium 110 nach Aufschichtung der Polysiliziumschicht 109 das Risiko, daß das Polysilizium 110 und das Gatepolysili­ zium 103 auf Grund einer Fehlausrichtung miteinander in Kontakt kommen. Zur Verringerung dieses Risikos sollte die Lücke zwischen dem Gatepolysilizium 103 und dem Polysilizium 110 groß gemacht werden, was den Nachteil mit sich bringt, daß damit die Fläche der DRAM-Zelle vergrößert wird.
Aufgabe der Erfindung ist es ein Verfahren zum Herstellen von DRAM-Zellen und eine Zellstruktur von DRAM-Zellen zu schaffen, die die vorstehend beschriebenen Probleme möglichst weitgehend überwinden. Die Aufgabe wird im Bezug auf das Verfahren durch den Gegenstand des Anspru­ ches 1 und im Bezug auf die Zellstruktur durch den Gegenstand des Anspruches 4 gelöst.
Die Erfindung verbessert also das Verfahren zum Herstellen der DRAM-Zelle und die Struktur der Zelle insbesondere dadurch, daß die P-N-Übergänge des Kondensators durch ein Dotieren von Störstellen in geringer Konzentration gebildet werden, so daß eine große Kapazität zur Verfügung gestellt und der Leckstrom gehemmt wird.
Nachstehend wird die Erfindung anhand eines bevorzugten Ausführungsbeispieles im Zusammenhang mit der Zeichnung ausführlicher erläutert. In der Zeichnung zeigen:
Fig. 1 eine Schnittansicht einer bekannten Schichtzellen­ struktur; und
Fig. 2A-2N verschiedene Herstellstufen einer DRAM-Zelle zur Erläuterung des erfindungsgemäßen Verfahrens zum Herstellen der DRAM-Zellen mit einem selbstausgerichteten Kondensatorkontakt.
Zuerst werden, wie in Fig. 2A bzw. 2D gezeigt, eine dünne Oxidschicht 215 und eine Nitridschicht (Si3N4) 216 auf ein p Typ Siliziumsubstrat 201 geformt und der Abschnitt der Nitridschicht 216, auf den eine (Feld-)oxidschicht aufgeformt werden soll, wird weggeätzt. Wie in Fig. 2B gezeigt, wird eine (Feld-)oxidschicht 202 selektiv aufgewachsen und die Nitridschicht 216 wird, wie in Fig. 2C gezeigt entfernt. Dann werden, wie in Fig. 2D gezeigt, ein Polysiliziumgate 203 und eine Oxidschicht 204 aufge­ schichtet und es wird - wie in Fig. 2E gezeigt - eine Gateanordnung geformt. Dann werden, wie in Fig. 2F gezeigt, n-Ionenimplantationen ausgeführt, um n-Regionen 205a, 205b zu bilden. Außerdem werden, wie in Fig. 2G gezeigt, eine Oxidschicht 206 und eine Polysiliziumschicht 207 aufgeschichtet.
Daraufhin wird die Polysiliziumschicht 207, wie in Fig. 2H gezeigt, unter Verwendung eines Photolackes 217 ausgestal­ tet. Dann wird der Photolack 217 entfernt. Dann wird, wie in Fig. 2I gezeigt, die Oxidschicht 206 einem reaktiven Ionenätzen unterworfen, um zumindest eine Seitenwand 208 so zu formen, daß der Kontakt zwischen der "Knoten-" elektrode (node electrode) und der n-Region 205a selbstausgerichtet sein sollte. Unter dieser Bedingung muß dann, wenn die Dotierkonzentration der n-Region 205a erhöht werden soll, eine Ionenimplantation unter Verwen­ dung der Polysiliziumschicht 207 als Maske durchgeführt werden.
Danach wird, wie in Fig. 2J gezeigt, ein Polysilizium 209a auf den selbstausgerichteten Kontakt aufgeschichtet, und es wird, wie in Fig. 2K gezeigt, eine "Knoten-"elektrode 209 (node electrode) ausgestaltet bzw. gemustert, die eine der Elektroden des Kondensators ist, mit einer darauf aufgeformten Kondensator-Isolationsschicht 210. Dann wird, wie in Fig. 2L gezeigt, eine Platten-(bzw.An­ oden-)elektrode 211 (plate electrode), die eine andere der Elektroden des Kondensators ist, ausgestaltet bzw. gemustert, und die Oxidschicht (der Abschnitt von 206a) wird, wie in Fig. 2M gezeigt, einem reaktiven Ionenätzen unterworfen, um eine Seitenwand 208a zu formen, mit einer n+ Region 212 für den Kontakt der danach geformten Bitleitungen. Dann werden, wie in Fig. 2N gezeigt, eine isolierende Oxidschicht 213 und eine Abdeck-Oxidschicht 214 darauf aufgeschichtet.
Mit dem vorstehend beschriebenen Verfahren zum Herstellen der DRAM-Zelle mit einem selbstausgerichteten Kondensator­ kontakt wird der Leckstrom der DRAM-Zelle durch ein Erniedrigen der Dotierkonzentration der p-n-Übergänge des Kondensatorabschnittes reduziert und die Fläche des Kondensators wird dadurch vergrößert, daß die "Knoten"­ elektrode 209 des Kondensators selbstausgerichtet mit der n-Region 205 ausgestaltet wird. Weiterhin wird das Risiko eines Kontaktes zwischen dem Gatepolysilizium 203 und der Elektrode 209 eliminiert, das auf einer Versetzung dazwischen beruht. Das Verfahren wird vereinfacht, da keine Maske verwendet wird und da der p-n-Übergang des Kondensatorabschnittes und der p-n-Übergang des Bitlei­ tungskontaktes in der Form von n- bzw. n+ Regionen vorgesehen werden. Weiterhin werden die n+ und p+ Regionen der umgebenden Schaltkreise nach einem Formen des Kondensatorbereiches gebildet, wodurch flache Übergänge (shallow junctions) möglich werden.

Claims (4)

1. Verfahren zum Herstellen von Zellen mit zumindest einem selbstausgerichteten Kondensatorkontakt, das folgende Schritte umfaßt:
  • a) Aufbringen einer dünnen Oxidschicht (215) und einer (Feld-)oxidschicht (202) auf ein Substrat (201) und ein Aufschichten eines Polysilizium­ gates (203) und einer Oxidschicht (204), um ein Gatemuster zu bilden,
  • b) Bilden von n-Regionen (205a, 205b) und Auf­ schichten einer Oxidschicht (206) und einer Polysiliziumschicht (207),
  • c) Bilden von Kontaktabschnitten zwischen einem Kondensator und der n-Region (205a) durch Mustern der Polysiliziumschicht (207), und darauffolgendes Bilden einer Seitenwand (208) durch reaktives Ionenätzen der Oxidschicht (206), um den Kontakt zwischen der Knotenelek­ trode (209) des Kondensators und der n-Region (205a) selbstauszurichten,
  • d) Bilden einer "Knoten"-elektrode (209) (node electrode) und einer Kondensator-Isolations­ schicht (210) auf den selbstausgerichteten Kontakt und nachfolgendes Aufbringen einer Platten-(bzw. Anoden)elektrode (211) (plate electrode),
  • e) reaktives Ionenätzen der Oxidschicht (206), um eine Seitenwand (208a) zu formen, und darauf­ folgendes Bilden einer n+ Region für einen Bitleitungskontakt, und
  • f) ein aufeinanderfolgendes Bilden einer isolie­ renden Oxidschicht (213) sowie einer Abdeck- Oxidschicht (214), nach dem Bilden der n+ Region (212).
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Seitenwand (208a) separat so gebildet wird, daß der p-n Übergang des Kondensatorabschnittes und der p-n-Übergang des Bitleitungskontaktes n- bzw. n+ werden und daß n+ Ionenimplantationen ausgeführt werden.
3. Verfahren nach Anspruch 1 oder 2, bei dem gleichzei­ tig mit dem Bilden einer Seitenwand (208) ein n- Kontakt für ein Bilden eines Kondensators gebildet wird, wobei der Kontakt zwischen der Knotenelektrode (209) und der n-Region (205a) selbstausgerichtet werden.
4. Zellstruktur mit zumindest einem selbstausgerichte­ ten Kondensatorkontakt gekennzeichnet durch:
  • a) eine n-Region (205a), gebildet unter einer "Knoten"-elektrode (209) (node electrode), um die Dotierkonzentration eines p-n-Überganges eines Kondensatorabschnittes zu erniedrigen,
  • b) eine Seitenwand (208), gebildet durch ein reaktives Ionenätzen einer Oxidschicht (206), um den Kontakt zwischen der "Knoten"-elektrode (209) und der n-Region (205a) selbstauszu­ richten,
  • c) eine Seitenwand (208a), geformt durch ein reaktives Ionenätzen, nach einem Bilden einer Platten-(bzw. Anoden-)elektrode (211) (plate electrode), und
  • d) eine n+ Region, geformt auf dem p-n-Übergang eines Bitleitungskontaktes unter Verwendung der Seitenwand (208a).
DE4110906A 1990-04-04 1991-04-04 Verfahren zum Herstellen von DRAM-Zellen mit zumindest einem selbstausgerichteten Kondensatorkontakt und Zellstruktur mit zumindest einem selbstausgerichteten Kondensatorkontakt Expired - Fee Related DE4110906C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900004662A KR930000581B1 (ko) 1990-04-04 1990-04-04 자기 정렬된 캐패시터 콘택을 갖는 셀 제조방법 및 구조

Publications (2)

Publication Number Publication Date
DE4110906A1 true DE4110906A1 (de) 1991-10-17
DE4110906C2 DE4110906C2 (de) 1998-07-02

Family

ID=19297706

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4110906A Expired - Fee Related DE4110906C2 (de) 1990-04-04 1991-04-04 Verfahren zum Herstellen von DRAM-Zellen mit zumindest einem selbstausgerichteten Kondensatorkontakt und Zellstruktur mit zumindest einem selbstausgerichteten Kondensatorkontakt

Country Status (5)

Country Link
US (1) US5155056A (de)
JP (1) JP2568316B2 (de)
KR (1) KR930000581B1 (de)
DE (1) DE4110906C2 (de)
GB (1) GB2242782B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4239142A1 (de) * 1991-11-21 1993-06-09 Micron Technology, Inc., Boise, Id., Us

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1239707B (it) * 1990-03-15 1993-11-15 St Microelectrics Srl Processo per la realizzazione di una cella di memoria rom a bassa capacita' di drain
KR930009594B1 (ko) * 1991-01-30 1993-10-07 삼성전자 주식회사 고집적 반도체 메모리장치 및 그 제조방법
TW243541B (de) * 1991-08-31 1995-03-21 Samsung Electronics Co Ltd
US5244826A (en) * 1992-04-16 1993-09-14 Micron Technology, Inc. Method of forming an array of finned memory cell capacitors on a semiconductor substrate
EP0575688B1 (de) * 1992-06-26 1998-05-27 STMicroelectronics S.r.l. Programmierung von LDD-ROM-Zellen
US5374577A (en) * 1992-12-21 1994-12-20 Industrial Technology Research Institute Polysilicon undercut process for stack DRAM
US5605857A (en) * 1993-02-12 1997-02-25 Micron Technology, Inc. Method of forming a bit line over capacitor array of memory cells and an array of bit line over capacitor array of memory cells
US5563089A (en) * 1994-07-20 1996-10-08 Micron Technology, Inc. Method of forming a bit line over capacitor array of memory cells and an array of bit line over capacitor array of memory cells
US5395784A (en) * 1993-04-14 1995-03-07 Industrial Technology Research Institute Method of manufacturing low leakage and long retention time DRAM
US5369048A (en) * 1993-08-26 1994-11-29 United Microelectronics Corporation Stack capacitor DRAM cell with buried bit-line and method of manufacture
US5429976A (en) * 1993-12-01 1995-07-04 United Microelectronics Corporation Self-aligned method for forming polysilicon word lines on top of gate electrodes to increase capacitance of a stacked capacitor in a DRAM cell
US5501998A (en) * 1994-04-26 1996-03-26 Industrial Technology Research Institution Method for fabricating dynamic random access memory cells having vertical sidewall stacked storage capacitors
US5378654A (en) * 1994-05-24 1995-01-03 United Microelectronics Corporation Self-aligned contact process
KR100186503B1 (ko) * 1996-06-10 1999-04-15 문정환 반도체 소자의 제조 방법
US5668035A (en) * 1996-06-10 1997-09-16 Taiwan Semiconductor Manufacturing Company Ltd. Method for fabricating a dual-gate dielectric module for memory with embedded logic technology
US6429473B1 (en) 1996-07-30 2002-08-06 International Business Machines Corporation DRAM cell with stacked capacitor self-aligned to bitline
US5766992A (en) * 1997-04-11 1998-06-16 Taiwan Semiconductor Manufacturing Company Ltd. Process for integrating a MOSFET device, using silicon nitride spacers and a self-aligned contact structure, with a capacitor structure
JPH10335656A (ja) * 1997-06-03 1998-12-18 Toshiba Corp 半導体装置の製造方法
US5895264A (en) * 1997-07-30 1999-04-20 Chartered Semiconductor Manufacturing Ltd. Method for forming stacked polysilicon
US6074915A (en) * 1998-08-17 2000-06-13 Taiwan Semiconductor Manufacturing Company Method of making embedded flash memory with salicide and sac structure
JP3296324B2 (ja) 1999-04-07 2002-06-24 日本電気株式会社 半導体メモリ装置の製造方法
US6511879B1 (en) * 2000-06-16 2003-01-28 Micron Technology, Inc. Interconnect line selectively isolated from an underlying contact plug
US20050026412A1 (en) * 2000-06-16 2005-02-03 Drynan John M. Interconnect line selectively isolated from an underlying contact plug
US6713378B2 (en) * 2000-06-16 2004-03-30 Micron Technology, Inc. Interconnect line selectively isolated from an underlying contact plug

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5376A (en) * 1976-06-23 1978-01-05 Mitsubishi Electric Corp Manufacture of semiconductor device
DE3837762A1 (de) * 1987-11-09 1989-05-24 Mitsubishi Electric Corp Halbleitereinrichtung mit einem isolationsoxidfilm und herstellungsverfahren
DE3841927A1 (de) * 1987-12-14 1989-06-22 Mitsubishi Electric Corp Verfahren zur herstellung einer halbleitervorrichtung mit einem elektrischen kontakt
DE3916228A1 (de) * 1988-05-18 1989-11-30 Toshiba Kawasaki Kk Halbleiterspeichervorrichtung mit stapelkondensatorzellenstruktur und verfahren zu ihrer herstellung

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61183952A (ja) * 1985-02-09 1986-08-16 Fujitsu Ltd 半導体記憶装置及びその製造方法
US4855801A (en) * 1986-08-22 1989-08-08 Siemens Aktiengesellschaft Transistor varactor for dynamics semiconductor storage means
JPS63190377A (ja) * 1987-02-02 1988-08-05 Matsushita Electronics Corp 半導体記憶装置
JPH0666437B2 (ja) * 1987-11-17 1994-08-24 富士通株式会社 半導体記憶装置及びその製造方法
JPH0284765A (ja) * 1988-01-06 1990-03-26 Oki Electric Ind Co Ltd 半導体メモリ装置およびその製造方法
KR910010167B1 (ko) * 1988-06-07 1991-12-17 삼성전자 주식회사 스택 캐패시터 dram셀 및 그의 제조방법
JPH025469A (ja) * 1988-06-23 1990-01-10 Fujitsu Ltd 半導体記憶装置およびその製造方法
JPH026163A (ja) * 1988-06-24 1990-01-10 Canon Inc 印刷装置
JP2680376B2 (ja) * 1988-09-30 1997-11-19 株式会社東芝 半導体記憶装置およびその製造方法
KR920010204B1 (ko) * 1989-12-02 1992-11-21 삼성전자 주식회사 초고집적 디램셀 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5376A (en) * 1976-06-23 1978-01-05 Mitsubishi Electric Corp Manufacture of semiconductor device
DE3837762A1 (de) * 1987-11-09 1989-05-24 Mitsubishi Electric Corp Halbleitereinrichtung mit einem isolationsoxidfilm und herstellungsverfahren
DE3841927A1 (de) * 1987-12-14 1989-06-22 Mitsubishi Electric Corp Verfahren zur herstellung einer halbleitervorrichtung mit einem elektrischen kontakt
DE3916228A1 (de) * 1988-05-18 1989-11-30 Toshiba Kawasaki Kk Halbleiterspeichervorrichtung mit stapelkondensatorzellenstruktur und verfahren zu ihrer herstellung

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4239142A1 (de) * 1991-11-21 1993-06-09 Micron Technology, Inc., Boise, Id., Us

Also Published As

Publication number Publication date
GB2242782B (en) 1994-02-16
DE4110906C2 (de) 1998-07-02
GB9107068D0 (en) 1991-05-22
US5155056A (en) 1992-10-13
KR930000581B1 (ko) 1993-01-25
GB2242782A (en) 1991-10-09
JPH06177345A (ja) 1994-06-24
KR910019226A (ko) 1991-11-30
JP2568316B2 (ja) 1997-01-08

Similar Documents

Publication Publication Date Title
DE4110906A1 (de) Verfahren zum herstellen von zellen mit zumindest einem selbstausgerichteten kondensatorkontakt und zellstruktur mit zumindest einem selbstausgerichteten kondensatorkontakt
DE2212049C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors
DE4220497B4 (de) Halbleiterspeicherbauelement und Verfahren zu dessen Herstellung
DE69307274T2 (de) Halbleitervorrichtung und Wafer-Struktur mit einer planaren Verbindungsstruktur, vergraben durch Wafer-Bonding
DE69014486T2 (de) Halbleiterspeicheranordnung mit Stapelkondensator und Verfahren zu ihrer Herstellung.
DE10235986B4 (de) Nichtflüchtige Speichervorrichtung mit einer schwebenden Trap-Speicherzelle und Verfahren zur Herstellung derselben
DE4028488C2 (de) Verfahren zur Herstellung einer Halbleiterspeichervorrichtung
DE4201506C2 (de) Verfahren zur Herstellung von DRAM-Speicherzellen mit Stapelkondensatoren mit Flossenstruktur
DE4447266C2 (de) Verfahren zum Herstellen einer DRAM-Zelle
DE3844388A1 (de) Dynamische direktzugriffspeichereinrichtung
DE3525418A1 (de) Halbleiterspeichereinrichtung und verfahren zu ihrer herstellung
DE4007582C2 (de) Verfahren zum Herstellen von mindestens zwei Kontakten in einem Halbleiterbauelement
DE19509846A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE2729973C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2454705A1 (de) Ladungskopplungsanordnung
DE2523221A1 (de) Aufbau einer planaren integrierten schaltung und verfahren zu deren herstellung
DE3543937C2 (de)
DE2645014B2 (de) Verfahren zur Herstellung einer integrierten MOS-Schaltungsstruktur mit doppelten Schichten aus polykristallinem Silizium auf einem Silizium-Substrat
DE4407532C2 (de) DRAM-Speicherzelle und Verfahren zur Herstellung derselben
DE4441153C2 (de) Verfahren zur Herstellung eines Kondensators einer Halbleiterspeichervorrichtung
DE2703618C2 (de) Verfahren zur Herstellung eines integrierten Halbleiterschaltkreises
DE102005001904A1 (de) Halbleiterspeicher, Halbleiterbauteil und Verfahren zu deren Herstellung
DE4230512A1 (de) Verfahren zur herstellung von halbleiterspeicherelementen
DE4320060B4 (de) Verfahren zur Herstellung eines Halbleiterspeicherzellenkondensators
DE3411960C2 (de)

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee