DE2723714A1 - Digital-ueberwachungseinrichtung - Google Patents

Digital-ueberwachungseinrichtung

Info

Publication number
DE2723714A1
DE2723714A1 DE19772723714 DE2723714A DE2723714A1 DE 2723714 A1 DE2723714 A1 DE 2723714A1 DE 19772723714 DE19772723714 DE 19772723714 DE 2723714 A DE2723714 A DE 2723714A DE 2723714 A1 DE2723714 A1 DE 2723714A1
Authority
DE
Germany
Prior art keywords
digital
memory
monitoring device
counter
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19772723714
Other languages
English (en)
Inventor
Thomas A Keller
Raymond A Lloyd
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CBS Corp
Original Assignee
Westinghouse Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Westinghouse Electric Corp filed Critical Westinghouse Electric Corp
Publication of DE2723714A1 publication Critical patent/DE2723714A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0763—Error or fault detection not based on redundancy by bit configuration check, e.g. of formats or tags

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Debugging And Monitoring (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)
  • Holo Graphy (AREA)
  • Lubrication Of Internal Combustion Engines (AREA)
  • Monitoring And Testing Of Exchanges (AREA)

Description

Dr.-iny. Ern.t
Patentanwalt
4 Düsseldorf 1 ■ Schadowplatz 9
Düsseldorf, 25. Mai 1977
Westinghouse Electric Corporation
Pittsburgh, Pa., V. St. A.
Digital-Überwachungseinrichtung
Die Erfindung betrifft Digital-Überwachungseinrichtungen, die den Betrieb von synchron arbeitenden digitalen Systemen dahingehend überwachen, ob Fehlfunktionen auftreten. Die Überwachung erfolgt in der Weise, daß eine bestimmte Anzahl von digitalen Bitmustern, die von dem zu überwachenden System erzeugt werden, mit einer Folge von gespeicherten Digitalzahlen verglichen wird, um festzustellen, daß die richtigen Muster erzeugt und auch in der richtigen Reihenfolge erzeugt wurden.
Bekannte überwachungseinrichtungen für synchron arbeitende dititale Systeme verwendeten üblicherweise einen Speicher irgendeiner Art, um die von dem zu überwachenden System erzeugten Bitmuster zu speichern. Die Überwachungseinrichtung, im folgenden auch Monitor genannt, wurde mit dem zu überwachenden System derart synchronisiert, daß die in dem Speicher gespeicherten digitalen Bitmuster nacheinander gelesen und mit den von dem überwachten System erzeugten Bitmustern verglichen wurden. Diese Bitmuster waren dann und nur dann identisch, wenn das überwachte System einwandfrei arbeitete. Ein Nachteil der bekannten Systeme lag darin, daß jede Speicherstelle die Speicherung einer Bitzahl erforderte, die gleich der Anzahl
709849/1075
Telefon (0211) 32 08 58 Telegramme Custopat
"5" 27237U
der Bits in dem zu überwachenden Muster war, obwohl die Anzahl der zu überwachenden Muster verhältnismäßig klein ist. Dies führte zu verhältnismäßig komplizierten Schaltungen.
Aufgabe der Erfindung ist es, diesen Nachteil zu überwinden und eine Digital-Überwachungseinrichtung zu schaffen, die einen einfacheren Aufbau aufweist.
Erfindungsgemäß wird die Aufgabe durch die Merkmale des Hauptanspruchs gelöst, also durch eine digitale Überwachungseinrichtung, die den Betrieb eines synchron arbeitenden Digitalsystems auf Fehlfunktionen hin überwacht und Speichereinrichtungen umfaßt, in denen an vorbestimmten Speicherstellen eine vorbestimmte Anzahl von Digitalworten gespeichert sind. Die Digitalworte umfassen eine Folge von Ziffern, wobei jede Speicherstelle durch ein Digitalwort identifiziert wird, dessen Bitmuster dem von dem Digitalsystem erzeugten Bitmuster entspricht, wenn das überwachte System normal arbeitet. Des weiteren sind Leseeinrichtungen vorgesehen, um die Digitalworte aus den Speichereinrichtungen aufeinanderfolgend zu lesen, wobei als Adressen eine Serie von digitalen Bitmustern verwendet werden, die von dem überwachten System erzeugt werden. Des weiteren sind Zähleinrichtungen vorgesehen, die auch Einrichtungen zum Erhöhen der Zähleinrichtungen um jeweils eine Einheit umfassen, sobald ein Digitalwort von den Speichereinrichtungen gelesen wird. Weiterhin sind erste Vergleichseinrichtungen vorgesehen, um den Datenausgang der Speichereinrichtungen mit der in den Zähleinrichtungen gespeicherten Zahl zu vergleichen und ein erstes Fehlersignal abzugeben, wenn der Datenausgang der Speichereinrichtung und die in den Zähleinrichtungen gespeicherte Zahl nicht identisch sind.
Ein erster Schritt zur Verwendung des offenbarten Monitors liegt darin, die von dem überwachten System während seines Normalbetriebs erzeugten Bitmuster zu ermitteln und festzustellen, in welcher Reihenfolge diese Bitmuster auftreten. Jedes Bitmuster wird durch eine Zahl identifiziert, um eine
709849/1075
"6" 27237H
Aufeinanderfolge von Zahlen zu erhalten, die von 1 bis m reicht. Die Zahlen 1 bis m werden dann in einem Speicher gespeichert, wobei die von dem überwachten System während seines normalen Betriebs erzeugten aufeinanderfolgenden Bitmuster als Adressen verwendet werden. Das Verfahren der Bestimmung der Aufeinanderfolge der Zahlen 1 bis m und die Speicherung dieser Zahlen in dem Speicher werden als der Initialisierungszyklus bezeichnet.
Während das überwachte System zyklusartig während seines normaler· Betriebszyklus fortschreitet, werden die von dem System erzeugten Bitmuster dem Speicher als Adressen zugeleitet, wodurch bewirkt wird, daß die entsprechenden Speicherstellen gelesen werden. Jede aus dem Speicher ausgelesene digitale Zahl wird überprüft, um festzustellen, ob sie irgendwelche eine logische "1" darstellende Bits enthält. Jedesmal dann, wenn eine Speicherstelle, die zumindest ein eine logische "1" darstellendes Bit enthält, gelesen wird, wird ein Zähler um eine Zählung erhöht. Dies bewirkt, daß der Zähler fortschreitend von 1 bis m zählt, wobei diese Zahlen aufeinanderfolgend aus dem Speicher ausgelesen werden.
Jedesmal dann, wenn der Zähler erhöht wird, wird der Ausgang eines Zählers mit dem gerade aus dem Speicher ausgelesenen Wert verglichen. Wenn die ausgelesenen Werte identisch sind, weiß man, daß das zugehörige Bitmuster korrekt ist. Wenn die Werte verschieden sind, wird ein Fehlersignal erzeugt, das anzeigt, daß das überwachte System fehlerhaft gearbeitet hat. Zusätzlich wird am Ende des Synchronzyklus des überwachten Systems der Inhalt des Zählers mit einer Digitalzahl verglichen, um festzustellen, ob die richtige Anzahl von korrekten Vergleichen durchgeführt worden ist. Dies liefert eine doppelte überprüfung, wobei jedes von dem überwachten System erzeugte Bitmuster dahingehend überprüft wird, ob dieses Muster korrekt ist, und außerdem dahingehend, ob die korrekte Anzahl von Bitmustern erzeugt wurde. Dies liefert eine sehr zuverlässige Überprüfung der richtigen Arbeitsweise des zugehörigen synchronen Systems. Jeder dieser Vergleiche kann durch ein externes Signal unter-
709849/1075
27237U
drückt werden. Außerdem sind Schalteinrichtungen vorgesehen, um eine bestimmte Anzahl von Analogsignalen zu überwachen.
Der Monitor umfaßt auch Schalteinrichtungen, die es ermöglichen, die von dem Monitor erzeugten Fehlersignale durch einen Digitalcomputer zu untersuchen. Dieses Merkmal ermöglicht, daß der verwendete Monitor die einzelnen synchronen Digitalsysteme überprüft, während ein Digitalcomputer mehrere Monitore befragt, um festzustellen, wie der Betriebszustand der zugehörigen Systeme ist. Dadurch wird in bequemer Weise der Betriebszustand einer großen Anzahl von Digitalsystemen an einer zentralen Stelle überwacht.
Wenn in der Anmeldung gesagt wird, daß einige von dem System erzeugte Bitmuster nicht überwacht zu werden brauchen, können diese Muster aus der Uberwachungsfolge weggelassen werden, indem ein Bitmuster gespeichert wird, das aus an einer diesem Muster entsprechenden Speicherplatz bestehenden Nullen besteht und daß dieses Muster aus der Zahlenfolge 1 bis m weggelassen wird.
Die Erfindung wird nachfolgend anhand eines Ausführungsbeispiels näher erläutert, das in den Zeichnungen dargestellt ist.
Es zeigt:
Fig. 1 ein Flußdiagramm zur Erläuterung des Initialisierungszyklus des Monitors;
Fig. 2 ein Flußdiagramm zur Erläuterung des Testzyklus des Monitors;
Fig. 3 ein Funktionsblockdiagramm des Monitors.
In Fig. 1 ist ein Flußdiagramm zur Erläuterung des Initialisierungszyklus des Monitors dargestellt. Bei der Initialisierung des Monitors ist es notwendig, die von dem zu überwachenden
709849/1075
-8- 27237U
System erzeugte Anzahl von Bitmustern und die Aufeinanderfolge, in der die Bitmuster erzeugt werden, festzulegen und das zu überwachende Muster auszuwählen. Es ist im allgemeinen nicht notwendig, jedes von dem durch das synchrone System erzeugte Bitmuster zu überwachen, um den Betriebszustand des Systems vorherzusagen, weil ein bei einem Muster auftretender Fehler mit Wahrscheinlichkeit sich in einem späteren Muster widerspiegelt.
Die zu überwachenden Bitmuster werden in der Aufeinanderfolge, in der sie erzeugt werden, als Adressen verwendet, um die digitalen Zahlen 1 bis m in einem Speicher zu speichern, wobei m eine Zahl ist, die gleich der zu überwachenden Zahl der Bitmuster ist. Digigtalzahlen, die ausschließlich aus Null-Bits bestehen, werden an allen anderen Speicherstellen gespeichert. Bitmuster können der Liste von zu überwachenden Mustern hinzugefügt oder von dieser weggelassen werden, indem der Speicher neu programmiert wird. Die oben beschriebenen Verfahrensschritte für die Initialisierung des digitalen Teils des Monitors werden durch die in der Fig. 1 dargestellten Bezugszahlen 9-13 erläutert.
Die Initialisierung der Analogteile des Monitors besteht darin, die Anzahl der zu überwachenden Analogsignale festzulegen und die Schwellwertpegel des Analogvergleichers einzustellen. Dieser Verfahrensschritt ist mit der Bezugszahl 14 versehen.
Nachdem der Monitor initialisiert ist, wird er auf den in Fig. dargestellten Testzyklus umgeschaltet. Das mit dem Monitor verbundene synchrone Digitalsystem wird dadurch getestet, daß die gespeicherten Datenworte aus dem Speicher aufeinanderfolgend ausgelesen werden, wobei die von dem synchronen System erzeugten Bitmuster als Adressen benutzt werden. Nach jedem Lesezyklus wird das aus dem Speicher ausgelesene Digitalwort überprüft, um festzustellen, ob das Wort zumindest ein eine logische "1" darstellendes Bit enthält. Wenn das Wort zumindest ein logisches Einer-Bit enthält, wird der Zähler um eine Zählung erhöht.
709849/1075
-9- 27237U
Diese Verfahrensschritte sind funktionsweise bei den Bezugszahlen 15 und 16 erläutert. Der Ausgang des Zählers wird mit dem aus dem Speicher ausgelesenen Digitalwort verglichen. Wenn das überwachte System korrekt arbeitet, wird der Zähler aufeinanderfolgend zyklisch die Zahlen 1 bis m durchlaufen, während diese Zahlen 1 bis m aus dem Speicher aufeinanderfolgend ausgelesen werden. Daher wird stets eine 1:1-Beziehung zwischen dem Ausgang des Zählers und dem Ausgang des Speichers vorhanden sein. Diese Beziehung zeigt, daß das als Adressen verwendete Bitmuster richtig ist. Wenn andererseits der Zählerinhalt und der Ausgang des Speichers nicht identisch gleich sind, ist zumindest ein als Adresse verwendetes Bitmuster falsch, wodurch angezeigt wird, daß in dem System ein Fehler vorgekommen ist. Die Feststellung einer Fehlfunktion bewirkt, daß ein Fehler-Flipflop gesetzt wird. Das Ausgangssignal des Fehler-Flipflop wird mit einem "Signal zur Unterdrückung des Sequenztestes" kombiniert, um ein "Sequenz-Fehlersignal" zu erzeugen. Die Verfahrensschritte zur aufeinanderfolgenden Durchführung der oben erläuterten Schritte sind in Fig. 1 bezüglich der Bezugszahlen 15-19 erläutert.
Der Ausgang des Zählers wird auch ununterbrochen mit einer externen Zahl (Digitalsignal) verglichen, die die Anzahl der Worte festlegt, die zumindest ein logisches Einer-Bit enthalten, das während eines jeden Zyklus des überwachten Systems aus dem Speicher auszulesen ist. Das Ergebnis dieses Vergleichs wird mit einem "Signal zur Unterdrückung des Muster-Anzahl-Testes" kombiniert, um ein "Muster-Anzahl-Fehlersignal" zu erzeugen, das die Einstellung des Systemfehler-Flipflops ermöglicht, wenn ein Fehler festgestellt wird. Diese Verfahrensschritte sind funktionell mit den Bezugszahlen 20 - 22 bezeichnet.
Gleichzeitig mit dem oben beschriebenen Digitaltest wird eine ausgewählte Zahl von AnalogSignalen mit für diese Signale gewünschten Werten verglichen und ein "Analog-Fehlersignal" erzeugt, wenn eines dieser Analogsignale nicht innerhalb vorge-
709849/1075
-ίο- 27237H
schriebener Grenzen liegt. Der Funktionsverfahrensschritt zur Durchführung des Analogvergleichs ist bei der Bezugszahl 23 erläutert.
Wenn einer der oben angegebenen Teste eine Fehlfunktion am Ende des Zyklus des überwachten Systems anzeigt, wird ein System-Fehler-Funktions-Flipflop gesetzt. Dieser Schritt ist bei Bezugszahl 22 der Fig. 1 erläutert.
Ein Funktionsblockdiagramm für das System zur Durchführung des in den Fig. 1 und 2 beschriebenen Verfahrens ist in Fig. 3 wiedergegeben. Das System umfaßt einen Speicher 30, der von einem nicht dargestellten externen Programmiersystem in dem Speicher zu speichernde Adressen und Daten aufnimmt. Die an den Adresseneingängen angekoppelten Signale sind eine Serie von Digital-Bitmustern, die identisch zu den von dem zu überwachenden System (nicht dargestellt) erzeugten Bitmustern sind, wenn dieses System richtig arbeitet. Die gespeicherten Daten, die diese Adressen verwenden, stellen eine sequentielle Folge von Digitalzahlen dar, die von 1 bis m reichen, wobei m die der Anzahl der zu überwachenden Bitmuster entsprechende Digitalzahl ist. Die Speicherung der Zahlen 1 bis m im Speicher 30 gemäß der oben beschriebenen Weise und die Speicherung von Nullen an den übrigen verbleibenden Speicherstellen beendet die Initialisierung des Digitalteils des Monitors. Eine genaue Beschreibung des Gerätes zur Programmierung des Speichers wird nicht gegeben, weil ein solches Gerät dem Fachmann bekannt ist.
Während des Testzyklus werden die von dem zu überwachenden System erzeugten aufeinanderfolgenden Bitmuster dem Speicher zugeführt und als Adressen verwendet, um aus dem Speicher Daten auszulesen. Unmittelbar nach der Erzeugung eines jeden Bitmusters wird ein Lesebeginnsignal dem Speicher 30 zugeführt. Dies bewirkt ein Lesen und ein Weiterführen von Daten an einen digitalen Vergleichsschaltkreis 31, die an der Speicherstelle gespeichert sind, die der Adresse entspricht, die von dem dem
709849/1075
-11- 27237H
Adresseneingang zugeführten Bitmuster festgelegt wird. Der Speicher 30 ist vorher derart programmiert worden, daß die von dem zu überwachenden System normalerweise oder voraussichtlich erzeugten Bitmuster, die vom Speicher 30 als Adressen benutzt werden, bewirken, daß aus dem Speicher aufeinanderfolgend die Zahlen 1 bis m ausgelesen werden. Der Datenausgang des Festwertspeichers 30 wird nicht nur dem Eingang des Digitalvergleichers 31 zugeführt, sondern auch einem Verknüpfungsglied 32. Dieses Verknüpfungsglied erzeugt an seinem Ausgang jedesmal dann ein Signal, wenn das seinem Eingang zugeführte Digitalsignal zumindest ein logisches Einer-Bit enthält. Jedes der gespeicherten Worte (die Werte von 1 bis m aufweisen) enthält zumindest ein Bit, das eine logische "1" darstellt. Dies veranlaßt den Zähler 33, jeweils um eine Zählung sich zu erhöhen, wenn eine der Zahlen 1 bis m aus dem Speicher ausgelesen wird. Der Ausgang dieses Verknüpfungsgliedes wird ebenfalls dem digitalen Vergleicher 31 zugeführt, um den Vergleich zu unterdrücken mit der Ausnahme während der Zeit, wenn der Ausgang dieses Verknüpfungsgliedes eine logische "1" ist. Dies verhindert die Erzeugung von unrichtigen Vergleichssignalen während des Übergangs von Eingangssignalen zum Vergleicher 31. Der andere Eingang für den Digitalvergleicher 31 ist der Ausgang des Zählers 33. Der Zähler 33 wird ebenfalls am Ende des Zyklussignals von dem zu überwachenden System zurückgestellt, wodurch der Zähler veranlaßt wird, aufeinanderfolgend zyklisch von 1 bis m forzuschreiten, solange wie aus dem Speicher 30 die richtigen Daten ausgelesen werden. Da die aus dem Speicher 30 ausgelesenen Daten nur dann aufeinanderfolgend die Werte 1 bis m durchlaufen, wenn die Adresseneingänge in richtiger Aufeinanderfolge vorliegen, zeigt irgendeine Differenz zwischen den aus dem Speicher 30 ausgelesenen Daten und dem Ausgang des Zählers 33 eine Systemfehlfunktion.
Das Ausgangssignal des Vergleichers 31 wird über ein Verknüpfungsglied 55 einem Fehler-Flipflop 54 zugeführt. Wenn das Ausgangssignal des Vergleichers 31 anzeigt, daß der Ausgang des Speichers 30 nicht gleich dem Ausgang des Zählers 33 ist,
709849/1075
- 12 - 27237U
wird der Flipflop so eingestellt, daß er anzeigt, daß eine Fehlfunktion festgestellt wurde, vorausgesetzt, daß der Sequenzvergleich nicht durch das "Signal zur Unterdrückung des Sequenztestes", das dem zweiten Eingang des Verknüpfungsgliedes 55 zugeführt wird, unterdrückt wird. Der Ausgang dieses Flipflops wird über Verknüpfungsglied 41 an das System-Fehler-Flipflop angekoppelt, um dessen Einsetzen zur Zeit des Auftretens der Vorderkante des Endes des Zyklusimpulses zu bewirken.
Eine zweite Zahl, die die Anzahl der zu überprüfenden Muster festlegt, wird dem Eingang eines zweiten Vergleichers 40 zugeführt. Der zweite Eingang dieses Vergleichers ist die im Digitalzähler 33 gespeicherte Zahl. Am Ende des Zyklus des zu überwachenden Systems werden die zwei Eingänge an diesem Vergleicher 40 dann und nur dann identisch sein, wenn die richtige Anzahl von Vergleichen durchgeführt wurde. Wenn die richtige Anzahl von Vergleichen nicht erfolgte, ist der Ausgang des Vergleichers 40 niedrig, wodurch angezeigt wird, daß das überwachte System einen Fehler gezeigt hat, basierend auf der Tatsache, daß die richtige Anzahl von Vergleichen nicht durchgeführt worden ist.
Der Analogvergleicher 56 erhält als Eingänge eine Anzahl von Analogsignalen, wie beispielsweise die Leistungsversorgungsspannungen des zu überwachenden Systems. Wenn irgendeine dieser Spannungen nicht innerhalb vorgeschriebener Toleranzen liegt, wird ein "Analog-Fehlersignal" erzeugt, das eine Fehlfunktion anzeigt. Insbesondere umfaßt der in Fig. 3 dargestellte Monitor einen Analogvergleicher 56 zur überwachung von Spannungsversorgungsquellen mit Spannungen von plus 5, minus 5, plus 12, minus 12, plus 30, minus 30 und minus 60 Volt. Wenn der Ausgang irgendeiner dieser Spannungsversorgungsquellen nicht innerhalb vorgeschriebener Grenzen liegt, ist das Ausgangssignal des Analogvergleichers 56 niedrig, wodurch angezeigt wird, daß eine der Spannungsquellen nicht korrekt arbeitet. Der Ausgang dieses Vergleichers wird in einem Verknüpfungsglied 41 mit den Ausgangssignalen des Vergleichers 40 kombiniert und
709849/1075
-13- 27237U
das Ausgangssignal einem Fehler-Flipflop 54 zugeführt, um ein zusammengesetztes Fehlfunktionssignal zu erzeugen. Wenn dieses Signal hochliegt, wird der Fehler-Flipflop 42 durch das Ende des Zyklusimpulses auf einen Wert gesetzt, der anzeigt, daß ein Fehler festgestellt wurde. Wenn ein Fehler nicht festgestellt wurde, verbleibt der Flipflop in seinem normalen Zustand.
Zusätzliche Flexibilität wird durch eine Schaltung geliefert, die es ermöglicht, das Fehler-Flipflop 42 mittels eines externen Systems, wie beispielsweise mittels eines Digitalcomputers zu befragen. Die Schaltung, die eine Befragung des Monitors durch einen Computer ermöglicht, umfaßt einen Serien/Parallelumsetzer 45. Dieser Schaltkreis nimmt eine Serienadresse an, der die einzelnen Monitoren über eine vom Computer ausgehende Serien-Daten-Sammelschiene identifiziert. Es wird angenommen, daß die Serienadressierung die günstigste ist, weil die Verbindung zwischen dem Computer und dem Monitor dann einfacher ist. Offensichtlich könnte aber auch eine Paralleladressierung mit nur leichter Modifikation des Systems verwendet werden.
Der Serien/Parallelumsetzer 45 liefert eine Paralleladresse, die den zugehörigen Monitor einem Vergleicherschaltkreis 47 identifiziert. Der andere Eingang für diesen Vergleicher ist eine Digitalzahl, die den zugehörigen Monitor identifiziert. Wenn diese zwei Eingänge identisch sind, wird ein Signal erzeugt, das das Verknüpfungsglied 50 einschaltet. Der Ausgang des Verknüpfungsgliedes 50 und der Ausgang des Fehlfunktions-Flipflop 42 werden als Eingänge einem Verknüpfungsglied 52 zugeführt. Wenn der Monitor von dem Computer nicht befragt werden soll, wird zu einem zweiten Eingang des Verknüpfungsgliedes 5O eine logische "1" geliefert, wodurch ein fortlaufendes Einschaltsignal an die Verknüpfungsglieder 50 und 52 geliefert wird, so daß der Ausgang des Fehlfunktions-Flipflop stets zum Ausgang geliefert wird.
709849/1075
27237H
Das oben beschriebene Gerät kann unter Benutzung bekannter Digital- und Analogschaltkreise aufgebaut werden und es wird daher angenommen, daß eine ausführliche Schaltungsbeschreibung des Systems nicht erforderlich ist.
ES/jn 3
709849/1075

Claims (8)

  1. Dr.-ing. Ernst Stratmonn Patentanwalt
    4 Düsseldorf 1 ■ Schadowplatz 9
    27237U
    Düsseldorf, 25. Mai 1977
    Westinghouse Electric Corporation
    Pittsburgh, Pa., V. St. A.
    Patentansprüche ;
    Digital-Überwachungseinrichtung, die den Betrieb eines synchron arbeitenden Digitalsystems auf Fehlfunktionen hin überwacht, gekennzeichnet durch einen Speicher (30) mit einer an vorbestimmten Speicherstellen gespeicherten Anzahl von Digitalworten, die eine Aufeinanderfolge von Zahlen umfassen, wobei jede Speicherstelle durch ein Digitalwort identifiziert wird, dessen Bitmuster einem Bitmuster entspricht, das von dem Digitalsystem erzeugt wird, wenn dieses System normal arbeitet; durch Leseeinrichtungen für die aufeinanderfolgende Auslesung der Digitalworte aus dem Speicher (30) unter Verwendung einer Serie von Digital-Bitmustern, die von dem überwachten System erzeugt werden, als Adressen; durch einen Zähler (33) einschließlich Einrichtungen zum Erhöhen des Zählers jedesmal dann um eine Zählung, wenn ein Digitalwort aus dem Speicher (30) ausgelesen wird; durch erste Vergleichseinrichtungen (31) zum Vergleichen des Datenausganges des Speichers (30) mit einer in dem Zähler (33) gespeicherten Zahl zur Erzeugung eines ersten Fehlersignals, wenn der Datenausgang des Speichers (30) und die in dem Zähler (33) gespeicherte Zahl nicht identisch sind.
    709849/1075
    Telefon (O211) 32 08 58 Telegramme Custopat ORIGINAL IN6PECTBD
    ~2~ 27237K
  2. 2. Digital-Überwachungseinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Folge von Zahlen von 1 - m reicht.
  3. 3. Digital-Überwachungseinrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Zähler (33) jedesmal um eine Zählung erhöht wird, wenn ein Digitalwort aus dem Speicher (30) ausgelesen wird, das zumindest ein logisches Einer-Bit enthält.
  4. 4. Digital-überwachungseinrichtung nach Anspruch 2 oder 3, gekennzeichnet durch zweite Vergleichseinrichtungen (40), die auf ein externes Signal sowie auf eine in dem Zähler (33) gespeicherte Zahl reagieren und ein zweites Fehlersignal erzeugen, wenn die richtige Zahl von Digitalworten während jedes Zyklus des synchron arbeitenden Digitalsystems aus dem Speicher (30) nicht ausgelesen wird.
  5. 5. Digital-Überwachungseinrichtung nach Anspruch 4, dadurch gekennzeichnet, daß Einrichtungen (41) zum Kombinieren des ersten und des zweiten Fehlersignals vorhanden sind, um ein zusammengesetztes Fehlfunktionssignal (42) zu erzeugen.
  6. 6. Digital-Überwachungseinrichtung nach einem der vorhergehenden Ansprüche 1-5, dadurch gekennzeichnet, daß Einrichtungen (55) zur selektiven Unterdrückung der das erste Fehlersignal erzeugenden Einrichtungen (41) vorhanden sind.
  7. 7. Digital-Überwachungseinrichtung nach Anspruch 4, 5 oder 6, gekennzeichnet durch Einrichtungen zum selektiven Unterdrücken des zweiten Fehlersignals.
  8. 8. Digital-Überwachungseinrichtung nach Anspruch 5, gekennzeichnet durch Einrichtungen (41) zum Einstellen eines Fehlfunktions-Flipflop (42) aufgrund des zusammengesetzten Fehlfunktionssignals.
    709849/1075
    Digital-überwachungseinrichtung nach Anspruch 8, gekennzeichnet durch Dekodiereinrichtungen (47), die auf ein externes Digitalsignal reagieren, um ein Ausgangssignal zu erzeugen, das den Zustand des Fehlfunktions-Flipflop (42) anzeigt.
    Beschreibung;
    709849/1075
DE19772723714 1976-05-28 1977-05-26 Digital-ueberwachungseinrichtung Withdrawn DE2723714A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/691,177 US4084262A (en) 1976-05-28 1976-05-28 Digital monitor having memory readout by the monitored system

Publications (1)

Publication Number Publication Date
DE2723714A1 true DE2723714A1 (de) 1977-12-08

Family

ID=24775462

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19772723714 Withdrawn DE2723714A1 (de) 1976-05-28 1977-05-26 Digital-ueberwachungseinrichtung

Country Status (9)

Country Link
US (1) US4084262A (de)
JP (1) JPS52146140A (de)
BE (1) BE855151A (de)
CA (1) CA1074450A (de)
DE (1) DE2723714A1 (de)
DK (1) DK234177A (de)
GB (1) GB1527486A (de)
NL (1) NL7705245A (de)
NO (1) NO771586L (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0130827A1 (de) * 1983-06-30 1985-01-09 Fujitsu Limited Verarbeitungsverfahren und System zur Fehlererkennung

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2715983C2 (de) * 1977-04-09 1983-12-29 Ibm Deutschland Gmbh, 7000 Stuttgart Schaltungsanordnung in einem Digitalrechner zur Überwachung und Prüfung des ordnungsgemäßen Betriebs des Digitalrechners
US4159531A (en) * 1977-11-21 1979-06-26 Mcgrath Joseph G Programmable read-only memory system for indicating service maintenance points for motor vehicles
US4166290A (en) * 1978-05-10 1979-08-28 Tesdata Systems Corporation Computer monitoring system
USRE31407E (en) * 1978-05-10 1983-10-04 Tesdata Systems Corporation Computer monitoring system
DE2833761C3 (de) * 1978-08-01 1981-12-03 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung zur Überwachung des Zustands von Signalanlagen, insbesondere von Straßenverkehrs-Lichtsignalanlagen
US4313200A (en) * 1978-08-28 1982-01-26 Takeda Riken Kogyo Kabushikikaisha Logic test system permitting test pattern changes without dummy cycles
DE2913402A1 (de) * 1979-04-04 1980-10-09 Tekade Felten & Guilleaume Geraet zur fernueberwachung und zur signalisierung von zustandsaenderungen zyklisch abgefragter kennfrequenzueberwachungssender
US4320881A (en) * 1980-10-03 1982-03-23 American Standard Inc. Fail-safe decoder for digital track circuits
JPS5775335A (en) * 1980-10-27 1982-05-11 Hitachi Ltd Data processor
US4751673A (en) * 1982-03-22 1988-06-14 The Babcock & Wilcox Company System for direct comparison and selective transmission of a plurality of discrete incoming data
JPS58201154A (ja) * 1982-05-19 1983-11-22 Nissan Motor Co Ltd アンチスキッド制御装置用マイクロコンピュータのモード監視制御装置
US4728883A (en) * 1985-03-15 1988-03-01 Tektronix, Inc. Method of testing electronic circuits
US4726025A (en) * 1985-10-16 1988-02-16 Sperry Corporation Generation and diagnostic verification of complex timing cycles
USRE33461E (en) * 1985-10-16 1990-11-27 Unisys Corporation Generation and diagnostic verification of complex timing cycles
US5844510A (en) * 1996-01-26 1998-12-01 Ora Electronics, Inc. System and method for extracting a data signal encoded onto first and second binary signals
US6108637A (en) * 1996-09-03 2000-08-22 Nielsen Media Research, Inc. Content display monitor
JP2000013414A (ja) * 1998-06-25 2000-01-14 Fujitsu Ltd 装置内監視制御システム
US6927682B1 (en) 2002-12-21 2005-08-09 Jeff Touhey Digital vehicle service indicator
US7246289B2 (en) * 2003-09-30 2007-07-17 Nortel Networks Limited Memory integrity self checking in VT/TU cross-connect
JP4464454B1 (ja) * 2008-11-27 2010-05-19 Ｎｅｃエレクトロニクス株式会社 半導体装置及び半導体装置におけるベリファイ方法
CN111830452B (zh) * 2020-07-22 2023-05-23 云南电网有限责任公司电力科学研究院 一种验证双端测距定位公式可靠性的方法和模拟设备

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3286239A (en) * 1962-11-30 1966-11-15 Burroughs Corp Automatic interrupt system for a data processor
US3518413A (en) * 1968-03-21 1970-06-30 Honeywell Inc Apparatus for checking the sequencing of a data processing system
US3599146A (en) * 1968-04-19 1971-08-10 Rca Corp Memory addressing failure detection
US3579199A (en) * 1969-02-03 1971-05-18 Gen Motors Corp Method and apparatus for fault testing a digital computer memory
US3838264A (en) * 1970-11-25 1974-09-24 P Maker Apparatus for, and method of, checking the contents of a computer store
US3700870A (en) * 1971-04-09 1972-10-24 Honeywell Inf Systems Error control arrangement for associative information storage and retrieval
US3745316A (en) * 1971-12-13 1973-07-10 Elliott Bros Computer checking system
FR2257213A5 (de) * 1973-12-04 1975-08-01 Cii
US3919533A (en) * 1974-11-08 1975-11-11 Westinghouse Electric Corp Electrical fault indicator
US3963908A (en) * 1975-02-24 1976-06-15 North Electric Company Encoding scheme for failure detection in random access memories

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0130827A1 (de) * 1983-06-30 1985-01-09 Fujitsu Limited Verarbeitungsverfahren und System zur Fehlererkennung
US4635214A (en) * 1983-06-30 1987-01-06 Fujitsu Limited Failure diagnostic processing system

Also Published As

Publication number Publication date
NL7705245A (nl) 1977-11-30
DK234177A (da) 1977-11-29
GB1527486A (en) 1978-10-04
US4084262A (en) 1978-04-11
JPS52146140A (en) 1977-12-05
CA1074450A (en) 1980-03-25
NO771586L (no) 1977-11-29
BE855151A (nl) 1977-11-28

Similar Documents

Publication Publication Date Title
DE2723714A1 (de) Digital-ueberwachungseinrichtung
DE2735397C2 (de) Überwachungseinrichtung für eine programmgesteuerte Maschine
DE3790186C2 (de)
DE69114881T2 (de) Analysevorrichtung zur Rettung von Halbleiterspeicherfehlern.
DE3111447C2 (de)
DE2614000A1 (de) Einrichtung zur diagnose von funktionseinheiten
DE2722124A1 (de) Anordnung zum feststellen des prioritaetsranges in einem dv-system
DE3222692A1 (de) Elektrisches stromversorgungssystem
DE2225841C3 (de) Verfahren und Anordnung zur systematischen Fehlerprüfung eines monolithischen Halbleiterspeichers
DE2210325A1 (de) Datenverarbeitungssystem
DE2258917B2 (de) Regelvorrichtung mit mindestens zwei parallelen signalkanaelen
DE2715029C3 (de) Schaltungsanordnung zur Diagnose oder Prüfung von funktionellen Hardware-Fehlern in einer digitalen EDV-Anlage
CH658137A5 (de) Steuereinrichtung mit einem speicher und einer schnittstelle, insbesondere fuer werkzeugmaschinen.
DE2508716A1 (de) Pruefmodul fuer komplexes pruefsystem
DE2835498C2 (de) Anordnung zur dynamischen Fehlerermittlung in Datenverarbeitungsanlagen
EP0012185B1 (de) Prüfschaltung für synchron arbeitende Taktgeber
DE2750155A1 (de) Monitor zur bestimmung des operationsstatus eines digitalen systems
DE3639395C2 (de) Informationsverarbeitungs-Vorrichtung
DE4017533C2 (de)
DE4233837A1 (de) Rechenanlage
DE2242279C3 (de) Schaltungsanordnung zur Ermittlung von Fehlern in einer Speichereinheit eines programmgesteuerten Datenvermittlungssystems
EP0404992B1 (de) Verfahren zum hochverfügbaren Betrieb von redundanten Datenverarbeitungsanlagen
DE2432400A1 (de) Anordnung zum erkennen fehlerhafter signale, die einen parallel-serien-umsetzer durchlaufen haben
DE112018006907T5 (de) Elektronisches steuergerät und fehlererkennungsverfahren eineskonfigurationsspeichers
DE69026048T2 (de) Überwachungsgerät zur selektiven Feststellung von einem Signalzustand in einem Betriebssystem

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee