DE2717747C3 - Herzfrequenzmesser - Google Patents

Description

Der Herzfrequenzmesser oder Herz-Kardiotachometer nach der DE OS 23 09 467 weist einen in einem Gehäuse untergebrachten Analogrechner auf, der an zwei am Brustkorb des Patienten befestigten Elektroden angeschlossen ist, die Herzfrequenz in Herzschlägen pro Minute berechnet und den errechneten Wert auf einem Tachoinstrument mit einer Skala zur Anzeige bringt. Das dort beschriebene Gerät ist aber noch mit einer Reihe von Nachteilen behaftet. Einerseits ist der an eine 9 Volt Batteriespannung angeschlossene Rechner ein Analogrechner, der im allgemeinen eine recht hohe Leistungsaufnahme besitzt, so daß die verwendeten Batterien häufig ausgetauscht werden müssen, andererseits hat das dort angegebene Gerät ein beträchtliches Gewicht, das den jeweiligen Benutzer behindert, da das Gerät zweckmäßigerweise ständig getragen werden muß. Ein weiterer gravierender Nachteil ist in der Größe des dort angegebenen Gerätes zu sehen, das etwa so lang wie eine Hand ist und die Bewegungsfreiheit des Benutzers beeinträchtigt. Insbesondere wirkt aber das dort angegebene Gerät aufgrund seiner Größe in der exponierten Stellung am Handgelenk als Blickfang, der in unerwünschter Weise die Neugier von Dritten erregt. Ein derartiger Effekt ist

insbesondere deswegen unerwünscht, da die Benutzer in den meisten Fällen herzkranke Patienten und Rekonvaleszenten sind, die ihre Herztätigkeit ständig kontrollieren müssen und die keinerlei psychologischer Belastung ausgesetzt sein sollen. ί

Ferner ist bereits eine Vorrichtung zur Herzfrequenzmessung mit einem in einem kastenförmigen Gehäuse untergebrachten batteriebetriebenen Verstärker, mit drei über einzelne Kabel an den Verstärker angeschlossene KJebeelektrnden zur Aufnahme eines Elektrokar- Hi diograrnms und mit einer über drei Kabel an das Verstärkergehäuse angeschlossenen Armbanduhr zur Anzeige der gemessenen Herzfrequenz durch eine entsprechende Zeigerstellung bekannt. Eine derartige Vorrichtung weist aber ebenfalls eine Reihe von r> Nachteilen auf, da sie eine unerwünscht große Anzahl von Einzelteilen aufweist, die an verschiedenen Orten am Körper bzw. in der Kleidung untergebracht und mit jeweils drei Kabeln miteinander verbunden sein müssen. Ferner läuft der batteriebetriebene Verstärker mit einer Batteriefüllung nur 72 Stunden lang und die federbetriebene Uhr muß alle 24 Stunden aufgezogen werden. Während der die Stromversorgung und den Vp -stärker enthaltende Kasten mit dem Rechner und dem Impulsgeber in der Tasche zu tragen ist, wird die Uhr, -'^r> die lediglich zur Anzeige der gemessenen Herzfrequenz dient, am Arm getragen und weist keinerlei Sicherheitseinrichtung auf, die eine besonders niedrige oder eine besonders hohe Herzfrequenz signalisiert. Es kommt hinzu, daß die Vielzahl von Einzelteilen sehr lästig ist in und daß die über Kabel mit dem in der Tasche zu tragenden Verstärker verbundenen Elektroden die Neigung haben, sich zu lösen, da die Kabel durch die Kleidungsstücke hindurch zum Verstärker geführt sind.

Digitalschaltungen gehören nach den deutschen » Offenlegungsschriften 2142 095 und 23 58 544 bei Pulsfrequenz- bzw. Pulsüberwachungsgeräten bereits zum Stande der Technik. Aus diesen Literaturstellen läßt sich aber nicht die Anwendung von miniaturisierten Digitalschaltungen für den Fall von Herzfrequenzmeß- ·*ο geräten entnehmen, die mit am Körper getragenen, die Herzaktionsspannungen abnehmenden Meßelektroden arbeiten.

Uhrartige Geräte zur Bestimmung des Pulses sind aus der DE-OS 18 01 888 bekanntgeworden. Diese Geräte « arbeiten aber rein mechanisch, d. h. sie nehmen die Druckschwankungen des Pulses über einen Sensor auf. Diese Abnahme der Pulsfrequenzen ist jedoch außerordentlich ungenau, da sie voraussetzt, daß der Sensor exakt auf der Pulsader zu sitzen kommt. >o

Aufgabe der im Anspruch 1 angegebenen Erfindung ist es, eine konstruktive Ausbildung eines Herzfrequenzmessers mit einem am Arm tu tragenden Frequenzmeßgerät anzugeben, der sämtliche Meß- und Überwachungseinrichtungen aufweist und keine unechten « Impulse zur Anzeigt bringt.

Vorteilhafte Ausbildungen der Erfindung sind in den Unteransprüchen angegeben.

Der im Gehäuse einer Armbanduhr untergebrachte erfindungsgemäße Herzfrequenzmesser ist an einen M integrierten Batteriesatz mit einer Lebensdauer von etwa sechs Monaten bei Dauereinsatz des Gerätes engeschlossen und zeigt den augenblicklichen Herzfre^ quenzwert mit Ziffern an, wobei zusätzlich zur Beruhigung des Benutzers eine Anzeige im Herzrhythmus aufblinkt und damit selbst bei unveränderter Herzfrequenz die Funktionsfähigkeit des Gerätes anzeigt.

Zur Aufnahme des Elektrokardiogramms (EKG) ist der Eingangsverstärker der Digitalschaltung kapazitiv an die Eingangselektroden gekoppelt, so daß aufgrund der galvanischen Trennung kein statischer Strom über die Elektroden fließt. Die Digitalschaltung ist zweckmäßigerweise aus C-MOS oder Cosmos-Schaltkreisen aufgebaut, bei denen die durch die Digitalisierung entstehende Fehlerrate gering gehalten ist Da der erfindungsgemäße Herzfrequenzmesser durch den direkten Kontakt mit dem menschlichen Körper keinen großen Temperaturschwankungen ausgesetzt ist und die Stromversorgung durch die zweckmäßigerweise verwendeten Qiiecksilberzellen relativ spannungskonstant ist, beträgt der Gesamtfehler ± 1% bis zu 120 Pulsen/Minute und steigt linear auf einen Wert von ± 2,5% bei 240 Pulsen/Minute.

Sämtliche Bauelemente des erfindungsgemäßen Herzfrequenzmessers sind im Hinblick auf einen geringen Energieverbrauch und einen möglichst langen Dauereinsatz bei hoher Sicherheit des erfindungsgemäßen Herzfrequenzmessers ausgelegt; für die Anzeige der gemessenen Herzfrequenz werdt.« Flüssigkeitskristalle in sogenannter LCD-Technik verwendet, während Mikroleistungs-Operationsverstärker den Eingangsverstärker bilden, der den von den beiden externen Elektroden aufgenommenen analogen 1 Millivolt QRS-Ko.-.iplex des Elektrokardiogramms in ein Rechtecksignal mit Logikpegel umwandelt.

Der in einem Uhrengehäuse üblicher Größe untergebrachte erfindungsgemäße Herzfrequenzmesser ist aufgrund seiner Gestalt und Größe völlig unauffällig, auch wenn der Benutzer bei sommerlichen Temperaturen keine Jacke od. dgl. trägt.

Der erfindungsgemäße Herzfrequenzmesser soll im folgenden anhand von Ausführungsbeispielen und anhand der Zeicnnungen näher erläutert werden. Die Zeichnungen zeigen in

F i g. 1 eine schematische Draufsicht des erfindungsgemäßen Herzfrequenzmessers;

Fig. 2 einen Schnitt durch den erfindungsgemaßen Herzfrequenzmesser längs der Linie II —11 der Fig. 1;

F i g. 3 einen Stromlauf des Eingangskreises der Digiialschaltung des erfindungsgemäßen Herzfrequenzmessers;

F i g. 4 einen Stromlauf des Speicher- und Anzeigeschaltkreises der Digitalschaltung des erfindungsgemaßen Herzfrequenzmessers;

F i g. 5 einen Schaltkreis der Spannungsversorgung für die Schaltkreise nach F i g. 3 und 4; und in

F i g. 6 ein Blockschaltbild zur Erläuterung der Wirkungsweise der in den F i g. 3 bis 5 wiedergegebenen Digitalschaltung des erfindungsgemäßen Herzfrequenzmessers.

In den F i g. 1 und 2 ist die räumliche Anordnung eines HfTzf, eqjenzmessers 10 schematisch wiedergegeben. Die gesamte Digitalschaltung ist in einem Uhrengehäuse 11 untergebracht, das im allgemeinen aus einem üblicherweise verwendeten Metall, wie z. B. Edelstahl besteht und mit einem üblichen Uhrenarmband 12, das vorzugsweise aus Metall besteht, am Arm getragen wird. Dabei können entweder das Gehäuse 11 oder das Armband 12 oder beide als neutrale Elektrode VM zur Aufnahme des EKG dienen. Wie in Fig. 1 angedeutet, weist das Gehäuse 11 eine Durchführung 15 für ein Patientenkabel auf, mit dem zwei an der Brustwand des Patienten befestigbar? Klebeelektrode Ei und E2 (vgl. Fig.3) an die Digitalschaltung des Herzfrequenzmessers anschließbar sind. Selbstverständlich kann die

Durchführung 15 für das Patientenkabel aueh an der rechten Seite des Gehäuses angeordnet sein, wenn das Gerät am rechten Arm getragen werden soli oder muß.

An der Oberseite des Gehäuses 11 ist unter einem Abdeckglas 16 eine optische digitale Ziffernanzeige 13 angeordnet, die eine dreistellige Anzeige der Herzfrequenz in Pulsen/Minute ermöglicht. Zweckmäßigerweise ist zwischen der Hunderter- und der Zehnerstelle der Ziffernanzeige ein Doppelpunkt 14 angeordnet, der bei angeschlossenem Herzfrequenzmesser im Systolenrhythmus der Herzfrequenz aufblinkt und damit zur Beruhigung des Patienten ein einwandfreies Funktionieren des Gerätes signalisiert, auch wenn der gemessene und angezeigte Herzfrequenzwert über längere Zeil konstant bleibt. Die Ziffernanzeige 13 besteht aus in LCD-Technik hergestellten Flüssigkeitskristallen, die einen geringen elektrischen Energieverbrauch aufweisen. Die optische Anzeige ist direkt unter dem Abdeckglas 16 in einem Raum 17 untergebracht und über einem größeren Raum 18 angeordnet, der in mehreren Elektronikebenen die Schaltkreise des Herzfrequenzmessers aufnimmt. Unterhalb des Raumes 18 sind in einer Kammer 19 eine Spannungsversorgung für die Schaltkreise, Schallkontakte zum Einstellen der oberen und der unteren Grenzfrequenz, ein Lautsprecher sowie Anschlüsse für die externen Elektroden des Patienten angeordnet und an eine zwischen der Kammer 19 und dem Raum 18 liegende Kontaktierungsebene 20 angeschlossen.

Die Schaltkontakte zum Einstellen der oberen und der unteren Grenzfrequenz können bei einer ersten bevorzugten Ausführungsform als Reed-Kontakt ausgebildet sein, die mit externen Magneten zum Einstellen der unteren und der oberen Grenzfrequenz geschlossen werden können; derartige externe Magneten lassen sich in geeigneter Weise am Armband 12 befestigen. Bei einer anderen bevorzugten Ausführungsform werden statt der Reed-Kontakte spezielle Mikrotastschalter verwendet, die sich mit einem speziellen Bügel od. dgl. durch Herunterdrücken der Mikrotastschalter betätigen lassen, wobei der Betätigungsbügel ebenfalls in geeigneter Weise am Armband 12 befestigt und getragen it'Ai-H^n bann Auf HipCA W^icp tct rlpr RAniil-ipi* i*»ripi"7pit ■■■ '" .... . . . j . .

in der Lage, die Grenzfrequenzen neu einzustellen und zu verstellen, was beispielsweise dann von Wichtigkeit ist. wenn Hochleistungssportler einen derartigen Herzfrequenzmesser zur Überwachung ihrer Trainingstätigkeit verwenden.

Im Gerät ist ein interner Speicher für die obere und die untere Grenzfrequenz sowie eine Alarmeinrichtung eingebaut, die bei Nichterreichen der unteren Grenzfrequenz bzw. Sei Überschreiten der oberen Grenzfrequenz jeweils ungefähr nach zehn Herzschlägen ein 03 Sekunden langes akustisches Warnsignal abgibt. Dieses Warnsignal wird solange wiederholt, bis der Herzfrequenzmesser eine zwischen der oberen und der unteren Grenzfrequenz liegende Frequenz mißt.

Die Einstellung der oberen und der unteren Grenzfrequenz erfolgt bei dem in den Zeichnungen wiedergegebenen Ausführungsbeispiel durch zwei extern an das Gerät herangeführte Magneten, mit denen jeweils einer der als Reedmax bzw. Reedmin bezeichneten Schaltkontakte im Inneren des Gehäuses betätigt wird. Beim Schließen des Schaltkontaktes für die obere Grenzfrequenz wird die Anzeige auf 000 normiert, anschließend zählt die von der Digitalschaltung angesteuerte Anzeige im 0.5 Sekunden Takt hoch, wobei jeder auf der Anzeige erscheinende Wert in den Speicher für die obere Grenzfrequenz übernommen wird.

Ist auch der unabhängig vom Schaltkontakt für die obere Grenzfrequenz schließbare Schaltkontakt Reed*

ί min für die untere Grenzfrequenz geschlossen, so wird der Anzeigewert auch in den Speicher für die untere Grenzfrequenz; übernommen. Sind die Schaltkontakte als Mikrotastschalter ausgebildet, so wird die Einstellung der unteren und der oberen Grenzfrequenz durch

ίο Betätigen bzw. Herunterdrücken der Tastschalter mit dem dafür vorgesehenen Bügel vorgenommen; in analoger Weise werden zur Einstellung der unteren Grenzfrequenz beide Mikrotastschalter und zur Einstellung der oberen Grenzfrequenz nur der als Reedmax

r> bezeichnete Schalter betätigt.

Bei dem in den Zeichnungen wiedergegebenen und im folgenden näher beschriebenen Ausführungsbeispiel sind beide Speicher jeweils für ganze Zahlen zwischen 0 Und 255 ausgelegt, wobei insbesondere für die untere Grenzfrequenz auch der Wert ö selbst gespeichert und damit die untere Grenzfrequenz praktisch ausgeschaltet werden kann. Der gewählte Bereich ist normalerweise auch für Hochleistungssportler ausreichend, kann aber selbstverständlich durch entsprechende Erweiterung

2^r· der Digitalschaltung vergrößert werden.

Zur Messung der Herzfrequenz wird ein EKG-Signal mit einer Amplitude von ungefähr 1 Millivolt über zwei Klebeelektroden an der Herzspitze abgenommen und über .;inen kapazitiv angekoppelten Isolations-Diffe-

J() renzverstärker OPl auf einen Wert von ungefähr 100 Millivolt verstärkt; anschließend wird das Signal einem Resonanzverstärker OP2 zugeführt, der aus dem EKG den sogenannten QRS-Komplex auf einen Wert von ungefähr 1 Volt verstärkt. Ein dem Resonanzverstärker

ΐϊ OPl nachgeschalteter Triggerverstärker OPZ formt das Analogsignal des QRS-Komplexes zu einem Rechtecksignal mit Logikpegel um, das in der daran anschließenden Cosmos-Logikschaltung weilerverarbeitet wird.

•ι» Der Herzfrequenzmesser zeigt die jeweils gemessene Herzfrequenz in gewohnter Form, d.h. in Herzschlägen/Minute an. wobei die Zeit zwischen zwei QRS-Knmnlexen aU Maß für die jeweilige Herzfrequenz dient. Die Berechnung des Anzeigewertes erfolgt nach

■»» der Formel

Anzeigewert = 60 000/ J_n.

wobei der Anzeigewert in Herzschlägen/Minute und Id als Zeitdifferenz in Millisekunden zwischen zwei

w QRS-Komplexen genommen sind.

Aus Genauigkeitsgründen wird beim Ausführungsbeispiel vorzugsweise mit der Zeit zwischen j\* drei QRS-Komplexen gearbeitet, die Zeit ίο in Blöcke zu je 8 ms zerlegt und aufsummierL Die Formel zur Berechnung des Anzeigewertes erhält dann die Form

Anzeigewert = 15 000/hf

mit tM—2 χ /c/8 in Millisekunden.

Die Aufsynchronisierung der Schaltung erfolgt mit

μ Hilfe zweier an den Triggerverstärker OP3 angeschlossenen, hintereinander geschalteten monostabilen Multivibratoren oder Monoflops M\ und M2. Der erste Monoflop Mt laut über ein Zeitintervall von 40 Millisekunden, um eine Doppelauslösung durch einen

hi übergroßen QRS-Komplex _zu verhindern. Der zweite Monoflop MI wird durch das Setzen des 40 Miiiisekunden-iniervaiis getriggert, läuft über ca. 5 us und löscht über den Impuls PA 1 den Zeitmeßzähler ZM

auf 0 ein.

Nach der Aufsynchronisierung der Zeitmeßschaltung auf einen ersten QRS-Komplex wird der Zeitmeßzähler ZM mit einer Frequenz von 125 Hz entsprechend 8 Millisekunden hochgezähll und mit einem zweiten > darauf folgenden QRS-Komplex gestoppt. Der gezählte Frequenzwert wird abgespeichert und dem Divisions-Counter DiCo zugeführt.

Dit Berechnung des Frequenzwertes aus den mit den Elektroden El und £2 abgenommenen Impulsen erfolgt mit der obigen Formel nach dem dritten QRS-Komplex mit einer Arbeitsfrequenz von 30 kHz im Divisions-Counter DiCo und dauert 0,5 Sekunden entsprechend 15 000 Impulsen. Das Divisionsergebnis wird im Anzeigeregister AZR aufgebaut und nach H Beendigung der Division über die Anzeigetreiber AT digital zur Anzeige gebracht. Unabhängig von der Berechnung und der Anzeige des Herzfrequenzwertes werden die zwischen der Hunderter- und der Zehnersieiie der Ziffernanzeige angeordneten Doppelpunkt i4 angesteuert und zeigen durch ihr Aufblinken im Herzrhythmus die Erkennung des QRS-Komplexes an.

Die Überwachung der Unterschreitung bzw. Überschreitung der jeweils eingestellten unteren bzw. oberen Grenzfrequenz erfolgt parallel zum Aufbau des Divisionsergebnisses im BCD-Code im Anzeigeregister AZR durch gleichzeitiges Aufsummieren in einem im Binär-Code arbeitenden Vergleichszähler GVR.

Die Stellung des Vergleichszählers CVR wird über einen 8-Bit-Vergleicher VG auf Gleichheit mit der im Speicher Smin gespeicherten unteren Herzfrequenz verglichen. Bei Erreichen dieses Wertes wird auf die im Speicher Smax gespeicherte obere Herzfrequenz umgeschaltet und der Vergleichszähler auf Werte hin untersucht, die größer als der gespeicherte obere Grenzfrequenzwert sind. Wenn der Frequenzwert, der zur Anzeige kommt, außerhalb der jeweils eingestellten oberen und unteren Grenzfrequenzv/erte liegt, so wird dieser Wert in einem Alarmzähler AC gespeichert. Werden die Grenzwerte dreimal hintereinander unter- bzw. überschritten, so wird über den Lautsprecher LSP ein akustisches Warnsignal von ungefähr 0.5 Sekunden Länee abgegeben.

Die Zeitmeßschaltung ZM. die die Zeit zwischen jeweils drei zusammengehörigen QRS-Komplexen registriert, wird nach Fertigstellung und Anzeige des Divisionsergebnisses bzw. nach Beendigung des Alarms zur Aufsynchronisierung für den nächsten QRS-Komplex freigegeben, so daß ein neuer Zeitmeß-Rechenzyklus beginnt.

Wenn in der Digitalschaltung nach Beendigung eines Rechenzyklus nach etwa 16 Sekunden keine neue Aufsynchronisierung erfolgt ist bzw. zwischen drei QRS-Komplexen die Länge dieses Zeitintervalls überschritten wird, so schaltet die Digitalschaltung auf Stand-by-Betrieb um. wobei die Digitalanzeige ausgeschaltet und die Versorgungsstromstärke der Schaltung auf etwa 50% der Betriebsstromstärke reduziert wird.

Die Einstellung der unteren und der oberen Grenzfrequenz erfolgt zweckmäßigerweise im Standby-Betrieb. d. h. bei abgelegten Eingangselektroden El und EX In Abhängigkeit von der Art der obenerwähnten Schaltkontakte wird die Einstellung der Grenzfrequenzen durch Schließen des Schaltkontaktes Reedmax entweder mit einem extern angelegten Magneten oder mit einem entsprechenden Bügel eingeleitet. Das Schließen des Schaitkontaktes Reedmax bewirkt ein Starten des Taktgenerators TG. ein Einlöschen des Wertes 0 in das Anzeigeregister AZR, den Anzeigespeichef A T₁ den Vergleichszähler G VR und in den Speicher Smax für die obere Grenzfrequenz.

Es beginnt ein kontinuierliches Hochzählen der Anzeige im 0,5 Sekunden Rhythmus, wobei jeder in den Anzeigespeicher Arübernommene Frequenzwert auch in den Speicher Smax gelangt. Ist der Schaltkontakt Reedmin ebenfalls geschlossen, so wird der jeweilige Frequenzwert auch in den Speicher Smin für die untere Grenzfrequenz übernommen. Während der Einstellung der Grefizfrequenzen ist die Alarmeinrichlung abgeschaltet und eine Alarmauslosung nicht möglich.

Die Einstellung der Grenzfrequenzen wird in vier Schritten vorgenommen: Schließen der Schaltkontakte mit einem Magneten oder Bügel an den entsprechend gekennzeichneten Stellen am Gehäuse des Herzfrequenzmessers, Beobachten des Hochzählens auf der Ziffernanzeige, Entfernen des Magneten bzw. des Bügels für die Einstellung der unteren Grenzfrequenz

zu uiiiiiiitcii/ai navi

⁵⁵ >.," n^nUtn« /"1 »·« rt ·· f »#»

quenzwertes und Entfernen des Magneten bzw. des Bügels zur Einstellung der oberen Grenzfrequenz unmittelbar nach Erreichen des oberen Grenzfrequenzwertes.

Im folgenden soll der Aufbau der Schaltungsanordnung mit ihren verschiedenen Bauelementen anhand der in den Fig. 3, 4 und 5 dargestellten Stromläufe näher erläutert werden.

Beschreibung der wesentlichen in der Schaltung
verwendeten Bauelemente

Der Eingangskreis besteht im wesentlichen aus drei identischen und kapazitiv miteinander gekoppelten Mikroleistungs-Operationsverstärkern OPl, OP2 und OP3. jeweils vom Typ CA3078, die unterschiedlich beschaltet sind und bei denen der Operationsverstärker OP1 als Eingangsverstärker Eingeschaltet ist und die als Resonanzverstärker bzw. selektiver Triggerverstärker geschalteten Verstärkereinheiten OP2 und OPZ zusammen die Resonanzverstärkersiufe R Kbilden. Das in dem aus Eingangsverstärker EV und Resonanzverstärkerstufe R V bestehenden Eingangskreis erzeugte, rechteckförmige Signal wird der daran anschließenden Logikschaltung über einen Inverter G 16 vom Typ 4049 zugeführt.

Die Logikschaltung besteht aus mehreren Komplexen, deren einzelne Bauelemente lediglich kurz erläutert werden sollen, während ihre genaue Beschallung der Detailbeschreibung vorbehalten bleiben soll. Die Logikschaltung besteht aus mehreren zusammenhängenden Komplexen, im wesentlichen aus dem Systolenmono SM. der Steuerlogik STL dem Frequenzteilzähler FTZ. oer Taktgebereinheit TGE, dem Zeitmeßzähler ZM, dem Divisions-Counter DiCo, der Normierungseinheil JVE der Vergleichereinheit VGE dem Grenzwertspeicher GWSP, dem Grenzfrequenz-Vergleichsregister GVR, dem Grenzwerteinsteller GWE, dem Anzeigeregister AZR, dem Anzeigetreiber A T, der Alarmcountereinheit ACEsowie dem Alarmtreiber ALT.

Die in und zwischen den einzelnen Komplexen verwendeten Gatter sind übliche Inverter, Nand-Gatter, Nor-Gatter und Exklusiv-Oder-Gatter, die vorzugsweise in komplementärer MOS-Technik aufgebaut sind. Die einzelnen Gatter sind mit GO bis G 18 und Ti bis 7"3 bezeichnet; dabei sind die Gatter G1, G 3, G 6. G 8, G11, G 14, G15 und G 18 jeweils Nand-Gatter mit zwei Eingängen (2-input Nand-Gaies) vorn Typ 4011, die Gatter GZ G 5. G12 und G17 jeweils Nor-Gatter mit

zwei Eingängen (2-input Nof-Gates) vom Typ 4001, die Gatter CT, C10, G 16, 7*1, T2und T3 jeweils inverter (Buffers) vom Typ 4049 und die Gatter G 0, G 4, G 9 und C 13 jeweils Exkiusiv-Oder-Gatter mit zwei Eingängen (Exclusive Or-Gates) vom Typ 4507.

Das Systoienmono SM besteht im wesentlichen aus dem Inverter G 16 und dem Monoflop M1, während die Steuerlogik STL die Monoflops M2 und M3 sowie die Flip-Flops FFl, FF2 und FF3 sowie die Gatter CO, G 2, GlO, G 17 und (718 aufweist. Zum Frequenzteilzähler FTZ gehören die fünf Frequenzteilzählereinheiten FTZ1. FTZ2, FTZZ, FTZ4 und FTZ5. während die Taktgebereinheit T¹GE im wesentlichen aus dem Monoflop TG als Taktgenerator und dem Gatter G 1 besteht. Zum Zeitmeßzähler ZM gehören die drei Zeitmeßzählereinheiten ZMi. ZM2 und ZMl, der Divisions-Counter DiCo weist ebenfalls drei Divisions-Counter-Einheiten DiCoX, DiCo2 und DiCo3 auf, während zur Normierungseinheit NE im wesentlichen beiden Eingänge A und B bezeichnet, während jeweils zwei voneinander getrennte Ausgänge Q und Q vorgesehen sind, die aber nicht notwendigerweise angeschlossen zu sein brauchen, z. B. ist der O-Ausgang des Monoflops M 1 nicht angeschlossen. Sämtliche vier Monoflops /V/l, M2, Λ-/3 und TG können sowohl mit der Vorder- als auch mit der Rückflanke eines Eingangsimpulses getriggerl Werden und erzeugen einen genauen Ausgangsimpuls in einem breiten

ίο Impulslängenbereich, wobei die Dauer der Ausgangsimpulse von der jeweiligen ßC-Beschaltung an den jeweiligen Tl- und T2-Eingängen abhängt, d.h. von Λ 20 und C13 beim Taktgenerator TG, von R 19 und C12 beim Monoflop M3. von R 18 und CIl beim

Ii Monoflop M 1 sowie von R 22 und C15 beim Monoflop M 2.

Die Frequenzteilzählereinheiten FTZl, FTZ3 und FTZ4 des Frequenzteilzählers FTZ sowie die Anzeigeregistereinheiten AZRX bis AZR 3 des Anzeigeregi-

jjjj pjj_ p|q~

" 6 —

als

Vergleicher VG besteht aus den beiden Vergleichereinheiten VGl und VG 2, dem Flip-Flop FF4 und dem Gatter G 5, der Grenzwertspeicher G VVSP ist aus den vier Speichereinheiten Smini, Smin2, SmaxX und Smax2 aufgebaut und die beiden Grenzfrequenz-Vergleichsregistereinheiten GVRi und GVR2 bilden das Grenzfrequenz-Vergleichsregister GVR Der Grenzwerteinsteller GWE besteht im wesentlichen aus dem ■us den beiden Gattern G 14 und G 15 aufgebauten Flip-Flop FF6, dem Gatter G12 und den beiden Reed-Kontakten Reedmax und Reedmin, das Anzeigeregister AZR besteht aus den drei identischen Anzeigeregistereinheiten AZRl, AZR 2 und AZR 3, während die drei identischen Anzeigetreibereinheiten ATX, AT2 und AT3 den Anzeigetreiber /tTbilden. Die Alarmcountereinheit /4CFbesteht aus dem Alarmcounter ΛC und den Gattern G 6 und G 7, während der Alarmtreiber ALTIw den Lautsprecher LSP aus den Gattern GS, TX, T2 und Γ3 sowie dem Kondensator C17 besteht.

Die Flip-Flops FFl, FF2 und FF3 der Steuerlogik STL, das Flip-Flop FF4 des Vergleichers VG, das Flip-Flop FF5 der Norn*v;rungseinheit NE und der Frequenzteilzähler F7Z5 sind vorzugsweise jeweils /-/w-FIip-Flops in komplementärer MOS-Technik, jeweils vom Typ 4027, bei denen die /- und /v-Eingänge, der CP-Clock-Eingang sowie die Setz- und Rücksetzeingänge R und S jeweils unabhängig voneinander sind. Die beiden jeweiligen Ausgänge der Flip-Flops FFl bis FF5 und FTZS sind grundsätzlich mit C? bzw. Q bezeichnet, wobei aber nicht bei sämtlichen verwendeten Flip-Flops beide Ausgänge angeschlossen sein müssen, so sind z. B. der (^-Ausgang von FF3 sowie die jeweiligen Q-Ausgänge von FFl bis FF5 nicht angeschlossen. Die Flip-Flops FFl bis FF5 und FTZ5 arbeiten jeweils bis zu einer typischen Kippfrequenz von 8 MHz bei minimaler elektrischer Leistungsaufnahme von ungefähr 50 nW.

Der Monoflop M1 des Systolenmonos SM, die beiden Monoflops M 2 und M3 der Steuerlogik STL und der Taktgenerator TG der Taktgebereinheit TGE sind vorzugsweise jeweils triggerbare monostabile Multivibratoren (retriggerable, resettable monostable multivibrator), jeweils vom Typ 4528. Die Beschallung der Eingänge 7*1 und T2 mit Kondensator und Widerstand bestimmt die Impulslänge des Monofiops. Die jeweiligen Ciock-Eingänge der Monoflops Mt bis M3 und des Taktgenerators TG sind mit CD und die jeweiligen BCD-Zähler oder Dekadenzähler (4-stage-BCD up counter) jeweils vom Typ 4518 in komplementärer MOS-Technik ausgebildet und jeweils mit unabhängigen aber miteinander vertauschbaren C-Clock-Eingängen und E-Enable-Eingängen versehen, so daß der jeweilige Zähler wahlweise mit einer positiven oder einer negativen Impulsflanke hochgezählt werden kann. Jeder dieser Zähler FTZ1, FTZ3, FTZ4 und AZR 1 bis AZR 3 kann durch Anlegen eines Signals mit positivem

jo Logikpegel am Λ-Rücksetzeingang gelöscht werden; die jeweiligen vier Ausgänge sind mit QX bis Q 4 bezeichnet, von denen selbstverständlich nicht alle vier Ausgänge angeschlossen zu sein brauchen, beispielsweise ist bei den Frequenzteilzählereinheiten FTZX, FTZ3 und FTZ4 jeweils nur der Q 4-Ausgang angeschlossen.

Mit der gewählten Beschallung der Frequenzteilzählereinheiten FTZ1, F7Z3 und FTZ4 unter Verwendung der jeweiligen Q 4-Ausgänge wird erreicht, daß diese Zähler jeweils durch den Wert 10 teilen. Der

•to Frequenzteilzähler FTZl ist dabei auf Teilen durch 10, der Frequenzteilzähler FTZ3 ebenfalls auf Teilen durch 10 und der Frequenzteilzähler FTZ4 auf Teilervdurch 10 eingestellt.

Die jeweiligen Q1- bis Q 4-Ausgänge der Anzeigeregistereinheiten AZR 1 bis AZR 3 sind mit den jeweiligen A- bis £>-Eingängen der Anzeigetreibereinheiten ΛΤ1 bis AT3 verbunden, wobei ferner der Q4-Ausgang des Anzeigeregisters AZR 1 mit dem E-Enable-Eingangdes Anzeigeregisters AZR 2 und der Q 4-Ausgang des Anzeigeregisters AZR 2 mit dem E-Enable-Eingang des Anzeigeregisters AZR 3 verbunden ist. Mit der gewählten Beschattung der Anzeigeregister AZR 1 bis AZR 3 und deren Verbindung untereinander wird eine Kaskadierung der Zählregister erreicht.

Die Frequenzteilzählereinheit FTZ2 des Frequenzteilzählers FTZ sowie die drei Divisions-Counter-Einheiten DiCo 1 DiCo 2 und DiCo 3 des Divisions-Counters DiCo sind jeweils als programmierbare Binärzähler (4 Bit-programable Divide-by-N-counters) jeweils vom Typ 4526 in komplementärer MOS-Technik ausgebildet und weisen jeweils vier Eingänge DP 1 bis DP4 und vier Ausgänge Ql bis Q 4 auf. Diese Zähler sind kaskadenartig schaltbare Zähler zum Herunterzählen mit jeweils einem decodierten »0«-Ausgang für Vorgänge, bei denen durch N geteilt wird. Der CF-Kaskadenrückkopplungseingang ermöglicht kaskadenartige Vorgänge, ohne daß zusätzliche Gatter erforderlich sind. Diese Zähler sind ferner jeweils mit

Il

einem PU-Presetenable-Eingang sowie einem MR-Masterreset-Eingang versehen, wcbei letzterer einen synchronen Beginn der Divisionszyklen ermöglicht. Ferner sind lüese Zähler jeweils mit einem C-Clock-Eingang und einem /πΛ-Clockinhibit-Eingang versehen, ■> wobei letzterer ein Abschalten der Pulszählfuv.ktion ermöglicht.

Liegt ein Signal mit positivem Pegel am jeweiligen /ri/i-Clockinhibil-Eingang des Divisions-Counters DiCo 1 bzw.des Frequenzteilzählers FTZ2 an, so ist der in jeweilige Zähler gesperrt und kann nicht herunterzählen. Diese für die Divisions-Counter DiCo 1 bis DiCo 3 und den Frequenzteilzähler FTZ2 verwendeten Zähler können erst wieder herunterzählen, wenn der Inh-Eingang auf logisch 0 geht. Γι

Bei der gewählten Beschallung des Frequenzteilzählers FTZ2 teilt dieser durch_12 oder 15, und zwar in Abhängigkeit von dem vom Q-Ausgang des Flip-Flops FF2 kommenden Signal, so daß der Frequenzteilzähler FTZ2 in Verbindung mit dem Frequenzteilzähler FTZ5 m in einem Falle ein 200 Hz-Signal an seinem »O«-Ausgang und im anderen Falle 125 Hz zur Zeitmessung abgibt. Die 200 Hz werden benötigt, um die 0,5 Sekunden für den Rechenzyklus zu erhalten. Bei einem Alarmzyklus gibt der Frequenzteilzähler FTZ2 an η seinem Q 2-Ausgang ein Signal mit etwa 800 Hz ab.

Die Leistungsaufnahme dieser Zähler DiCo 1 bis DiCo 3 und FTZ2, die mit einer Zählfrequenz von 5 MHz arbeiten, liegt bei 1 μW. Auch bei diesen Zählern brauchen nicht sämtliche fünf Ausgänge »0« und Q 1 bis jo Q4 angeschlossen zu sein, vielmehr genügt der Anschluß der jeweils benötigten Ausgänge.

Die Zeitmeßzähler ZMi, ZM2 und ZM3, die Grenzfrequenz-Vergleichsregister CWl und GVR2 sowie der Alarmcounter ACsind jeweils als vierstufige )·5 Binärzähler (4-Stage binary up counter) jeweils vom Typ 4520 in komplementärer MOS-Technik ausgebildet und mit jeweils voneinander getrennten, aber miteinander austauschbaren C-Clock-Eingängen und E-Enable-Eingängen versehen, so daß diese Zähler wahlweise mit -ίο positiven oder negativen Impulsflanken angesteuert werden können. Jeder dieser Zähler kann durch Anlegen eines Impulses mit positivem Pegel am K-kucksetzeingang geloscnt werden, herner weist jeder dieser Binärzähler vier Ausgänge Ql bis Q 4 auf, von « denen, ähnlich wie bei den anderen bisher erläuterten Zählern, nur die benötigten Ausgänge verschaltet zu werden brauchen. Die Leistungsaufnahme dieser bis zu einer Frequenz von 6 MHz arbeitenden Zähler liegt für 6 MHz bei 1 μ W. die aber hier nicht erreicht werden. so

Die Zeitmeßzähler ZMi bis ZM 3 sowie die Grenzfrequenz-Vergleichsregister GVRX und GVR2 sind als übliche Zähler geschaltet. Der Alarmcounter AC arbeitet ebenfalls als Zähler, wobei aber nur die Ausgänge Q i und Q 2 verschaltet sind. Der Alarmcoun- «er ACist über die mit LA bezeichnete Leitung, über die das Rechenergebnis in den Anzeigetreiber Λ Γ übernommen wird, an das Monoflop Af 3 angeschlossen und gibt, wenn er bei der üblichen Taktfolge dreimal hintereinander nicht auf Null gesetzt wird, an seinen 6" beiden Q 1- und Q 2-Ausgängen jeweils ein positives Signal ab, mit dem im vorliegenden Falle über die Gatter G 6 und G 7 das Signal »Alarm« ausgelöst wird.

Für die Speichereinheit Smin 1, Smin 2, Smax 1 und Smax2 des Grenzwertspeichers GWSP werden vorlugsweise 4-Bit-Latches mit 3-State-Ausgang jeweils »orn Typ 4508 verwendet, deren vier Eingänge jeweils mit D 0 bis Z?3 und deren vier Ausgänge jeweils mit Q 0 bis Q 3 bezeichnet sind. Jede dieser 4-Bit-Latch-Eirtheiien ist mit einem ST-Strobe-Eingang und einem M/?-Masterreset-Eingang sowie einem D/'s-Disable-Eingang versehen, die als Steuereingänge Verwendung finden.

Diese für die Speicher Smini, Smin 2, Smaxi und Smax 2 verwendeten Speichereinheiten nehmen jeweils nur dann die am Eingang liegenden Daten in den Speicher auf, wenn an den jeweiligen .S'T-Strobe-Steüereingängen der jeweiligen Speicher ein Steuersignal mit positivem Pegel anliegt.

Die beiden Vergleicher KGl und VG 2 der Vergleichereinheit VGE sind jeweils als 4-Bit-K.omparator (4-Bit-Magnitude Comparator) vom Typ 4585 in komplementärer MOS-Technik ausgebildet und weisen jeweils acht Vergleichseingänge A 0 bis A 3 und BO bis B 3, drei Kaskadeneingänge »A<B,„«, »A = B,„« und »A > B,„« sowie drei Ausgänge »A < B„_u,«, »A = B_oul« und »A > Box»« auf. Diese Komparatoren vergleichen jeweils zwei aus jeweils 4 Bit Λ 0 bis A 3 und ß0 bis S3 bestehende »Worte« A und B miteinander und bestimmen, ob ;ie kleiner, gleich oder größer sind, und versorgen nach -liesem Vergleich den entsprechend bezeichneten Ausgang mit einem Signal mit positivem Pegel. Sollen »Worte« mit mehr als 4 Bit miteinander verglichen werden, so können derartige Komparatoreinheiten kaskadenartig hintereinander geschaltet werden, indem die mit »A<B«, »A — B« und »A> B« bezeichneten Ausgänge des ersten [Comparators mit den entsprechend bezeichneten Eingängen des zweiten {Comparators verbunden werden; die mit »A> B« und »A < B« bezeichneten Eingänge des ersten [Comparators werden dann an den unteren Pegel, das Massepotential der Versorgungsspannung, angeschlossen, während der χA = Β«- Eingang des ersten !Comparators an den oberen Pegel der Versorgungsspannung angeschlossen wird. Die Vergleicher VGi und VG 2 haben ebenfalls eine sehr geringe Leistungsaufnahme, die ungefähr 25 nW beträgt.

Die drei Anzeigetreiberelemente ATi, AT2 und AT3 des Anzeigetreibers ATsind jeweils als BCD/7-Segment Latch-Decodierer-Treiberstufen für Flüssigkeitskristall-Anzeigesysteme (BCD-to-7-segment Latch-Uecoder-Unver tor iiquid crystals) jeweils vom Typ 4543 in komplementärer MOS-Technik ausgebildet, wobei diese Anzeigetreiber jeweils die Funktionen eines 4-Bit-Speicher-Latch und eines BDC/7-Segment Decodierer und Treibers ausüben. Die vier jeweiligen mit A bis D bezeichneten Eingänge sind zweckmäßigerweise an die entsprechenden Ausgänge eines Registers angeschlossen, während die jeweiligen sieben Ausgänge a bis g jeweils mit den entsprechenden sieben Segmenten einer Flüssigkristall- oder LCD-Anzeige verbunden sind.

Ferner sind die Treiberelemente ATi bis AT3 mit einem ΡΛ-Phaseneingang zum Umsetzen der Wahrheitstabellenphase, einem 5/-BIanking-Eingang zum Löschen der Anzeige und einem Ld-Load-Eingang zum Speichern eines BCD-Codes versehen. Für FlüssigkeitskristalI-(LCD-)Anzeigen wird ein rechteckförmiges Wechselspannungssignal an den PA-Phaseneingang des jeweiligen Anzeigetreibers und an die elektrisch gemeinsame Rückseite (Common Backplate) der Anzeigeelemente angelegt; im vorliegenden Falle wird das Signal »Com« mit einer Frequenz von 125 Hz bzw. 100 Hz verwendet

Die jeweiligen sieben Ausgänge a bis g der Anzeigetreiber A Π bis ΑΓ3 sind direkt mit den sieben

97 1 7 1 Al

Segmenten der LCD-Anzeige verbunden, welche beispielsweise in Form einer aus sieben Strichen bestehenden, stilisierten »8« mit zwei übereinander angeordneten Quadraten mit einer gemeinsamen Seite angeordnet sind. Durch Ansteuerung der jeweiligen Segmente der sieben »Striche« lassen sich die Ziffern 0 bis 9 direkt zur Anzeige bringen. Die Anzeigetreiber ATX bis AT3 können aber auch zusammen mit anderen Anzeigeeinheiten verwendet werden, z. B. mit lichtemittierenden Dioden in LED-Technik, mit Glühanzeigen, in Gasentladungsanzeigen oder Fluoreszenzanzeigen od. dgU wobei dann spezielle, entsprechend anzuschließende Anzeigetreiberelemente verwendet werden müssen.

Aufbau der Schaltungsanordnung ,.

Der Eingangskreis der Schaltungsanordnung besteht im wesentlichen aus einem dreistufigen Verstärker mit drei hintereinander geschalteten Operationsverstärkern OPl. OP 2 und OP 3. die einen Eingangsverstärker EV und einen daran anschließenden Resonanzverstärker :n f? V bilden. Die mit 1 bis 8 bezeichneten Anschlüsse der drei Operationsverstärker OPl. OP2 und OP3 sind die üblichen acht Anschlüsse, wobei der invertiere ide und der nicht invertierende Eingang mit 2 bzw. 3. die Eingänge zur Frequenzkompensation mit 1 und 8. die .'"· positive Versorgung mit 7, die negative Versorgung mn 4, der Vorspannungseingang mit 5 und der Ausgang mit 6 bezeichnet sind.

Die in den Schaltungen verwendeten verschiedenen Versorgungsspannungen und Potentiale sind in F i g. 5 «> wiedergegeben, in der drei gleiche Quecksilberzellen HCZ1. HCZ2 und HGZ3 hintereinander geschaltet sind. Bei einer ersten Ausführungsform liefern diese Quecksilberzellen jeweils eine Spannung von 1.2 V, so daß die neutrale Elektrode VM eine Potentialdifferenz )"> von \2 V gegenüber dem Null- oder Massepotential hat, während die Versorgungsspannungen VDD und VCC eine Potentialdifferer.z von 2.4 V bzw. i.b V gegenüber dem Massepotential haben.

Bei einer anderen bevorzugten Ausführungsform "■ liefern die Quecksilberzellen WGZl bis HGZi jeweils eine Spannung von 1,35 V. so daß die neutrale Elektrode VM eine Potentlaidifferenz von 1.35 V gegenüber dem Massepotential hat. während die Versorgungsspannun gen VDDund VCCindem Falle eine Potentlaidifferenz ⁴'· von 2.7 V bzw. 4.05 V gegenüber dem Massepotential haben. In beiden Fällen wird in der Schaltungsanord nung die Versorgungsspannung VDD vorzugsweise tür die drei Operationsverstärker OPi. OP2 und OPi verwendet, während die anderen in der Schaltungsan >" Ordnung verwendeten Bauelemente, die eine Versor gungsspannung benötigen, mit der Versorgungsspan nung VCCarbeiten.

Ein über zwei Klebeelektroden FA und F 2 an der Brustwand abgenommenes EKG-Signal von ca 1 mV '·> wird über zwei gleich große Koppelkondensatoren Cl und C2 kapazitiv in den Eingangskreis des Operationsverstärkers OPl eingekoppelt. Zwei antiparallel /wischen Cl und C 2 und die Eingänge 2 und Ϊ des Operationsverstärkers OPl geschaltete, gleiche Di- ^wl oden Dl und Dl verhindern eine Zerstörung der Differenzeingänge 2 und 3 des Operationsverstärkers OP 1 durch hohe statische Spannungen, da sie bei einer Spannung von 0,7 V leitend werden und somit die Spannung nicht weiter ansteigen lassen. Der Wider- ^h'< stand R 1 parallel zu den Dioden D 1 und D 2 zwischen den beiden Kondensatoren Cl und C2 bildet den Abschluß innerhalb des Eingangsstromkreises. Der Widerstand R 4 zwischen dem Kondensator CI und dem Widerstand /?3 vor dem Eingang des OPl einerseits und der neutralen Elektrode VM andererseits bewirkt, daß der Eingangskreis gegenüber den beiden Eingängen 2 und 3 des Operationsverstärkers OPl jederzeit ein definiertes Nullpotential behält Der Widerstand R 2. zwischen dem Kondensator Cl und dem Eingang 2 rW OPI. und der Widerstand RS, zwischen dem Eingang 2 und dem Ausgang 6 des Operationsverstärkers OPl, bewirken eine definierte Verstärkung des Eingangssignals um einen Faktor 150.

Der parallel zum Widerstand RS geschaltete Kondensator C3 verhindert als kapazitive Gegenkopplung, daß über den Eingangskreis in den Verstärkungskreis gelangende, schnelle Frequenzen nicht verstärkt werden.

Der Widerstand Λ 3 zwischen dem Kondensator C 2 und dem Eingang 3 des OP1 hat aus Symmetriegründen den gleichen Wert wie der Widerstand RX Die Versorgungsspannung VDD liegt direkt am positiven Versorgungseingang 7 und über den Widerstand R 6 am Vorspannungseingang 5 des OPl, wobei der Wert des Widerstandes /?6 den Ruhestrom des OPl und die maximale Anstiegsgeschwindigkeit des Ausgangssignals beeinflußt. Der Widerstand R 6 ist so gewählt, daß der geringst mögliche Versorgungsstrom für den Operationsverstärker OPl benötigt wird und trotzdem in jedem Fall die notwendige Anstiegszeit für den QRS-Komplex Jes EKG-Signals mit 16 Hz gewährleistet ist. Zwischen die Kompensationseingänge 1 und 8 des OPI ist ein Kondensator C4 zur externen Frequenzkompensation geschaltet, während der negative Versorgungseingang 4 des OPl auf Massepotential liegt.

Der aus den beiden Operationsverstärkern OP2 und OP3 bestehende Resonanzverstärker ist über einen Kondensator C5 an den Ausgang 6 des OPl angekoppelt, der das vollständige und unverzerrte EKG-Signal in den Resonanzverstärker OP2 einkoppelt, welches über den Widerstand R 7 am invertierenden Eingang 2 und über den parallel zu R 7 geschalteten, aus Symmetriegründen gleich großen Widerstand /?8 am nicht invertierenden Eingang 3 des Operationsverstärkers OP2 liegt. Der Eingang 3 des OP2 ist ferner direkt mit der neutralen Elektrode VM verbunden. Die Versorgungsspannung VDD liegt direkt am positiven Versorgungseingang 7 und über einen Widerstand R 10 am Vorspannungseingang 5 des OP2, während zwischen die Kompensationseingänge 1 und 8 des OP2 ein Kondensator C7 /ur externen Frequenzkompensa· tion geschaltet ist: der negative Versorgun^seingang 4 liegt auf Massepotential.

/wischen den invertierenden Eingang 2 und den Ausgang 6 des OP2 ist ein Widerstand /?9 und parallel zu diesem ein Kondensator ( 6 geschaltet. Bei diesem als passivem Hochpaß für Frequenzen ab ca 16 H/ geschalteten Resonan/verstärker OP2 begrenzen der Kondensator C5 und der Widerstand RS den Frequenzbereich nach unten, während der Kondensator Ce und der Widerstand R 7 den Frequenzbereich nai h oben begrenz.cn. Die Widerstände Rl und H9 bestimmen die Verstärkung des Operationsverstärkers 0P2, während der Gegerikoppelkondettsalor C6 wiederum zur Unterdrückung von eventuell zu diesem Verstärker durchgekommenen schnellen Impulsen dient. Der Widerstand R 10 des OP2 bestimmt ähnlich wie der Widerstand R 6 des OPl den Ruhestrom und die Spannungsansliegsgeschwindigkeit des Operations-

Verstärkers. Die Beschallung des Operationsverstärkers OPT. ist se gewählt, daß durch die Festlegung der unteren Grenzfrequenz auf etwa 16 Hz Impulse von langsamen Bewegungen, wie z. B. die sogenannte T-WeIIe der Finalschwankung des EKG oder Bewegungsartefakte, den als Hochpaß geschalteten Verstär ker OP2 allenfalls geschwächt passieren können.

Das am Ausgang S des OP 2 Hegende Ausgangssignal wird über einen Kondensator C8 in einen als selektiven Triggerverstärker geschalteten Operationsverstärker OPZ eingekoppelt und liegt über den Widerstand R 12 am invertierenden Eingang 2 und die parallel zu R 12 geschalteten Widerstände RM und R13 am nicht invertierenden Eingang 3 des OPX Ferner ist der nicht invertierende Eingang 3 des OP 3 über den Widerstand R13 mit der neutralen Elektrode VM verbunden. Zwischen die Frequenzkompensationseingänge 1 und 8 des OP 3 ist ein Kondensator ClO zur externen Frequenzkompensation geschaltet, während der negative Versorgungseingang 4 des OP3 auf Massepotential la liegt. Die Versorgungsspannung VDD liegt direkt am positiven Versorgungseingang 7 und über den Widerstand R16 am Vorspannungseingang 5 des OPZ. Zwischen den Eingang 2 und den Ausgang 6 des OPI ist ein Widerstand R15 und parallel zu diesem ein Widerstand R 14 und in Serie zu R 14 ein Kondensator C9 geschaltet, während der Eingang 3 des OPZ über einen Widerstand /?17 mit dem Ausgang 6 des OPZ verbunden ist.

Der Koppelkondensator CS und der Widerstand R11 bilden wiederum einen passiven Hochpaß für Frequenzen ab etwa 16 Hz. so daß von Bewegungsartefakten, Muskelartefakten od. dgl. stammende, langsame Freqt.inzen wiederum geschwächt werden. Die Widerstände R 12 und R 15 bestimmen die Verstärkung des Triggerverstärkers OPZ, während schnelle Impulse über den Widerstand R 14 und den Kondensator C9 im Verstärkerkreis unterdrückt werden. Der Wert des Widerstandes R 16 bestimmt den Ruhestrom und die Spannungsanstiegsgeschwindigkeit des OPZ. bei dem ίο ein etwas höherer Ruhestrom gegenübei den Verstärkern OPl und OP2 in Kauf genommen werden muß. um ein möglichst gutes rechteckförmiges Ausgangssignal zu erhalten. Erreicht der Ausgang 6 des Operationsverstärkers OPZ den durch die Widerstände R 13 und R 17 bestimmten Triggerpegel, so wird über den positiven F.ingang 3 des OP 3 eine Mitkopplung erzielt, die dafür sorgt, daß der am Ausgang 6 des Triggerverstärkers OP 3 liegende Ausgangsimpuls zum Rechteck wird.

Das am Ausgang 5 des Triggerverstärkers OPZ liegende Rechteck Ausgangssignal ist das Ausgangssi gnal des gesamten Eingangskreises, das über einen Inverlor {"/16 über den ß-F.ingangdes Monoflops /Wl in das Systolenmon« SM eingekoppelt wird. Das Monoflop M\ ist ebenso wie die Monoflops M 2 und Mi sowie der Taktgeber TCt ein triggerbarer, rückset/barer monostabiler Multivibrator. Die Versorgiingsspannung VCC des Monoflops Λ-/ 1 liegt iiber einen Widcrsland R 18 am Hingang Tl und über einen m Reihe mit dem M> Widerstand /?18 geschalteten Kondensator C 11 am Eingang TX. In ähnlicher Weise liegt die Versorgungsspannung VCC beim Monoflop M2 über einen Widerstand R 22 am Eingang Tl und über einen in Reihe mit dem Widersland R22 geschalteten Konden- M sator C15 am Eingang 7"1 des Monoflops M2, so daß die Eingänge Ti und T2 jeweils kapazitiv getrennt sind und die an die Ti- und 7"2-Eingänge angeschlossenen ßC-Kombinationen die Impulslänge der Monoflops bestimmen.

Der O-Ausgang des Monoflops Mi liegt sowohl an seinem eigenen Λ-Eingang, um ein Retriggern zu verhindern, als auch am Α-Eingang des Monoflops M2 und auch über die mit Syst bezeichnete Leitung an einem Eingang des Exklusiv-Oder-Gatters G13, was die Blinkanzeige des Doppelpunktes ermöglicht. Wird das Monoflop /VfI gestartet, so gartet gleichzeitig das Monoflop M2, das mit seinem Q-Ausgang an den einen Eingang des Nand-Gatters G1 angeschlossen ist und über das Gatter G 1 den Taktgeber TG über dessen ß-Eingang startet. Der andere Eingang des Nand-Gatters Gi ist über einen Kondensator C14 an die Versorgungsspannung VCC angeschlossen und parallel zum Kondensator C14 über einen Widerstand R 21 mit dem ζί-Ausgang des Taktgebers TG verbunden. Der Taktgeber TG ist ein monostabiler Multivibrator vom gleichen Typ wie die Monoflops Mi. M2 und MZ, der mit seinem Eingang T2 über einen regelbaren Widerstand R 20 an die Versorgungsspannung VCCund mit seinem Eingang Π über den Kondensator C13 und den in Reihe liegenden Widerstand /?20 an die Versorgungsspannung VCC angeschlossen ist, wobei die RC-Kombination an den Eingängen Ti und 7~2 die Impulslänge des Taktgebers TG bestimmt. Der /4-Eingang des Taktgenerators TG liegt auf Massepotential.

Der Q-Ausgang des Monoflops M2 ist ferner mit dem Clock-Eingang Cp des /-K-Flip-Flops FFi verbunden, so daß beim Starten des Monoflops M? das setzbare und rücksetzbare Flip-Flop FFl gesetzt wird. Der /-Eingang des Flip-Flops FFl ist direkt an die Versorgungsspannung VCC angeschlossen, während der K-Eingang des Flip-Flops FFl mit dem Triggereingang CD des Monoflops M 2, mit den /?-Triggereingängen der Frequenzteilzähler FTZ3 und FTZ4. mit dem O-Ausgang des /-K-Flip-Flops FFZ und mit dem FEnable-Eingang des Zeitmeßzählers ZMl verbunden ist. Der 5-Setzeingang des Flip-Flops FFl ist über die mit FProg bezeichnete Leitung an den O-Ausgang des aus den Nand-Gattern G14 und G15 bestehenden Flip-Flops FF6 sowie an jeweils einen Eingang der beiden auf diese Weise miteinander verbundenen Exklusiv-Oder-Gatter G 4 und G 9 angeschlossen, während der /?-Rücksetzeingang des Flip-Flops FFl auf Massepotential liegt.J)er Q-Ausgang des Flip-Flops FFl ist ebenso wie der Q- Ausgang des Monoflops M 1 nicht angeschlossen. Der Q-Ausgang des Flip-Flops FFl liegt am einen Hingang des Nand-Galters G 18. dessen anderer Eingang am Q-Ausgang !es Monoflops Ml liegt. Der Ausgang des Nand-Gatters G 18 liegt jewei's an einem F.ingang der Nor-Gatier G 17 und G 2 und des F.xklus" Oder-Gatters GO sowie am CP Chlock Eingang des /-K-Flip-Flops FF2. Der /Hingang und der Α,'-Eingang des setz- und rückset/baren Füp-Flops FF2 liegen beide direkt an der Versorgungsspannung VCC sein S-Setzeingang liegt auf Massepo tential und sein R Rücksetzeingang ist mit dem /?-Rückset/eingang des /-^'-Flip-Flops FF3 sowie über die mit MCbe/eichnele Leitung mit dem 5-Set/eingang des J-K-VWp-Flops FF5 verbunden und an den Ausgang des Nand-Galters GlI angeschlossen, das somit den S-Eingang von FF5 und die «'Eingänge von FF2 bzw. FFZ ansteuern kann.

Der Q-Ausgang des Flip-Flops FF2 liegt am zweiten Eingang des Nor-Gatters G 17 und ist ferner über die mit Count bezeichnete Leitung mit den jeweiligen /?-Rücksetzcingängen der Anzeigeregister AZR 1 bis

AZR 3 sowie den jeweiligen /?-Rücksetzeingängen der Grenzfrequenz-Vergleichsregister GVT? 1 und GVR2 verbunden. Der Q-Ausgang des Flip-Flops FFT. liegt am zweiten Eingang der Nor-Gatter G 2 sowie an den beiden Eingängen DP l^ind DP 2 des Frequenzteilzählers FTZ2. Das an den Q-Ausgang des Flip-Flops FF2 sowie den Ausgang des Gatters G18 angeschlossene Nor-Gatter G Yl liegt mit seinem Ausgang an den jeweiligen /S-Rücksetzeingängen der ZeitmeBzähler ZMl bis ZM 3, am Rücksetzeingang des Frequenzteilzählers FTZ5 sowie über die mit PA 1 bezeichnete Leitung am 5-Setzeingang des /-K-Flip-FIops FF4.

Das am Q-Ausgang des Flip-Flops FF2 und am Ausgang des Nand-Gatters G 18 liegende Nor-Gatter G 2 liegt mit seinem Ausgang am S-Setzeingang des /-K-Flip-Flops FFZ und kann dieses setzen. Das Exklusiv-Oder-Gatter GO ist mit seinem einen Eingang an den Ausgang des Nand-Gatters G 18 und mit seinem zweiten Eingang an die Versorgungsspannung VCC angeschlossen, während sein Ausgang mit dem MR-Masterreset-Eingang des Frequenzteilzählers FTZ 2 und dem /i-Rücksetzeingang des Frequenzteüzählers FTZl verbunden ist. Die Frequenzteilzähler FTZl, FTZ3 und F7Z4 sind jeweils vierstufige BCD-Zähler (BCD-Up-Counter), der Frequenzteilzähler FTZ2 ist ein programmierbarer binärer 4-Bit-Zähler (Programmable Divideby-N-4-Bit-Counter) und der Frequcizteilzähler FTZ5 ein setz- und rücksetzbares /-K-Flip-Flop; die einzelnen Frequenzteilzähler FTZl bis F7Z5 bilden den gesamten Frequenzteilzähler FTZ

Der Frequenzteilzähler FTZl liegt mit seinem E- Enable- Eingang ~n der Versorgungsspannung VCC, während sein C-Clock-Eingang ar" Q-Ausgang des Taktgebers TG liegt. Der Q-Ausgang des Taktgebers TG ist ferner mit dem C-CIock-Einga'-s des Divisionscounters DiCo 1 und dem CP-Clock-Eingang des J-K- Flip- Flops FF4 verbunden. Der ζ) 4-Ausgang des Frequenzteilzählers FTZl liegt am /πΛ-Count Inhibit-Eingang des Frequenzteilzähler:, FTZ2. Die DP3- und DP4-Eingänge, der CF-Count Feedback-Eingang und der C-Clock-Eingang des Frequenzteilzählers FTZ2 sind direkt an die Versorgungsspannung VCC angeschlossen. Der »O«-Ausgang des Frequenzteilzählers FTZ2 ist direkt mit dem Pf-Presetenable-Eingang des FTZ2, mit dem CP-Clock-Eingang des Frequenzteilzählers FTZ5 sowie mit dem C-Clock-Eingang des Frequenzteilzählers FTZ3 verbunden. Der Q2-Ausgang des Frequenzteilzählers FTZ2 liegt über die mit KAF bezeichnete Leitung an einem Eingang des Nand-Gatters G 8 des Alarmtreibers ALT.

Der F.-Enable-Eingang des Frequenzteilzählers FTZ 3 ist direkt an die Versorgungsspannung VCC angeschlossen, während der Q4-Ausgang des FTZ3 mit dem F-Enable-Eingang des Frequenzteilzählers FTZ 4 verbunden ist. Der C-Clock-Eingang des FTZ4 liegt auf Massepotential, während sein Q4-Ausgang mit dem B-Eingang des Monoflops M 3 verbunden ist. Der /!■Eingang des Monoflops M3 liegt auf Massepotential. Das Monoflop MZ ist mit seinem Eingang Γ2 über einen Widerstand R 19 an die Versorgungssoannung VCCund mit seinem Eingang Π über einen in Serie mit dem Widerstand Λ 19 geschalteten Kondensator C12 an die Versorgüngsspännung VCC angeschlossen, wobei die /fC-Kombination an den Eingängen Tl und T2 die Impulslänge des Monoflops MZ bestimmt. Der Q-Ausgang des Monoflops MZ ist über die mit LA bezeichnete Leitung an den C-Clock-Eingang des als vierstufiger Binärzähler ausgebildeten Alarmcöunters ΛCangeschlossen und mit sämtlichen Z-cZ-Load-Eingängen der drei Anzeigetreiber ATX bis ATZ verbunden. Der Q-Ausgang des Monoflops MZ liegt einerseits am CP-Clock-Eingang des Flip-Flops FF3 und andererseits über die mit LA bezeichnete Leitung am CP-Clock-Eingang des Flip-Flops FF5 sowie an jeweils einem Eingang des Nor-Gatters G 5 und G12 sowie am ff-Eingang des Gatters G 14 des Flip-Flops FF6.

Der /- und der /C-Eingang des Frequenzteilzählers

Ό FTZ5 sind direkt an die Versorgungsspannung VCC angeschlossen; sein 5-Setzeingang liegt auf Massepotential. Der O-Ausgang des Frequenzteilzählers FTZ 5 ist über die mit Com bezeichnete Leitung mit dem zweiten Eingang des Exkhsiv-Oder-Gatters G 13 zur

>⁵ Ansteuerung des blinkenden Doppelpunktes DOPPund mk dem sogenannten Common-Plate-Anschluß der LCD-Anzeige verbunden sowie an sämtliche ΡΛ-Phaseneingänge der _Anzeigetreiber ATi bis ATZ angeschlossen. Der Q-Ausgang des Frequenzteilzahlers FTZ5 ist mit dem C-Clock-Eingang des Zeitmeßzählers ZMl verbunden. Die Öl- bis O4-Ausgänge des Zeitmeßzähiers ZM ί sind mit den jeweils gleich indizierten DPI- bis DP4-Eingängen des Divisions-Counters DiCo 1 verbunden und zwar Q 1 mit DPI,.. , O4 mit DP4. Der Ausgang Ql des Zeitmeßzählers ZM1 ist ferner über die mit EProg bezeichnete Leitung an den Reed-Kontakt Reedmax des Gren^werteinstel-Iers G WFangeschlossen, während der Q 4-Ausgang des Zeitmeßzählers ZMl an den E-Enable-Eingang des Zeitmeßzählers ZM2 angeschlossen ist. Die jeweiligen C-Clock-Eingänge der Zeitmeßzähler ZM2 und ZM3 liegen beide auf Massepotential. Die jeweiligen Ausgänge Ql bis Q4 des Zeitmeßzähiers ZM2 sind wiederum mit den jeweiligen Eingängen DPI bis DP4 des Divisionscounters DiCo 2 verbunden, und zwar in der Reihenfolge Ql mit DPI. ..., Q4 mit DP4. Der Q4-Ausgang des Zeitmeßzählers ZM2 ist ferner an den E-Enable-Eingang des Zeitmeßzählers ZM3 angeschlossen und die jeweiligen Q1- bis Q4-Ausgänge des Zeitmeßzählers ZM3 sind wiederum m.i den jeweiligen Eingängen DPI bis DP4 des Divisionscounters DiCoZ

verbunden, und zwar Ql mit DPI Q4 mit DP4.

Ferner liegt der Q3-Ausgang des Zeitmeßzählers ZMZ über den Inverter G10 am CD-Clock-Eingang des Taktgebers TG und ebenfalls über den Inverter G 10 und die mit KSTbezeichnete Leitung an einem Eingang des Nand-Gatters GIl.

Der »O«-Ausgang des Divisionscounters DiCo 1 ist mit sämtlichen PE-Presetenable-Eingängen der drei Divisionscounter DiCo 1 bis DiCo Z verbunden, während der »O«-Ausgang des Divisionscounters DiCo 2 an den CF-Kaskadenrückkopplungs-Eingang des Divisionscounters DiCo 1 und der »O«-Ausgang des Divisionscounters DiCoZ an den CF-Kaskadenrück kopplungs-Eingang des Divisionscounters DiCo 2 angeschlossen ist Der CF-Kaskadenrückkopplungs-Fingang des Divisionscounters DiCo 3 ist direkt an die Versorgungsspannung VCC angeschlossen. Die Inh-Clock Inhibit-Eingänge der Divisionscounter DiCo 2 und DiCo 3 liegen auf Massepotential. Sämtliche MR Masterreset-Eingänge der drei Divisionscounter DiCo 1 bis DiCo 3 sind an den Q-Ausgang des Flip-Flops FF3 angeschlossen. Der Q4^Aüsgang des Divisionscounters DiCo 1 ist mit dem COock-Eirigärig

des Divisionscounlers DiCo2 und dessen Q4-Ausgang mitdem C-CIock'Eingangdes Divisionscounters DiCoZ verbunden.

Das /-ÄT-Flip-FIop FF5 der Normierungseinheit NE

^I0

25

ist mit seinem CP-Clock-Eingang über die mit LA bezeichnete Leitung an den φ-Ausgnng des Monoflops M3 angeschlossen. Der /-Eingang sowie der /?-Rücksetzeingang des Flip-Flops FF5 liegen auf Massepotential, der K-Eingang ist direkt an die Versorgungsspannung VCC angeschlossen. Das Gatter GIl ist mit seinem einen Eingang über den Inverter 10 an den Q3-Ausgang des Zeitmeßzählers ZM3 angeschlossen, während der zweite Eingang des Nand-Gatters GlI über einen Wider ,land R 23 an die Versorgungsspannung VCC angeschlossen und über einen Kondensator C16 gegenüber dem Massepotential abgeblockt ist. Das Ausgangssignal des Nand-Gatters GIl liegt am S-Setzeingang des Flip-Flops FF5 sowie über die mit MC bezeichnete Leitung an den R- Rücksetzeingängen ^ der beiden Flip-Flops FFI und FF3. Der Q-Ausgang des Flip-Flops FFS ist mit den jeweiligen ß/-BIanking-Eingängen der drei Anzeigetreiber ATX bis AT3 verbunden.

Während der eine Pol des Reed-Kontaktes Reedmax über die Leitung EProg an den Ql-Ausgang des Zeiimeßzählers ZM1 angeschlossen ist, liegt der zweite Pol des Reed-Kontaktes Reedmax an jeweils einem Eingang des Nand-Gatters G 3, am S-Eingang des Nand-Gatters G15 des Flip-Flops FF6 sowie am zweiten Eingang des Nor-Gatters G 12, dessen erster Eingang über die Leitung LA mit dem C?- Ausgang des Monoflops M3 verbunden ist. Zusätzlich liegt die mit Kprog bezeichnete Leitung am B-Eingang des Monoflops M2; diese Leitung wird bei nicht geschlossenem Reedmax über den Widerstand R 25 nach VCC gezogen. Der Ausgang des Nor-Gatters G 12 liegt an dem einen Pol des Reed-Kontaktes Reedmin, am R-Rücksetzeingang des Flip-Flops FFA an den jeweiligen ST-Strobe-Eingängen der Speicher Smax 1 und SrnaxZ Der zweite Pol des Reed-Kontaktes Reedmin ist direkt mit den jeweiligen 5T-Strobe-Eingängen der beiden Speicher Smin 1 und Smin 2 verbunden und liegt bei nicht geschlossenem Reedmin über den Widerstand R 24 auf Massepotential, d. h. auf logisch 0.

Das Flip-Flo^ FFb des Grenzwerteinstellers GWE besteht aus den beiden Nand-Gattern G 14 und G X5. Der Ä-Eingang des Gatters G 14 ist über die Lei'ung LA an den ζί-Ausgang des Monoflops M3 angeschlossen und sein zweiter Eingang mit dem Q-Ausgang des Nand-Gatters G15 verbunden. Der J-Eingang des Nand-Gatters G 15 ist über den Widersi^nd R 25 an die Versorgungsspannung VCC und bei geschlossenem Reed-Kontakt Reedmax über die Leitung EProg an den ζΜ-Ausgang des Zeitmeßzählers ZM 1 angeschlossen, während sein zweiter Eingang mit dem Q-Ausgang des Gatters G S4 verbunden ist. Der (^-Ausgang des Gatters G 15 ist über uie mit Fprog bczeichnete Leitung an den S-Setzeingang des Flip-Flops FFi angeschlossen, während der CD-Clock-Eingang des Monoflops /VfI über die mit FProg bezeichnete Leitung an den CXAusgang des Gatters G14 des Flip-Flops FFb angeschlossen ist. Der eine Eingang des Nand-Gatters G 3 ist mit dem zweiten Pol des Reed-Kontaktes Reedmax und über den Widerstand /?25 an die Versorgungsspannung VCC angeschlossen; der zweite Eingang des Nand-Gatters G3 liegt über die mit CAR bezeichnete Leitung am »Ö«-Ausgang des Divisionscounters DiCoX. Der Ausgang des Nand-Gatters G3 liegt an dem eineil Eingang des Exklusiv-Oder-Gatters GA, während der andere Eingang des Gatters G 4 an den (^-Ausgang des Gatters G 5 des Flip-Flops FF6 ■ngeschlossen und mit ehom Eingang des Exklusiv-

y>

•Γι

55

50 Oder-Gatters G 9 verbunden ist. Der Ausgang des Exklusiv-Oder-Gatters G 4 liegt am C-Clock-Eingang des Anzeigeregisters AZR 1 sowie am C-Clock-Eingang des Grenzfrequenz-Vergleichsregisters GVR1. Der E-Enable-Eingang des Grenzfrequenz-Vergleichsregisters GVR 1 sowie der E-Enable-Eingang des Anzeigeregisters AZR 1 sind miteinander verbunden und beide an den φ-Ausgang des Nand-Gatters G14 des Flip-Flops FFb angeschlossen.

Die Eingänge Λ 0 bis Λ 3 des Vergleichers VG1 und die jeweiligen, gleich indizierten Eingänge DO bis D 3 der beiden Speicher Smin 1 und Smax 2 sind jeweils miteinander verbunden und an die Ausgänge Q 1 bis QA des Grenzfrequenz-Vergleichsregisters GVRl angeschlossen, und zwar ist der Ausgang 01 mit den jeweils mit 0 indizierten Eingängen DO und AO, der Ausgang Q 2 mit den jeweils mit 1 indizierten Eingängen D1 und A 1, der Ausgang C? 3 mit den jeweils mit 2 indizierten Eingängen D 2 und A 2 sowie der Ausgang Q 4 mit den jeweils mit 3 indizierten Eingängen D 3 und A3 verbunden. Der Ausgang QA des Grer~^frequenz-Vergleichsregisters GVRX ist ferner an den P-F.nahle-F.ingang des Gren/frequenz-Vergleichsregisters GVR 2 angeschlossen, während der C-Clock-Eingang von GVR 2 auf Massepotential liegt. Sämtliche MR-Masvcrreset-Eingänge der vier Speicher Smin 1, Smin 2, Smax 1 und Smax 2 liegen auf Massepotential. Die vier Ausgänge OO bis Q 3 des Speichers Smin 1 sind an die vier Ausgänge QO bis Q 3 des Speichers Smax 1 sowie parallel dazu an die vier Eingänge BO bis S3 des Vergleichers VG 1 angeschlossen, so daß jeweils die Anschlüsse mit gleichen Indizes 0,1,2 und 3 miteinander verbunden sind.

Die vier Ausgänge Ql bis Q4 des Grenzfrequenz-Vergleichsregisters GVR 2 sind an die vier Eingänge DO bis D 3 des Speichers Smin 2, die vier Eingänge DO bis D 3 des Speichers Smax 2 und die vier Eingänge A 0 bis A 3 des Vergleichers VG 2 angeschlossen, so daß die jeweils mit 0 indizierten Eingänge mit dem ζ) !-Ausgang, die mit 1 indizierten Eingänge mit dem Q 2-Ausgang, die mit 2 indizierten Eingänge mit dem Q 3-Ausgang und die mit 3 indizierten Eingänge mit dem Q 4-Ausgang verbunden sind. Ferner sind sämtliche gleich indizierten D-Eingänge der Speicher Smin 2 und Smax 2 untereinander und parallel dazu mit den gleich indizierten 4-Eingängen des Vergleichen VG 2 verbunden. Die Ausgänge QO bis Q 3 des Speichers Smin 2 sind jeweils an die Ausgänge QO bis Q 3 des Speichers Smax2 und an die Eingänge 50 bis S3 des Vergleichers VG 2 angeschlossen, wobei jeweils die gleich indizierten O-Ausgänge der beiden Speicher Smin 2 und Smax 2 untereinander und parallel dazu mit den gleich indizierten Eingängen des Vergleichers VG 2 verbunden sind.

Dor »A > B,„«- Eingang und der »4 < ß,„«- Eingang des Vergleichers VG 1 liegen auf Massepotential, während der »4 = B,„«· Eingang des Vergleichers VG 1 direkt an die Versorgungsspannung VCC angeschlossen ist. Der Vergleicher VGl und der Vergleicher VG 2 sind so miteinander geschalte·., daß der »A > ß_ol„«-Ausgang von VGl mit dem »A> B,„«-Eingang von VG2, der »4=5_Ou,«-Ausgang von VGI mit dem »A =B_;n«-Eingang von VG 2 und der »A < ß_our«-Ausgang von VG1 mit dem »/l < fl_/n«-Eingang von VG 2 verbunden ist. Der ηA > ß_our«*Ausgang des Vergleichers VG 2 ist an den /-Eingang des /-K-FIi ρ -Flops FFA und der »/4«ß_D„^ Ausgang des Vergleichers VG 2 an den_/f-Eingang des Flip-Flops FFA angeschlossen. Der Q-Ausgang des

Flip-Flops FF4 liegt an den jeweiligen D/s-Disable-Eingängen der beiden Speicher Stnin 1 und Smin 2. Der (^-Ausgang des Flip-Flops FF 4 liegt an den jeweiligen D/s-Disable-Eingängen der beiden Speicher Smax 1 und Smax2 und ist ferner mit dem einen Eingang des Nor-Gatters G5_verbundenj_dessen anderer Eingang über die Leitung LA an den (^-Ausgang des Monoflops M3 angeschlossen ist.

Der Ausgang des Nor-Gatters G 5 liegt am Λ-Rücksetzeingang des Alarmcounters AC, während dessen £"-Enable-Eingang direkt an der Versorgungsspannung VCCIiegt.

Die beiden Ausgänge Q1 und Q 2 des Alarmcounters AC liegen an den beiden Eingängen des Nand-Gatters G 6. Der Ausgang des Nand-Gatters G 6 ist einerseits mit dem Eingang des Inverters G 7 und andererseits mit dem einen Eingang des Exklusiv-Oder-Gatters G 9 verbunden, dessen anderer Eingang am (^-Ausgang des Nand-Gatters G15 des Flip-Flops FF6 liegt. Der Ausgang des Exklusiv-Oder-Gatters G 9 ist über die mit Clnh bezeichnete Leitung an den /(-Eingang des Flip-Flops FF3 angeschlossen; der /-Eingang des Flip-Flops FF3 liegt auf Massepotential.

Das im Inverter G 7 invertierte Signal des Nand-Gatters G 6 liegt einerseits über die mit Alarm bezeichnete Leitung am /πΛ-Clock Inhibit-Eingang des Divisionscounters DiCo 1 und andererseits an einem Eingang des Nand-Gatters G 8. das mit seinem anderen Eingang über die Leitung KAF an den <?2-Ausgang des Frequenzteilzählers FTZ2 angeschlossen ist. Der Ausgang des Nand-Gatters G8 des Alarmtreibers ALT ist einerseits über den invertierenden Treiber Ti an den einen Pol des Lautsprechers LSPund andererseits über die in Serie geschalteten invertierenden Treiber T2 und Γ3 sowie den dahintergeschalteten Kondensator C17 an den anderen Pol des Lautsprechers LSPangeschlossen. Der Lautsprecher LSP ist vorzugsweise ein richtungsbezogener Lautsprecher, dessen Tonfrequenz auf einen Wert von ungefähr 800 Hz eingestellt ist.

Das Anzeigeregister A ZR besteht aus den drei Anzeigeregistereinheiten AZR1 bis AZR 3. deren /?-Rücksetzeingänge jeweils über die Leitung Count an den iJ-Ausgaiig un Fiip-Fiup» FFI diigc3Ui!uv>cii smü. Ferner ist das Anzeigeregister AZR1 mit seinem E-Enable-Eingang an den (^-Ausgang des Gatters G 14 des Flip-Flops FF6 und mit seinem C-Clock-Eingang an den Ausgang des Exklusiv-Oder-Gatters G 4 angeschlossen. Die einzelnen Anzeigetreibereinheiten ATi bis ATZ sind mit den jeweiligen Anzeigeregistereinheiten AZR 1 bis AZR 3 in der Weise geschaltet, daß die jeweiligen Ausgänge Qi bis Q 4 der Anzeigeregistereinheiten mit den jeweiligen Eingängen A bis D der Anzeigetreibereinheiten verbunden sind. d. h. jeweils Q 1 mit A, Q 2 mit B. Q 3 mit Cund Q 4 mit D. Ferner ist der (?4-Ausgang des Anzeigeregisters AZR 1 mit dem ff-Enable-Eingang des Anzeigeregisters AZR 2 und der (?4-Ausgang des Anzeigeregisters AZR 2 mit dem £-EnabIe-Eingang des Anzeigeregisters AZR 3 verbunden. Die jeweiligen C-Clock-Eingänge der beiden Anzeigeregister AZR2 und AZRZ liegen jeweils auf Massepotential.

Die jeweiligen sieben Ausgänge a bis g der drei Anzeigetreibereinheiten AT\ bis ATZ sind an die jeweiligen sieben Segmente der drei LCD-Anzeigeeinheiten zur Anzeige der Einer-, Zehner- und Hundertersteilen angeschlossen, wobei die sieben Segmente der Anzeige beispielsweise sieben Striche sind, die in Form von zwei übereinander stehenden Quadraten mit einer

gemeinsamer Seite angeordnet sind und eine stilisierte »8« bilden. Durch entsprechende Ansteuerung der jeweiligen Ausgänge a bis g kommen dann die jeweiligen Ziffern 0 bis 9 an den entsprechenden Stellen zur Anzeige. Selbstverständlich können auch statt der LCD-Anzeigeelemente andere Anzeigeelemente verwendet werden, wie z. B. lichtemittierende LED-Dioden od. dgl., wenn sie eine entsprechend geringe Leistungsaufnahme besitzen und die Batterien nicht stärker als die LCD-Anzeige beanspruchen. Bei Verwendung derartiger anderer Anzeigeelemente müssen dann natürlich spezielle, entsprechend anzuschließende Typen von Anzeigeireiberelemenlen vorgesehen werden.

Blockschaltbild

Zur Erläuterung der generellen Wirkungsweise der Schaltung soll im folgenden unter Bezug auf die Fig 6 das Blockschaltbild erläutert werden. Wenn dabei der Begriff »Leitung« verwendet wird, so ist dieser Begriff im Sinne einer »Signalbahn« zu verstehen, so daß im Hinblick auf den detaillierten Stromlauf teilweise Einzelleitungen und teilweise Leilungsbündel gemeint sind.

Über die Leitung 101 gelangt das EKG-Signal des Patienten mit einem Pegel von ungefähr 1 mV zum Eingangsverstärker EV, der das Eingangssignal auf eine«' Pegel von ca. 100 mV verstärkt und über die Leitun? 102 dem Resonanzverstärker /? K zuführt- Der Resonanzverstärker /?Vselektiert aus dem EKG-Signal den QRS-Komplex heraus und wandelt dieses Signal in einen Rechteekimpuls um. mit dem über die Leitung 103 das Monoflop M 1 des Systolenmonos SM angestoßen wird.

Das Monoflop M 1 des Systolenmonos SM steuert seinerseits mit dem Signal »Syst« über die Leitung 104a und das Exklusiv-Oder-Gatter G13 im Anzeigetreiber A Tund über die Leitung 105 den Doppelpunkt DOPPm der Anzeige an. Ferner steuert das Monoflop Mi des Systolenmonos S/W über die Leitung 104 die Steuerlogik STL an: in der Steuerlogik STL werden die Signale MA. ~PA und PA 1 erzeugt, mit denen die Steuerlogik über die Leitung 106 den Zeitmeßzähler ZM bzw. über die

sowie über die Leitung 107 den Taktgenerator TG der Taktgebereinheit 7GF. startet.

Der Taktgenerator TG der Taktgebereinheit TGE steuert mit seinem Ausgang im 30 kHz-Takt über die Leitung 108 den Frequenzteilzähler FTZ. über die Leitung 108a den Divisionscounter DiCo und über die Leitung 1086 das Flip-Flop FF4 der Vergleichereinheit VGFan. Der Frequenzteilzähler l· IZ erzeugt nun einen 125 Hz-Takt, der über die Leitung 109 den Zeitmeßzäh-Ier ZMhochzählt: dieser 125 Hz-Takt des Frequenzteil Zählers FTZ liegt ferner als Signal »Com« über die Leitungen 109aund 1096am Anzeigetreiber ATbzw.an der Anzeige und erzeugt dort die für die LCD-Anzeige erforderliche Wechselspannung.

Erkennt die Steuerlogik STL den über die Leitungen 101, 102, 103 und 104 hereinkommenden dritten QRS-Komplex, so stoppt die J5teuer!ogik STL unter Erzeugung der Signale MA. PA und PA 1 über die Leitung 110 den Zeitmeßzähler ZM und gibt über die Leitung 111 den Divisionscounter DiCo zur Verarbeitung der über die Leitung 112 vom Zeitmeßzähler ZM anliegenden Daten frei. Die von der Steuerlogik STL mit dem Signal »Count« über die Leitungen 113 bzw. 1133 während des gesamten Zeitmeßzyklus auf 0 gehaltenen Anzeigeregister AZR bzw. Grenzfrequenz-

Vergleichsregister CVR werden nun freigegeben, und die Ergebnisimpulse des Divisionscounters DiCo können mit dem Signal »CAR« über die Leitung 114, die beiden Gatter G3und G 4 sowie die Leitungen 115 bzw. 115a das Anzeigeregister AZR bzw. das Grenzfrequenz- ΐ Vergleichsregister GVR hochzählen.

Am Ende einer derartigen Division, die der Frequ^pnzleilzähler FTZ mit einem Signal im 2 Hz-Takt über die; Leitung 116 der Steuerlogik STL signalisiert, wird das über die Leitung 118 am Anzeigetreiber AT anliegende Ergebnis des Anzeigeregisters AZR in den Anzeigetreiber AT übernommen, da die Steuerlogik STl. über die Leitung 117 b?w. 117a mit dem Steuersignal »LA» die Galler CZ und G4 bzw. den Anzeigetreiber AT ansteuert. Der Anzeigewert des Anzeigetreibers AT wird über die Leitung 119 in den LCD-Segmenten zur Anzeige gebracht.

Der sich während der Division im Grenzfrequenz-Verglcichsregisier G VR aufbauende Wert wird über die Leitung 120 von der Vergleichereinheit VGL· auf Gleichheil mit den Werten hin untersucht, die über die Leitung 121 vom Grenzwertspeicher GWSP an der Vergleichereinheit KGE anliegen. Die Vergleichereinheit VGE teilt der Alarmcountereinheit ACE über die Leitung 122 ein Unterschreiten des unteren Grenzfrequenzwertes bzw. ein Überschreiten des oberen Grenzfrequenzwertes mit. Nach dreimaligem Erkennen einer derartigen Unter- bzw. Überschreitung wird von der Alarmcountereinheit AC£ mit dem Signal »Alarm« über die Leitung 123 der Alarmtreiber ALT gestartet, jo der über die Leitung 124 an das 800 Hz-Takt-Signal »KηF« des Frequenzteilzählers FTZ angeschlossen ist und seinerseits über die Leitung 125 den Lautsprecher LSP erregt. Die den Alarmtreiber ALT startende Alarmcountereinheit ACE teilt den Alarmzustand gleichzeitig mil dem Signal »Clnh« über die Leitung 123a über das Gatter G 9 und die Leitung 126 der Steuerlogik STL mit, welche diesen Alarmzustand OJ Sekunden aufrecht erhält und dann durch Abgabe des Steuerbefehls »LA« an die Alarmcountereinheit ACE -to über die Leitung 127 den Alarmzustand beendet.

Die Einstellung der unteren bzw. der oberen

C\rpn-j{rpeu\t^t\'j mjWA Af*r ^tAtl^rlnaiL· ^"77 mit Hpm

Signal »Clnh« vom Grenzwerteinsteller GWEüber die Leitung 128. das Gatter G 9 und die Leitung 126 mitgeteilt, woraufhin die Steuerlogik STL eine sogenannte Pseudodivision startet. Gleichzeitig verhindert das vom Grenzwerteinsteller GWE über die Leitung 128a an den Gattern G3/G4 liegende Signal »FProg«. daß die Divisionsergebnisimpulse über die Leitungen so 114 und 115 bzw. 115a zum Anzeigeregister AZR bzw. zum Grenzfrequenz-Vergleichsregister GVR gelangen. Das über die Leitung 128a an den Gattern G3/G4 liegende Signal »FProg« sorgt weiterhin dafür, daß am Ende jedes Divisionszyklus das Anzeigeregister AZR und das Grenzfrequenz-Vergleichsregister GVT? über die Gatter G3/G4 und die Leitung 115 bzw. 115a jeweils um den Wert 1 hochgezählt werden. Der Grenzwerteinsteller GWE lädt ferner durch Anlegen eines Steuersignals »Store« über die Leitung 129 am Grenzwertspeicher GWSP diejenigen Daten in den Grenztwertspeicher GWSP, die über die Leitung 130 vom Grenzfrequenz-Vergleichsregister GVT? am Grenzwertspeicher GWSP anliegen.

Da das gesamte System der Schaltung ungefähr 15 Sekunden nach dem letzten empfangenen QRS-Komplex in den Stand-by-Betrieb übergehen soll, stoppt der Zeitmeßzähler ZM mit dem Signal »KST« den Taktgenerator TG der Taktgebereinheit TGE nach Ablauf dieses Zeitintervalls über die Leitung 131a und setzt über die Leitung 131 das Flip-Flop FF5 der Normierungseinheit NE, welches der Steuerlogik STL seinen Nofmiefungszustand mit dem Signal »MC« über die Leitung 132 mitteilt. Der Normierungszustand des Flip-Flops FF5 der Normierungseinheit J^E wird von der Steuerlogik STL mit dem Signal »LA« über die Leitung 133 aufgehoben, sobald ein neu ankommender QRS-Komplex erkannt wird.

Im folgenden sollen die einzelnen Funktionen des erfindungsgemäßen Herzfrequenzmessers anhand der Schaltungsanordnung nach Fig. 3 bis 6 erläutert werden.

Eingangsverstärker

Das EKG-Signal mit einem Pegel von ungefähr 1 Millivolt wird über zwei Klebeelektroden E1 und £"2 an der Brustwand des Patienten abgenommen, während als Neutraieiekirode Vm das uhrengehäuse ί i mit dem Metallarmband 12 verwendet wird. Das abgenommene 1 Millivolt EKG-Signal wird über zwei Kondensatoren Cl und C2 kapazitiv in den Eingangskreis des als aktiver Tiefpaß erster Ordnung geschalteten Operationsverstärkers OP1 eingekoppell, so daß etwaige Gleichspannungen unterdrückt werden. Die beiden zwischen den Kondensatoren Cl und C2 angeordneten, antiparallel geschalteten Dioden Di und D 2 verhindern eine Zerstörung des Differenzeingangs des Operationsverstärkers OPl infolge hoher statischer Spannungen.

Der Eingangsverstärker OP1 verstärkt das Eingangssignal von 1 Millivolt auf einen Pegel von ungefähr 100 Millivolt. Das 100 Millivolt Signal wird über einen aus dem Kondensator C5 und den Widerständen R 7 und R 8 bestehenden passiven Hochpaß an den Eingang des Resonanzverstärkers OP2 gelegt, der aus dem EKG den QRS-Komplex herausselektiert und das QRS-Signal auf einen Pegel von ungefähr 1 Volt verstärkt. Dem Resonanzverstärker OP2 ist ein selektiver Triggerverstärker OP3 nachgeschsltet, der über einen Hochpaß angekoppelt ist und seinerseits einen Resonanzverstärker zweiter Ordnung bildet. Der Trieeerverstärker OP3 formt den vom Resonanzverstärker OP2 erkannten analogen QRS-Komplex zu einem Rechtecksignal mit einem Pegel von etwa 2 Volt um.

Der als Hochpaß geschaltete Resonanzverstärker OP2 arbeitet mit einer Frequenz von 16 Hz, so daß langsamere Vorgänge, wie z. B. Bewegungsartefakte, nicht verstärkt werden und somit nicht weiter verarbeitet werden.

Aufsynchronisierung

Bei Erkennung eines ORS-Komplexes, d. h. wenn der Triggerverstärker OP3 ein Rechtecksignal erzeugt, wird über das als Pegelumsetzer arbeitende Gatter G16, mit dem das 2 Volt Rechtecksignal auf einen 3.6 Volt Logikpegel heraufgesetzt wird, das Monoflop M1 gestartet Das Monoflop /VfI läuft über ca. 40 Millisekunden und verhindert somit eine Doppeltriggerung der Aufsynchronisierlogik durch einen übergroßen QRS-Komplex, der zwei Ausgangsimpulse im Triggerverstärker OP3 auslösen kann. Gleichzeitig mit dem Monoflop Ml startet das Monoflop M 2 und läuft über 5 U3. Das Monoflop MT. startet über das Gatter G1 den Taktgenerator TG und erzeugt zusammen mit dem gesetzten Fiip-Fiop FFi den Impuls PA und setzt mit seiner Rückflanke das Flip-Flop FFl über den Eingang

Π 17 747

CP zurück. Der Ausgangsimpuls PA des Gatters G 18 löscht über das Gatter G O die Frequenzteilzähler FTZ I und FTZ2 auf O ein, erzeugt zusammen mit dem nicht gesetzten Flip-Flop FF2 über dessen Ausgang Q den Impuls PA 1 und setzt mit seiner Rückflanke das Flip-Flop FFl auf Count.

Der impuls PA i löscht den Zeitmeßzähler ZM, bestehend aus ZMi, ZM2 und ZM3, sowie den Frequenzteilzähler FTZ5 auf 0 ein. Ferner setzt der Impuls PA 1 über den S-Eingang das Flip-Flop FFA₁ das zur Erkennung der Über- bzw. Unterschreitung der «ingestellten Grenzfrequenzwerte dient.

Zeitmessung

Bei Beendigung des Impulses PA 1 beginnt die Messung des Zeitintervalls zwischen zwei QRS-Komplexen. Der Zeitmeßzähler ZM wird mit einer Frequenz »on 125 Hz hochgezählt. Diese Frequenz von 125 Hz wird von dem zentralen Taktgenerator TC, der selbst-Mnd über das Gatter G i auch fremdsiartbar ausgebildet ist und mit einer auf ± 1% genauen Frequenz von 30 kHz läuft, die über den durch 10 teilenden Frequenzieillähler FTZl. den einstellbar durch 12 oder 15 teilenden Frequenzteilzähler FTZ 2, der auf Teilen durch 12 steht, lind den durch 2 teilenden Frequenzteilzähler FTZ5 gebildet.

Der nächste QRS-Komplex triggert wieder das Monoflop M2 und das Monoflop MI₁ kann aber keinen Impuls PA erzeugen, da das Flip-Flop FFi nicht gesetzt fet. Das Flip-Flop FFl wird jedoch wieder durch die Rückflanke des Impulses über den CP-Eingang gesetzt. Der darauf folgende QRS-Komplex, d.h. der dritte QRS-Komplex in dieser Zählweise, triggert wieder das Monoflop Mi und das Monoflop M2. Da nun das Flip-Flop FFl gesetzt ist, erzeugt das Monoflop M2 wieder einen Impuls _PA. Der durch das Gatter G 18 invertierte Impuls PA kann keinen Impuls PA1 trzeugen, da das Flip-Flop FF2 gesetzt ist, so daß der Impuls T¹A über das Gatter G 2 das Flip-Flop FF3 setzt ■nd damit den Rechenprozeß einleitet.

Die Rückflanke des Impulses PA bzw. PA setzt das Flip-Flop FF2 zurück, das damit für eine neue

AufsvnrhrnnUipning hprpis ist nip Riirlfflnnlrp Ap<z

Impulses MA am Q-Ausgang des Monoflops MI kann (ias Flip-Flop FFl nicht zurücksetzen, weil der Vorbereitungseingang K des Flip-Flops FFl durch das Setzen des Flip-Flops FF3 auf 0 gegangen ist.

Rechnen

Die Rechenoperation wird durch das Setzen des Flip-Flops FF3 eingeleitet. Der Frequenzteilzähler FTZ2, der durch 12 oder durch 15 teilen kann, wurde (lurch das Nullsetzen des Flip-Flops FF2 auf Teilen durch 15 gesetzt. Damit ändert sich die Ausgangsfrequenz des Frequenzteilzählers F7Z2 auf einen Wert von 200 Hz. Durch den Impuls PA waren die Frequenzteilzähler F72T1 und FTZ 2 wieder gelöscht worden. Das gesetzte Flip-Flop FF3 verhindert über den Enable-Eingang E des Zeitmeßzählers ZM das Weiterzählen des aus den drei Zählern ZM1, ZM2 und ZM3 bestehenden Zeitmeßzählers ZM und gibt die Frequenzteilzähler FTZ3 und FTZA zum Arbeiten frei, welche durch das Nullsetzen des Flip-Flops FF3 über ihre Ä-Eingänge auf 0 gehalten waren.

Das Flip-Flop FF3 gibt ferner die über die MÄ-Eingänge auf 0 gehaltenen Divisions-Counter DiCo 1, DiCo 2 und DiCo 3 frei. Ferner hä-U das Flip-Flop FF3 das Monoflop M2 über dessen

CD-Eingang auf O, so daß eine Triggerung des Monoflops M 2 nährend des Rechenzyklus nicht möglich ist.

Die einzelnen Recheneinheiten DiCoI, DiCo2 und DiCo 3 des Divisions-Counters DiCo, die ihre Zeitdalen vom Zeilmeßzähler ZM über die jeweiligen Eingänge DPI, DP2, DP3 und DPA erhalten, führen nun die Division gemäß der eingangs erwähnten Formel

Anzeigewert = 15 000/r,w

durch. Die dem Divisionsefgebnis entsprechende Anzahl von Impulsen wird am Ausgang »0« des Divisions-Counters DiCo 1 als Count-Anzeige-Register bzw. O\/?-Impulse abgenommen. Die als Konstante in die Formel eingesetzten 15 000 Impulse werden über die Frequenzleilzähler FTZl. FTZ2, FTZ3 und F7^4 abgezählt. Mit dem Ende des letzten der 15 000 Impulse wird über den Eingang B das Monoflop /W3 gestartet das ebenfalls über ca. 5 us läuft und den Rechenzyklus

2ü Beendet.

Aufbau und Anzeige des Divisionsergebnisses

Das Divisionsergebnis wird in den Registern AZR I₁ AZR 2 und AZR 3 des Anzeigeregisters AZR aufgebaut.

Das Anzeigeregister AZR war vom Flip-Flop FF2 während der Zeitmessung über die jeweiligen »R«-Kmgänge auf 0 eingelöscht worden und wird von den Impulsen CAR hochgezählt, die über die Gatter G3 und G4 am C-Eingang des Anzeigeregisters AZRX

JO ankommen. Das Anzeigeregister AZR arbeitet im BCD-Code und stellt damit dem aus den Treibereinheiten ATl, AT2 und AT3 bestehenden Anzeigetreiber /ITdirekt anzeigbare Werte zur Verfugung.

Mit der Triggerung des Monoflops M3 entsteht der

J5 Load-Azeigeimpuls LA. Mit diesem Impuls LA wird der augenblickliche Meßfrequenzwert, der im Anzeigeregister AZR an den jeweiligen Ausgängen Q1 bis QA der Anzeigeregister AZR i bis AZR 3 steht und damit auch an den Eingängen A, B, C, D der Anzeigetreiber ATl,

•ίο AT2 und AT3 anliegt, in den Anzeigetreiber AT übernommen und damit über die jeweiligen Segmentleitungen a bis gzur Anzeige gebracht.

I Inahhängig vom auf der Anzeige 13 angezeigten Frequenzwert löst der 40 ms-Impuls des Monoflops M1 mit dem Signal Syst über das Gatter G 13 und dem Signal DOPPe'in Aufblinken des Doppelpunktes 14 der Anzeige im Systolenrhythmus der Herzfrequenz aus.

Überwachung der Einhaltung des eingestellten
Frequenzbereiches

Gleichzeitig mit dem Hochzählen des Anzeigeregisters AZR wird das aus den Registern GVT? 1 und G VR 2 bestehende Grenzfrequenz-Vergleichsregister GVT? hochgezählt, das vorher ebenfalls vom Flip-Flop FF2 über die jeweiligen »/?<r-Eingänge auf 0 eingelöscht worden war. Im Grenzfrequenz-Vergleichsregister GVR erfolgt jedoch der Aufbau des Divisionsergebnisses binär, so daß der Vergleich mit nur zwei 4-Bit-Vergleichern im Frequenzwertbereich von 0 bis 255 möglich ist

Das sich im Grenzfrequenz-Vergleichsregister GVT? aufbauende Divisionsergebnis liegt über die jeweiligen Ausgänge Ql bis Q 4 der Register GVT? 1 und GVT? 2 an den jeweiligen Eingängen A 0 bis A 3 der beiden Vergleicher VGl bzw. VG 2 des Vergleichers VG. Das £~·Λ aufbauende Divisionsergebnis wird vom Vergleicfier VG zusammen mit dem aus den Speichereinheiten Smin 1 und Smin 2 bestehenden Speicher Smin für die

Untere Grenzfrequenz auf Gleichheit untersucht, wobei die Vergleicher KGl und VG 2 mit ihren jeweiligen Eingängen BG bis 03 durch das den jeweiligen .^/s-Eingängen der Speicher Smin 1 und 5m//! 2 liegende bignal an die jeweiligen Ausgänge QQ bis Q 3 der Speicher Smin ί und Smin 2 angeschlossen sind.

Wird während dieses Zählens Gleichheit zwischen dem hochgezählten Wert und dem abgespeicherten Wert, d. h. dem unteren Grenzfrequenzwert gefunden, so geht der »A = ßce-Ausgang des Vergleichers VG 2 auf »high« und damit auch der K-Eingang des Flip-Flops FF 4 auf »high«.

Dadurch setzt die nächste positive Flanke des vom Taktgeber TG erzeugten 30 kHz-Taktes das Flip-Flop FF4 auf 0. Dadurch werden aufgrund des an den jeweiligen Dis-Eingängen der Speicher Smin 1 und Smin 2 liegenden Signals die jeweiligen Eingänge BO bis 04 der Vergleicher VG 1 und VG 2 vom Speicher Smin abgetrennt und die jeweiligen Ausgänge QO bis VJ dci" Speicher StüäXi Und SiTiäX 2 für die übcFc Grenzfrequenz an die jeweiligen Eingänge 00 bis 04 der Vergleichet VGl und VG 2 angeschlossen, da das entsprechende Signal vom O-Ausgang des Flip-Flops FF4 an den jeweiligen Dis-Eingängen der Speicher Smax 1 und Smax 2 anliegt.

Anschließend wird der Registerinhalt des Grenzfrequenz-Vergleichsregisters GVR mit dem Speicherinhalt des Speichers Smax für die obere Grenzfrequenz verglichen und auf A> B untersucht, d.h. es wird überprüft, ob das Grenzfrequer^-Vergleichsregister GVR einen größeren Wert aufweist 'ils die eingespeicherte obere Grenzfrequenz. Wird die eingestellte obere Grenzfrequenz überschritten, so geht der »A > 0«-Ausgang des Vergleichers VG 2 auf »high« und ermöglicht durch das Ansteuern des Vorbereitungseingangs /des Flip-Flops FF4 das Setzen des Flip-Flops FF4 durch den Taktgeber TC Damit ist klar, daß das Flip-Flop FF4 nur dann auf 0 ist, wenn normale Frequenzen, d. h. zwischen der oberen und der unteren Grenzfrequenz liegende Frequenzwerte gemessen und gezählt werden.

Der Impuls LA, der das Divisionsergebnis über die ieweilieen Z-tZ-Eineänee in die Anzeieetreiber ATi bis AT3 transportiert, versucht den Alarmcounter ACüber den C-Eingang hochzuzählen. Wird jedoch das Flip-Flop FF4 nicht gesetzt, da ein zwischen der unteren Grenzfrequenz und der oberen Grenzfrequenz liegender Frequenzwert festgestellt wird, so wird der Alarmcounter AC über seinen »/?<e-Eingang über das Gatter G 5 und den R- Eingang auf 0 gesetzt

Alarmauslösung

Wird der Alarmcounter AC dreimal hintereinander vom Flip-Flop FF4 über das Gatter G 5 nicht auf 0 gesetzt, so erreicht der Alarmcounter AC mit der Vorderflanke des dritten LA-Impulses die Stellung »3«, die über die Gatter G6 und Gl das Signal »Alarm« auslöst. Das Signal »Alarm« läßt den 800 Hz-Takt des am Q2-Ausgangdes Frequenzteilzählers FTZ2 liegenden KAF-Signals am Gatter G 8 durch. Das durchgelassene Signal KAFerregt dann über die Treiber Tl, T2 und T3 sowie den Entkopplungskondensator C17 den Lautsprecher LSP.

Die Stellung »3« erzeugt ferner über das Gatter G 9 den Count-Inhibit-Impuls CInh, mit dem verhindert wird, daß mit der Rückflanke des LA-Impulses das Flip-Flop FF3 zurückgesetzt wird und damit die Möglichkeit einer erneuten Aufsynchronisierung auf einen neuen QRS-Konplex durch die Triggerung des Monoflops M 2 gegeben ist. Durch das Nichtzurücksetzen des Flip-Flops FF3 bleibt der Rechenmodus erhalten.

ί Das vom Ausgang des Inverters G 7 am /n/i-Eingang des Divisions-Counters DiCo 1 liegende Signa' »Alarm« verhindert jedoch, daß der Divisions-Counter CAR-Impulse abgibt und damit das Ergebnis im Anzeigeregister AZR und im Grenzfrequenz-Vergleichsregister GVR

ίο verfälscht wird.

Nach Ablauf des 15 000 Impulse langen Rechenzyklus, während dessen das akustische Warnsignal über den Lautsprecher LSP erzeugt wird, läßt das dann generierte M-Signal mit seiner Vorderflanke den

Ii Ai.irmcounter AC&uf die Stellung »4« weiterzählen, die bei der gewählten Decodierung seiner »O«-Stellung entspricht. Damit werden die Signale Alarm und Count-Inhibit zurückgenommen, der Alarmton erlischt und die Rückflanke des M-Impulses setzt das Flip-Flop

Jw FFj über den C"-Cingang zurück, so daß die Möglichkeit einer neuen Aufsynchronisierung gegeben ist.

Stand-by-Betrieb

Mit Beendigung eines Rechenzyklus, d.h. mit dem Zurücksetzen des Flip-Flops FF3 durch die Rückflanke eines M-Impulses, wird der Zeilmeßzähler ZM über den f-Eingang des Zählers ZM \ zum Hochzählen freigegeben. Wenn nun nicht innerhalb eines etwa 15

JO Sekunden langen Zeltintervalls ein neuer QRS-Komplex das Monoflop M\ und damit das Monoflop M 2 startet und damit den Zeitmeßzähler ZM auf 0 setzt, so zählt der Zeitmeßzähler ZM so lange, bis der Ausgang Q 3 des Zeitmeßzählers ZM3 auf »high« geht. Dieses

J5 i>high«-Signal erzeugt über den Inverter G10 das KST-Signal, das übe£den CD- Eingang den Taktgenerator TG stoppt. Das /CST-Signal erzeugt über das Gatter GIl das Master-Clear-Signal MC Das MC-Signal bewirkt über den 5-Eingang das Setzen des Flip-Flops FF5, das über die jeweiligen ß/-Eingänge an den Anzeigetreibern ATX, AT2 und AT3 die Anzeige löscht, so daß kein Frequenzwert mehr angezeigt wird.

Durch das Abschalten des Taktgenerator TG wird die Versorgungsstromstärke in der Logikschaltunp von 35 Mikroampere auf ca. 15 Mikroampere reduziert und beträgt nicht einmal 50% der normalen Betriebsstromstärke. Das Master-Clear-Signal MC wird auch beim Einschalten, d. h. beim Einsetzen der Spannungsversorgung, über das RC-G\\ed mit dem Widerstand R 23 und

Μ den Kondensator C16 am zweiten Eingang des Gatters GIl erzeugt. Das MC-Signal normiert die gesamte Logik, damit jederzeit eine neue Aufsynchronisierung erfolgen kann.

_S5 Einstellung der Grenzfrequenzen

Die Einstellung der oberen und der unteren Grenzfrequenzwerte erfolgt im Stand-by-Betrieb mit Hilfe der beiden Reed-Kontakte Reedmax und Reed- min, die mit extern herangeführten Magneten unabhängig voneinander geschlossen werden können. Durch das Schließen des Reed-Kontaktes Reedmax wird das Signal KProg, das bei nicht geschlossenem Reed-Kontakt Reedmax über einen hochohmigen Widerstand /?25 auf dem Wert VCC der Versorgungsspannung gehalten ist, an das Signal EProg angeschaltet. Das Signal EProg ist das am 01-Ausgang des Zeitmeßzähiers ZMi liegende Signal, das im Stand-by-Betrieb in jedem Fall auf 0 liegt, so daß auch das Signal KProg auf

0 geht Das Signal KProg setzt über den ^Eingang das aus den Gattern G14 und G 15 bestehende Flip-Flop FF6 und triggert über den ß-Eingang das Monoflop M2. Gleichzeitig setzt das Flip-Flop FFS mit dem Impuls EProgdas Flip-Flop FFl über den S-Eingang, so daß das Monuflop M2 und das Flip-Flop FFl den Impuls PA bzw. VA erzeugen.

Da im Stand-by-Betrieb immer noch der £S7" Impuls am Gatter GIl anliegt, ist das Flip-Flop FF2 durch den am Gatter GIl erzeugten MC-Impuls zurückgesetzt, so daß das Gatter G17 den Impuls PA 1 erzeugt Der Impuls PA 1 normiert sämtliche Zählereinheiten ZM1, ZM2 und ZM 3 des Zeitmeßzählers ZM. wobei der Q 3-Ausgang des Zeitmeßzählers ZM 3 auf 0 gesetzt wird, so daß das Signal KST und damit das MC-Signal verschwinden.

Soba'd das KST-Signal weggenommen ist, wird der Taktgenerator TC freigegeben und die Rückflanke des am Q-Ausgang des Monoflops Λ-/2 erzeugten Signals kann über das Gatter G1 und den Emgang_ß den Taktgenerator TG starten Die Rückflanke von PA b/w. PA setzt über den CP-Eingang das Flip-Flop FFZ welches das Anzeigeregister AZR und das Grenzfrequenz-Vergleichsregister GVR löscht. Der durch die Frequenzteilzähler FTZ \. FTZ 2 und FTZ5 auf 125 H/ λ heruntergeteilte Takt des Taktgebers TG zählt nun den Zeitmeßzähler ZM hoch. Das am Ausgang Q 1 des Zeitmeßzählers ZM1 abgenommene Signal EProg geht damit nach »high« und wieder auf 0. Bei geschlossener.. Reed-Kontakt Reedmax geht mit dem Signal EProg so auch das Signal KProg auf »»high« und wieder auf 0. wobei die dabei entstehende negative Flanke des Signals KProg das Monoflop M 2 über seinen B- Eingang triggert.

Das getriggerte Monoflop M2 und das immer noch π durch das Signal FProg über den S-Eingang_gesetzte Flip-Flop FFl erzeugen den impuls PA bzw. PA. Da das Flip-Flop FF2 gesetzt ist. wird über das Gatter G 2 und den S-Eingang das Flip-Flop FFl gesetzt. Der Zeitmeßzähler ZM wird gestoppt und das Signal EProg bleibt aktiv.

Die Binärzähler DiCoX. DiCo 2 und DiCo 3 des Divisions-Counters führen nun zwar eine Rechenoperation durch, jedoch können die CAR-Impulse des Divisionsergebnisses nicht wie bei einer »normalen« Rechenoperation das Anzeigeregister AZR über die Gatter G 3 und G 4 hochzählen, da das Signal KProg am Gatter G 3 diesen Weg sperrt. Die Anzeigeregister AZR und GVR bleiben damit auf 0 stehen. Hat der Taktgeber TG nach 0.5 Sekunden 15 000 Impulse w erzeugt, so generiert das Monoflop Ml einen Load-Anzeigeimpuls LA. Dieser M-Impuls transportiert nun. wie nach jeder Rechenoperation, die jeweiligen Werte der An/eigeregister AZR 1 bis AZR 3 in die Anzeigetreiber ATX bis ATl und setzt mil der -,5 Rückflanke des /.Almpulses über den CP-F.ingang und das Flip-Flop FF5 zurück. Das Flip-Flop FF5 gibt über den Bl- Eingang die Anzeige an den Anzeigetreiber ATX, AT2 und A73 frei, so daß die Anzeige den Wert 000 anzeigt.

Da der Reed-Kontakt Reed max noch immer geschlossen ist und damit das Gatter G12 freigibt, generiert der L 4-ImpuIs den Impuls Store, der an den jeweiligen Store Enable Eingängen ST der Speicher SmaxX und Smax 2 sowie bei ges :hlossenem Reed-Kontakt Reed min auch an den jeweiligen ST-Eingängen der Speicher Smin 1 und Smin 2 anliegt Das hat zur Folge, daß die an den jeweiligen Q1 bis Q 4-Ausgängen der Register GW? 1 und GVR 2 sowie den jeweiligen DO bis D3-Eingängen der Speicher Smax 1 und Smax 2 bzw. der Speicher Smin 1 und Smin 2 anliegenden Signale und damit der im Grenzfrequenz-Vergleichsregister GVR vorhandene Wert in den Speicher für die obere bzw. untere Grenzfrequenz übernommen werden.

Der Impuls Store setzt ferner über den R-Eingang das Flip-Flop FF4 zurück und verhindert damit eine Alarmauslösung. Außerdem versucht das EÄ-Signal über den ^-Eingang das Flip-Flop FF6 zurückzusetzen, da aberjias Signal KProg immer noch aktiv ist kann das Signal LA nur den (^-Ausgang des_FIip-Flops FF6 für die Dauer des Impulses LA bzw. LA auf »high« setzen. DU; regative Flanke, die am Ende des Impulses LA bzw. LA am C5-Ausgang des Flip-Flops FF6 entsteht, zählt das Anzeigeregister AZR und das Grenzfrequenz-Vergleichsregister GVR um eine Stelle hoch. Die Rückflanke von LA versucht über den CP-Eingang das Flip-Flop FF3 zurückzusetzen, was aber — wie bereits unter dem Stichwort Alarmauslösung erläutert — vom Count-Inhibit-iiignal Clnh verhindert wird, das vom Flip-Flop FF6 über das Gatter G9 gebildet wird. Somit wiederholt sich der Rechenzyklus.

Wieder kann aufgrund des vom Signal KProg gesperrten Gatters G 3 weder das Anzeigeregister AZR noch das Grenzfrequenz-Vergleichsregister GVR weitergezählt werden, so daß die Impulse LA und Store in den Anzeigeregistern AZRX bis AZRl und den Anzeigetreibern ATX bis ATl jeweils den Wert 001 erzeugen. Das Anzeigeregister AZR und das Grenzfrequen/Vergleichsregister GVR werden nun eine Stelle hochgezählt. Dieser Vorgang wiederholt sich so lange, bis der Reed-Kontakt Reed max durch Entfernen des externen jyl tgneten geöffnet wird. Dann wird durch den Impuls LA das Signal FProg gelöscht und das C'ount-Inhibit-Signal Clnh verschwindet, wobei die Rückflanke von LA das Hip-Flop FF3 zurürkselzt.

Damit wartet die Logikschaltung wieder auf den nächsten QRS-Komplex. um mit einer erneuten Aufsynchronisierung zu beginnen; kommt aber der nächste QRS-Komplex nicht innerhalb von ungefähr I "> Sekunden, so schaltet die Digitalschaltung selbsttätig wieder auf Stand-by-Belrieb

Hierzu 4 Blatt Zeichnunpen

Claims (15)

Patentansprüche:

1. An einem Armband am Arm zu tragendes Herzfrequenzmeßgerät, das mit am Körper getragenen, die Herzaktionsspannungen abnehmenden Meßelektroden über ein Kabel verbunden ist und eine optische Anzeige für die gemessene Herzfrequenz liefert, dadurch gekennzeichnet, daß das Herzfrequenzmeßgerät eine in einem armbanduhrgroßen Gehäuse (11) unterbringbare, miniaturisierte Digitalschaltung (18, 19, 20) zur an sich bekannten digitalen Anzeige (13, 14, 17) der Herzfrequenz aufweist, welche einen als Hochpaß geschalteten Resonanzverstärker (RV) zur Unter- 'S drückung der Verstärkung und Anzeige von Bewegungsartefakten enthält.

2. Herzfrequenzmesser nach Anspruch 1, dadurch gekennzeichnet, daß das Gehäuse (11) und/oder das Armband (12) als neutrale Elektrode (VM) ausgebil- 2u Clet ist.

3. Herzfrequenzmesser nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Digitalschaltung eine Digitalanzeigeeinrichtung (13) mit in LCD-Technik hergestellten Anzeigeelemenlen (17) zur Ziffernanzeige von Frequenzwerten aufweist.

4. Herzfrequenzmesser nach Anspruch 3, dadurch gekennzeichnet, daß die digitalen Anzeigeelemente (17) ein Absinken der Betriebsspannung unter eine w vorgegebene Schwelispannung mit nachlassender Leuchtkraft anzeigen.

5. Herzfrequenzmesser nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß tusätzlich zum Digitalschaltl.reis ein Schaltkreis zur '5 Ansteuerung einer Anzeige (J-.) mit mindestens tinem Punkt vorgesehen ist, der im gemessenen Systolenrhythmus der Herzfrequenz aufblinkt.

6. Herzfrequenzmesser nach Anspruch 5, dadurch gekennzeichnet, daß die blinkenden Punkte (14) !wischen der Hunderter- und der Zehnerstelle der Ziffernanzeige (17) angeordnet sind.

7. Herzfrequenzmesser nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Digitalschaltung eine auf eine obere und eine untere ⁴^ Grenzfrequenz ansprechende Alarmeinrichtung (LSP) aufweist, die bei Über- bzw. Unterschreiten tier Grenzfrequenzen ein akustisches Signal abgibt.

8. Herzfrequenzmesser nach Anspruch 7, dadurch gekennzeichnet, daß die Wete für die beiden Grenzfrequenzen auf beliebige, ganzzahlige Werte rwischen 0 und 255 einschließlich 0 einstellbar sind.

9. Herzfrequenzmesser nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß die Digitalschaltung rum Einstellen der unteren und der oberen w Grenzfrequenz jeweils einen mit einem externen Magneten schließbaren Reed-Kontakt (Reedmax, Reedmin) aufweist, der während der Anwesenheit des jeweiligen Magneten einen Taktgenerator (TG) ftnsteuert, Register (AZR 1 - AZR 3), Speicher ⁶» (Smax. Smin) und Zähler (DiCo 1 - DiCOZ) auf Null setzt und in vorgegebenem Takt eine kontinuierliche Impulsfolge zum Hochzählen von Frequenzwerten eines Schaltkreises auslöst, wobei der zuletzt gezählte Frequenzwert als Grenzfrequenz in einem Speicher gespeichedrt wird.

10. Herzfrequenzmesser nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß die Digitalschaltung zum Einstellen der unteren und der oberen Grenzfrequenz zwei jeweils mechanisch mit einem Bügel od. dgl. betätigbare Mikrotastschalter aufweist, die bei Betätigen bzw. Herunterdrücken der jeweiligen Tastschalter den Taktgenerator (TG) ansteuern, Register (AZR 1 bis AZR 3), Speicher (Smax, Smin) und Zähler (DiCo 1 bis DiCo 3) auf 0 setzen und in vorgegebenem Takt eine kontinuierliche Impulsfolge zum Hochzählen von Frequenzwerten eines Schaltkreises auslösen, wobei der ».uletzt gezählte Frequenzwert als Grenzfrequenz in dem jeweiligen Speicher gespeichert wird.

11. Herzfrequenzmesser nach Anspruch 9 oder 10. dadurch gekennzeichnet, daß die Meßeinrichtung für externe Signale beim Einstellen der Grenzfrequenzen abgeschaltet ist und daß die Digitalschaltung einen an die Digitalanzeige (13,17) angeschlossenen Schaltkreis (ATt- AT3) betätigt, die den jeweils gezählten Frequenzwert anzeigt

12. Herzfrequenzrnesser nach einem der Ansprüche 7 bis 11, dadurch gekennzeichnet, daß die Alarmeinrichtung (LSP) während der Einstellung der Grenzfrequenzen abgeschaltet ist.

13. Herzfrequenzmesser nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Digitalschaltung beim Ausbleiben von Eingangsimpulsen am Eingangsverstärker (OP ¹I — OP 3) nach einem vorgegebenen Zeitintervall selbsttätig auf Stand-by-Betrieb umschaltet, in dem ihre Leistungsaufnahme nur einen Bruchteil der normalen Betriebsleistungsaufnahme beträgt.

14. Herzfrequenzmesser nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die miniaturisierte Digitalschaltung aus in C-MOS-Technik hergestellten Bauelementen aufgebaut ist.

15. Herzfrequenzmesser nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Spannungsversorgung der miniaturisierten Digitalschaltung langzeit-spannungskonstante Quecksilberzellen aufweist.