DE2717747A1 - Herzfrequenzmesser - Google Patents

Description

Herne 1, 8000 München 40,

FrelllgrathstraBe 19 ni«l lni D M p.kr Eiscnachor Straße 17

Postfach 1140 Uipi. -Ing. H. Π. Ε3ΠΓ Pat.-Anw. Betzler

Pat.-Anw. Harnnsnn-TrmtopoM rjinl -Phv«i Eduard ΒθίζΙθΓ Fernsprecher: 36 30 11

Fernsprecher: 51013 ι#ΐ|#ι. »ja. kwuaiu wsmibi 36 30 12

⁵¹⁰¹⁴ Dipl.-lng. W. Herrmann-Trentepohl ^3β3013

Telcgrammanschrift: Telegrammanschriit:

Bahrpatente Herne PATENTANWÄLTE Babetzpat München

Tel ex 08228853 ^ Telex 5215360

Bankkonten:

λ η Bankkonten:

2 J Ί / 7 Δ j Dayerische Vereinsbank München 952

Dresdner Bank AG Herne 7520 499

Dresdner Bank AG Herne 7-520 499 Postscheckkonto Dortmund 558 68-467

_Re„ MO 5499 Sj/st

In der Antwort biUe angeben

Zuschritt bitte nach:

München

Walter Schmid, Bahnhofstraße 7-9, 8870 Günzburg

Herzfrequenzmesser

Die Erfindung betrifft einen Herzfrequenzmesser mit einem am Arm zu tragenden Frequenzmeßgerät, mit einem das Meßgerät mit am Körper getragenen Meßelektroden verbindenden Kabel und mit einer optischen Anzeige für die gemessene Herzfrequenz.

Ein derartiger Herzfrequenzmesser oder Herz-Kardiotachometer ist beispielsweise in der DT-OS 2 309 467 beschrieben und weist einen in einem Gehäuse untergebrachten Analogrechner auf, der an zwei am Brustkorb des Patienten befestigten Elektroden angeschlossen ist, die Herzfrequenz in Herzschlägen pro Minute berechnet und den errechneten Wert auf einem Tachoinstrument mit einer Skala zur Anzeige bringt. Das dort beschriebene Gerät ist aber noch mit einer Reihe von Nachteilen behaftet. Einerseits ist der an eine 9 Volt Batteriespannung angeschlossene Rechner ein Analogrechner, der im allgemeinen eine recht hohe Leistungsaufnahme besitzt, so daß die verwendeten Batterien häufig ausgetauscht werden müssen, andererseits hat das dort angegebene Gerät ein bc\r(x cMlic^e^ G£|w'tcht, das den jeweiligen Benutzer behindert, da das Gerät zweckmäßigerweise ständig

709852/0695

getragen werden muß. Ein weiterer gravierender Nachteil ist in der Größe des dort angegebenen Gerätes zu sehen, das etwa so lang wie eine Hand ist und die Bewegungsfreiheit des Benutzers beeinträchtigt. Insbesondere wirkt aber das dort angegebene Gerät aufgrund seiner Größe in der exponierten Stellung am Handgelenk als Blickfang, der in unerwünschter Weise die Neugier von Dritten erregt. Ein derartiger Effekt ist insbesondere deswegen unerwünscht, da die Benutzer in den meisten Fällen herzkranke Patienten und Rekonvaleszenten sind, die ihre Herztätigkeit ständig kontrollieren müssen und die keinerlei psychologischer Belastung ausgesetzt sein sollen.

Ferner ist bereits eine Vorrichtung zur Herzfrequenzmessung mit einem in einem kastenförmigen Gehäuse untergebrachten batteriebetriebenen Verstärker, mit drei über einzelne Kabel an den Verstärker angeschlossene Klebeelektroden zur Aufnahme eines Elektrokardiogramms und mit einer über drei Kabel an das Verstärkergehäuse angeschlossenen Armbanduhr zur Anzeige der gemessenen Herzfrequenz durch eine entsprechende Zeigerstellung bekannt. Eine derartige Vorrichtung weist aber ebenfalls eine Reihe von Nachteilen auf, da sie eine unerwünscht große Anzahl von Einzelteilen aufweist, die an verschiedenen Orten am Körper bzw. in der Kleidung untergebracht und mit jeweils drei Kabeln miteinander verbunden sein müssen. Ferner läuft der batteriebetriebene Verstärker mit einer Batteriefüllung nur 72 Stunden lang und die federbetriebene Uhr muß alle 24 Stunden aufgezogen werden. Während der die Stromversorgung und den Verstärker enthaltende Kasten mit dem Rechner und dem Impulsgeber in der Tasche zu tragen ist, wird die Uhr, die lediglich zur Anzeige der gemessenen Herzfrequenz dient, am Arm getragen und weist keinerlei Sicherheitseinrichtung auf, die eine

709852/0695

besonders niedrige oder eine besonders hohe Herzfrequenz signalisiert. Es kommt hinzu, daß die Vielzahl von Einzelteilen sehr lästig ist und daß die über Kabel mit dem in der Tasche zu tragenden Verstärker verbundenen Elektroden die Neigung haben, sich zu lösen, da die Kabel durch die Kleidungsstücke hindurch zum Verstärker geführt sind.

Aufgabe der Erfindung ist es, eine konstruktive Ausbildung eines Herzfrequenzmessers mit einem am Arm zu tragenden Frequenzmeßgerät anzugeben, der sämtliche Meß- und Überwachungseinrichtungen aufweist und keine unechten Impulse zur Anzeige bringt.

Die erfindungsgemäße Lösung besteht darin, einen Herzfrequenzmesser der im Oberbegriff des Anspruchs 1 bezeichneten Art mit einer in einem armbanduhrgroßen Gehäuse untergebrachten miniaturisierten Digitalschaltung minimaler elektrischer Leistungsaufnahme zu digitalen Messung und Anzeige der Herzfrequenz auszubilden, die einen als Hochpaß geschalteten Resonanzverstärker zur Unterdrückung der Verstärkung und Anzeige von Bewegungsartefakten aufweist.

In weiterer Ausbildung der Erfindung ist das Gehäuse oder das Armband als neutrale Elektrode ausgebildet.

Besonders vorteilhaft ist es, wenn die Digitalschaltung eine Digitalanzeigeeinrichtung mit in LCD-Technik hergestellten Anzeigeelementen zur Ziffernanzeige von Frequenzwerten aufweist, wobei die digitalen Anzeigeelemente ein Absinken der Betriebsspannung unter eine vorgegebene Schwellspannung mit nachlassender Leuchtkraft anzeigen können.

Zweckmäßigerweise ist zusätzlich zum Digitalschaltkreis ein Schaltkreis zur Ansteuerung einer Anzeige mit mindestens

709852/0695 " ^k '

-κ-

einem Punkt vorgesehen, der im gemessenen Systolenrhythmus der Herzfrequenz aufblinkt, wobei sich der oder die blinkenden Punkte vorteilhafterweise zwischen der Hunderter- und der Zehnerstelle der Ziffernanzeige befinden.

In weiterer Ausbildung der Erfindung weist die Digitalschaltung eine auf eine obere und eine untere Grenzfrequenz ansprechende Alarmeinrichtung auf, die bei Über- bzw. Unterschreiten der Grenzfrequenzen ein akustisches Signal abgibt; die Werte für die beiden Grenzfrequenzen sind dabei auf beliebige, ganzzahlige Werte zwischen 0 und 255 einschließlich 0 einstellbar.

Besonders vorteilhaft ist es, wenn die Digitalschaltung zum Einstellen der unteren und der oberen Grenzfrequenz jeweils einen mit einem externen Magneten schließbaren Reed-Kontakt aufweist, der während der Anwesenheit des jeweiligen Magneten einen Taktgenerator ansteuert, Register, Speicher und Zähler auf Null setzt und in vorgegebenem Takt eine kontinuierliche Impulsfolge zum Hochzählen von Frequenzwerten eines Schaltkreises auslöst, wobei der zuletzt gezählte Frequenzwert als Grenzfrequenz in einem Speicher gespeichert wird.

Bei einer anderen bevorzugten Ausführungsform ist die Digitalschaltung zum Einstellen der unteren und der oberen Grenzfrequenz mit zwei jeweils mechanisch betätigbaren Mikrotastschaltem versehen, die bei Betätigen bzw. Herunterdrücken der jeweiligen Tastschalter einen Taktgenerator ansteuern, Register, Speicher und Zähler auf Null setzen und in vorgegebenem Takt eine kontinuierliche Impulsfolge zum Hochzählen von Frequenzwerten eines Schaltkreises auslösen, so daß der zuletzt gezählte Frequenzwert als Grenzfrequenz im jeweiligen Grenzfrequenzspeicher gespeichert wird.

709852/0695

Zweckmäßigerweise ist beim Einstellen der Grenzfrequenzen die Meßeinrichtung für externe Signale abgeschaltet, und die Digitalschaltung betätigt einen an die Digitalanzeige angeschlossenen Schaltkreis, die den jeweils gezählten Frequenzwert anzeigt; auch die Alarmeinrichtung ist zweckmäßigerweise während der Einstellung der Grenzfrequenzen abgeschaltet.

In weiterer Ausbildung der Erfindung schaltet die Digitalschaltung beim Ausbleiben von Eingangsimpulsen am Eingangsverstärker nach einem vorgegebenen Zeitintervall selbsttätig auf Stand-by-Betrieb um, in dem ihre Leistungsaufnahme nur einen Bruchteil der normalen Betriebsleistungsaufnahme beträgt.

Besonders vorteilhaft ist es, wenn die Digitalschaltung des erfindungsgemäßen Herzfrequenzmessers aus in C-MOS Technik hergestellten Bauelementen aufgebaut ist und ihre Spannungsversorgung langzeit-spannungskonstante Quecksilberzellen aufweist.

Der im Gehäuse einer Armbanduhr untergebrachte erfindungsgemäße Herzfrequenzmesser ist an einen integrierten Batteriesatz mit einer Lebensdauer von etwa sechs Monaten bei Dauereinsatz des Gerätes angeschlossen und zeigt den augenblicklichen Herzfrequenzwert mit Ziffern an, wobei zusätzlich zur Beruhigung des Benutzers eine Anzeige im Herzrhythmus aufblinkt und damit selbst bei unveränderter Herzfrequenz die Funktionsfähigkeit des Gerätes anzeigt.

Zur Aufnahme des Elektrokardiogramms (EKG) ist der Eingangsverstärker der Digitalschaltung kapazitiv an die Eingangselektroden gekoppelt, so daß aufgrund der galvanischen Trennung kein stati-

709852/0695

scher Strom über die Elektroden fließt. Die Digitalschaltung ist zweckmäßigerweise aus C-MOS oder Cosmos-Schaltkreisen aufgebaut, bei denen die durch die Digitalisierung entstehende Fehlerrate gering gehalten ist. Da der erfindungsgemäße Herzfrequenzraesser durch den direkten Kontakt mit dem menschlichen Körper keinen großen TemperatürSchwankungen ausgesetzt ist und die Stromversorgung durch die zweckmäßigerweise verwendeten Quecksilberzellen relativ spannungskonstant ist, beträgt der Gesamtfehler + 1 Ji bis zu 120 Pulsen/Minute und steigt linear auf einen Wert von _+ 2,5 % bei 240 Pulsen/Minute.

Sämtliche Bauelemente des erfindungsgemäßen Herzfrequenzmessers sind im Hinblick auf einen geringen Energieverbrauch und einen möglichst langen Dauereinsatz bei hoher Sicherheit des erfindungsgemäßen Herzfrequenzmessers ausgelegt; für die Anzeige der gemessenen Herzfrequenz werden Flüssigkeitskristalle in sogenannter LCD-Technik verwendet, während Mikroleistungs-Operationsverstärker den Eingangsverstärker bilden, der den von den beiden externen Elektroden aufgenommenen analogen 1 Millivolt QRS-Komplex des Elektrokardiogramms in ein Rechtecksignal mit Logikpegel umwandelt.

Der in einem Uhrengehäuse üblicher Größe untergebrachte erfindungsgemäße Herzfrequenzmesser ist aufgrund seiner Gestalt und Größe völlig unauffällig, auch wenn der Benutzer bei sommerlichen Temperaturen keine Jacke od. dgl. trägt.

Der erfindungsgemäße Herzfrequenzmesser soll im folgenden anhand von Ausführungsbeispielen und anhand der Zeichnungen näher erläutert werden. Die Zeichnungen zeigen in

- 7 709852/0695

ΛΑ

Fig. 1 eine schematische Draufsicht des erfindungsgemäßen Herzfrequenzmessers;

Fig. 2 einen Schnitt durch den erfindungsgemäßen Herzfrequenzmesser längs der Linie II-II der Fig. 1;

Fig. 3 einen Stromlauf des Eingangskreises der Digitalschaltung des erfindungsgemäßen Herzfrequenzmessers;

Fig. 4 einen Stromlauf des Speicher- und Anzeigeschaltkreises der Digitalschaltung des erfindungsgemäßen Herzfrequenzmessers;

Fig. 5 einen Schaltkreis der Spannungsversorgung für die Schaltkreise nach Fig. 3 und h; und in

Fig. 6 ein Blockschaltbild zur Erläuterung der Wirkungsweise der in den Fig. 3 his 5 wiedergegebenen Digitalschaltung des erfindungsgemäßen Herzfrequenzmessers.

In den Fig. 1 und 2 ist die räumliche Anordnung eines Herzfrequenzmessers 10 schematisch wiedergegeben. Die gesamte Digitalschaltung ist in einem Uhrengehäuse 11 untergebracht, das im allgemeinen aus einem üblicherweise verwendeten Metall, wie z.B. Edelstahl besteht und mit einem üblichen Uhrenarmband 12, das vorzugsweise aus Metall besteht, am Arm getragen wird. Dabei können entweder das Gehäuse 11 oder das Armband 12 oder beide als neutrale Elektrode VM zur Aufnahme des EKG dienen. Wie in Fig. 1 angedeutet, weist das Gehäuse 11 eine Durchführung 15 für ein Patientenkabel auf, mit dem zwei an der Brustwand des Patienten befestigbare Klebeelektrode E1 und E2 (vgl. Fig. 3) an die Digitalschaltung des Herzfrequenzmessers

709852/0695

Al

-JB-

anschließbar sind. Selbstverständlich kann die Durchführung

15 für das Patientenkabel auch an der rechten Seite des Gehäuses angeordnet sein, wenn das Gerät am rechten Arm getragen werden soll oder muß.

An der Oberseite des Gehäuses 11 ist unter einem Abdeckglas

16 eine optische digitale Ziffernanzeige 13 angeordnet, die eine dreistellige Anzeige der Herzfrequenz in Pulsen/Minute ermöglicht. Zweckmäßigerweise ist zwischen der Hunderter- und der Zehnerstelle der Ziffernanzeige ein Doppelpunkt 14 angeordnet, der bei angeschlossenem Herzfrequenzmesser im Systolenrhythraus der Herzfrequenz aufblinkt und damit zur Beruhigung des Patienten ein einwandfreies Funktionieren des Gerätes signalisiert, auch wenn der gemessene und angezeigte Herzfrequenzwert über längere Zeit konstant bleibt. Die Ziffernanzeige besteht aus in LCD-Technik hergestellten Flüssigkeitskristallen, die einen geringen elektrischen Energieverbrauch aufweisen. Die optische Anzeige ist direkt unter dem Abdeckglas 16 in einem Raum 17 untergebracht und über einem größeren Raum 18 angeordnet, der in mehreren Elektronikebenen die Schaltkreise des Herzfrequenzmessers aufnimmt. Unterhalb des Raumes 18 sind in einer Kammer 19 eine Spannungsversorgung für die Schaltkreise, Schaltkontakte zum Einstellen der oberen und der unteren Grenzfrequenz, ein Lautsprecher sowie Anschlüsse für die externen Elektroden des Patienten angeordnet und an eine zwischen der Kammer 19 und dem Raum 18 liegende Kontaktierungsebene 20 angeschlossen.

Die Schaltkontakte zum Einstellen der oberen und der unteren Grenzfrequenz können bei einer ersten bevorzugten Ausführungsforin als Reed-Kontakt ausgebildet sein, die mit externen Magneten zum Einstellen der unteren und der oberen Grenzfrequenz

709852/0695 " ⁹ "

- Sf-

geschlossen werden können; derartige externe Magneten lassen sich in geeigneter Weise am Armband 12 befestigen. Bei einer anderen bevorzugten Ausführungsform werden statt der Reed-Kontakte spezielle Mikrotastschalter verwendet, die sich mit einem speziellen Bügel od. dgl. durch Herunterdrücken der Mikrotastschalter betätigen lassen, wobei der Betätigungsbügel ebenfalls in geeigneter Weise am Armband 12 befestigt und getragen werden kann. Auf diese Weise ist der Benutzer jederzeit in der Lage, die Grenzfrequenzen neu einzustellen und zu verstellen, was beispielsweise dann von Wichtigkeit ist, wenn Hochleistungssportler einen derartigen Herzfrequenzmesser zur Überwachung ihrer Trainingstätigkeit verwenden.

Im Gerät ist ein interner Speicher für die obere und die untere Grenzfrequenz sowie eine Alarmeinrichtung eingebaut, die bei Nichterreichen der unteren Grenzfrequenz bzw. bei Überschreiten der oberen Grenzfrequenz jeweils ungefähr nach zehn Herzschlägen ein 0,5 Sekunden langes akustisches Warnsignal abgibt. Dieses Warnsignal wird solange wiederholt, bis der Herzfrequenzmesser eine zwischen der oberen und der unteren Grenzfrequenz liegende Frequenz mißt.

Die Einstellung der oberen und der unteren Grenzfrequenz erfolgt bei dem in den Zeichnungen wiedergegebenen Ausführungsbeispiel durch zwei extern an das Gerät herangeführte Magneten, mit denen jeweils einer der als Reedmax bzw. Reedrain bezeichneten Schaltkontakte im Inneren des Gehäuses betätigt wird. Beim Schliessen des Schaltkontaktes für die obere Grenzfrequenz wird die Anzeige auf 000 normiert, anschließend zählt die von der Digitalschaltung angesteuerte Anzeige im 0,5 Sekunden Takt hoch, wobei jeder auf der Anzeige erscheinende Wert in den

- 10 -

709852/0695

AU-

- ye -

Speicher für die obere Grenzfrequenz übernommen wird.

Ist auch der unabhängig vom Schaltkontakt für die obere Grenzfrequenz schließbare Schaltkontakt Reedmin für die untere Grenzfrequenz geschlossen, so wird der Anzeigewert auch in den Speicher für die untere Grenzfrequenz übernommen. Sind die Schaltkontakte als Mikrotastschalter ausgebildet, so wird die Einstellung der unteren und der oberen Grenzfrequenz durch Betätigen bzw. Herunterdrücken der Tastschalter mit dem dafür vorgesehenen Bügel vorgenommen; in analoger Weise werden zur Einstellung der unteren Grenzfrequenz beide Mikrotastschalter und zur Einstellung der oberen Grenzfrequenz nur der als Reedmax bezeichnete Schalter betätigt.

Bei dem in den Zeichnungen wiedergegebenen und im folgenden näher beschriebenen Ausführungsbeispiel sind beide Speicher jeweils für ganze Zahlen zwischen 0 und 255 ausgelegt, wobei insbesondere für die untere Grenzfrequenz auch der Wert 0 selbst gespeichert und damit die untere Grenzfrequenz praktisch ausgeschaltet werden kann. Der gewählte Bereich ist normalerweise auch für Hochleistungssportler ausreichend, kann aber selbstverständlich durch entsprechende Erweiterung der Digitalschaltung vergrößert werden.

Zur Messung der Herzfrequenz wird ein EKG-Signal mit einer Amplitude von ungefähr 1 Millivolt über zwei Klebeelektroden an der Herzspitze abgenommen und über einen kapazitiv angekoppelten Isolations-Differenzverstärker 0P1 auf einen Wert von ungefähr 100 Millivolt verstärkt; anschließend wird das Signal einem Resonanzverstärker 0P2 zugeführt, der aus dem EKG den sogenannten QRS-Komplex auf einen Wert von ungefähr

709852/0698

1 Volt verstärkt. Ein dem Resonanzverstärker 0P2 nachgeschalteter Triggerverstärker 0P3 formt das Analogsignal des QRS-Komplexes zu einem Rechtecksignal mit Logikpegel um, das in der daran anschliessenden Cosmos-Logikschaltung weiterverarbeitet wird.

Der Herzfrequenzmesser zeigt die jeweils gemessene Herzfrequenz in gewohnter Form, d.h. in Herzschlägen/Minute an, wobei die Zeit zwischen zwei QRS-Komplexen als Maß für die jeweilige Herzfrequenz dient. Die Berechnung des Anzeigewertes erfolgt nach der Formel

Anzeigewert = 60 000/t_ß,

wobei der Anzeigewert in Herzschlägen/Minute und t_D als Zeitdifferenz in Millisekunden zwischen zwei QRS-Komplexen genommen sind.

Aus Genauigkeitsgründen wird beim Ausführungsbeispiel vorzugsweise mit der Zeit zwischen je drei QRS-Komplexen gearbeitet, die Zeit t_D in Blöcke zu je 8 ms zerlegt und aufsummiert. Die Formel zur Berechnung des Anzeigewertes erhält dann die Form

Anzeigewert =15 000/t mit tw = 2 χ t_D/8 in Millisekunden.

Die Aufsynchronisierung der Schaltung erfolgt mit Hilfe zweier an den Triggerverstärker 0P3 angeschlossenen, hintereinander geschalteten monostabilen Multivibratoren oder Monoflops M1 und M2. Der erste Monoflop M1 läuft über ein Zeitinter-

709852/0696

Ab

- ve. -

vail von 40 Millisekunden, um eine Doppelauslösung durch einen übergroßen QRS-Komplex zu verhindern. Der zweite Monoflop M2 wird durch das Setzen des 40 Millisekunden-Intervalls getriggert, läuft über ca. 5/US und löscht über den Impuls PA1 den Zeitmeßzähler ZM auf 0 ein.

Nach der Aufsynchronisierung der Zeitmeßschaltung auf einen ersten QRS-Komplex wird der Zeitmeßzähler ZM mit einer Frequenz von 125 Hz entsprechend 8 Millisekunden hochgezählt und mit einem zweiten darauf folgenden QRS-Komplex gestoppt. Der gezählte Frequenzwert wird abgespeichert und dem Divisions-Counter DiCo zugeführt.

Die Berechnung des Frequenzwertes aus den mit den Elektroden E1 und E2 abgenommenen Impulsen erfolgt mit der obigen Formal nach dem dritten QRS-Komplex mit einer Arbeitsfrequenz von 30 kHz im Divisions-Counter DiCo und dauert 0,5 Sekunden entsprechend 15 000 Impulsen. Das Divisionsergebnis wird im Anzeigeregister AZR aufgebaut und nach Beendigung der Division über die Anzeigetreiber AT digital zur Anzeige gebracht. Unabhängig von der Berechnung und der Anzeige des Herzfrequenzwertes werden die zwischen der Hunderter- und der Zehnerstelle der Ziffernanzeige angeordneten Doppelpunkt 14 angesteuert und zeigen durch ihr Aufblinken im Herzrhythmus die Erkennung des QRS-Komplexes an.

Die überwachung der Unterschreitung bzw. Überschreitung der jeweils eingestellten unteren bzw. oberen Grenzfrequenz erfolgt parallel zum Aufbau des Divisionsergebnisses im BCD-Code im Anzeigeregister AZR durch gleichzeitiges Aufsummieren in einem im Binär-Code arbeitenden Vergleichszähler GVR.

- 13 -

709852/0695

-ντ-

Die Stellung des Vergleichszählers GVR wird über einen 8-Bit-Vergleicher VG auf Gleichheit mit der im Speicher Smin gespeicherten unteren Herzfrequenz verglichen. Bei Erreichen dieses Wertes wird auf die im Speicher Smax gespeicherte obere Herzfrequenz umgeschaltet und der Vergleichszähler auf Werte hin untersucht, die größer als der gespeicherte obere Grenzfrequenzwert sind. V/enn der Frequenzwert, der zur Anzeige kommt, außerhalb der jeweils eingestellten oberen und unteren Grenzfrequenzwerte liegt, so wird dieser Wert in einem Alarmzähler AC gespeichert. Werden die Grenzwerte dreimal hintereinander unter- bzw. überschritten, so wird über den Lautsprecher I,SP ein akustisches Warnsignal von ungefähr 0,5 Sekunden Länge abgegeben.

Die Zeitmeßschaltung ZM, die die Zeit zwischen jeweils drei zusammengehörigen QRS-Komplexen registriert, v/ird nach Fertigstellung und Anzeige des Divisionsergebnisses bzw. nach Beendigung des Alarms zur Aufsynchronisierung für den nächsten QRS-Komplex freigegeben, so daß ein neuer Zeitmeß-Rechenzyklus beginnt.

Wenn in der Digitalschaltung nach Beendigung eines Rechenzyklus nach etwa 16 Sekunden keine neue Aufsynchronisierung erfolgt ist bzw. zwischen drei QRS-Komplexen die Länge dieses Zeitinervalls überschritten wird, so schaltet die Digitalschaltung auf Stand-by-Betrieb um, wobei die Digitalanzeige ausgeschaltet und die Versorgungsstromstärke der Schaltung auf etwa 50 % der Betriebsstromstärke reduziert v/ird.

Die Einstellung der unteren und der oberen Grenzfrequenz erfolgt zweckmäßigerweise im Stand-by-Betrieb, d.h. bei abgelegten Eingangselektroden E1 und E2. In Abhängigkeit von der Art der oben erwähnten Schaltkontakte v/ird die Einstellung der Grenzfrequenzen durch

- 14 -

709852/0695

Schliessen des Schaltkontaktes Reedmax entweder mit einem extern angelegten Magneten oder mit einem entsprechenden Bügel eingeleitet. Das Schliessen des Schaltkontaktes Reedmax bewirkt ein Starten des Taktgenerators TG, ein Einlöschen des Wertes 0 in das Anzeigeregister AZR, den Anzeigespeicher AT, den Vergleichszähler GVR und in den Speicher Smax für die obere Grenzfrequenz.

Es beginnt ein kontinuierliches Hochzählen der Anzeige im 0,5 Sekunden Rhythmus, wobei jeder in den Anzeigespeicher AT übernommene Frequenzwert auch in den Speicher Smax gelangt. Ist der Schaltkontakt Reedmin ebenfalls geschlossen, so wird der jeweilige Frequenzwert auch in den Speicher Smin für die untere Grenzfrequenz übernommen. V/ährend der Einstellung der Grenzfrequenzen ist die Alarmeinrichtung abgeschaltet und eine Alarmauslösung nicht möglich.

Die Einstellung der Grenzfrequenzen wird in vier Schritten vorgenommen: Schließen der Schaltkontakte mit einem Magneten oder Bügel an den entsprechend gekennzeichneten Stellen am Gehäuse des Herzfrequenzmessers, Beobachten des Hochzählens auf der Ziffernanzeige, Entfernen des Magneten bzw. des Bügels für die Einstellung der unteren Grenzfrequenz unmittelbar nach Erreichen des gewünschten Grenzfrequenzwertes und Entfernen des Magneten bzw. des Bügels zur Einstellung der oberen Grenzfrequenz unmittelbar nach Erreichen des oberen Grenzfrequenzwertes.

Im folgenden soll der Aufbau der Schaltungsanordnung mit ihren verschiedenen Bauelementen anhand der in den Fig. 3, 4 und dargestellten Stromläufe näher erläutert werden.

- 15 -

709852/0695

Beschreibung der wesentlichen in der Schaltung verwendeten Bauelemente

Der Eingangskreis besteht im wesentlichen aus drei identischen und kapazitiv miteinander gekoppelten Mikroleistungs-Operationsverstärkern 0P1, 0P2 und 0P3, jeweils vom Typ CA3078, die unterschiedlich beschaltet sind und bei denen der Operationsverstärker 0P1 als Eingangsverstärker EV geschaltet ist und die als Resonanzverstärker bzw. selektiver Triggerverstärker geschalteten Verstärkereinheiten 0P2 und 0P3 zusammen die Resonanzverstärkerstufe RV bilden. Das in dem aus Eingangsverstärker EV und Resonanzverstärkerstufe RV bestehenden Eingangskreis erzeugte, rechteckförmige Signal wird der daran anschliessenden Logikschaltung über einen Inverter G16 vom Typ 4049 zugeführt.

Die Logikschaltung besteht aus mehreren Komplexen, deren einzelne Bauelemente lediglich kurz erläutert werden sollen, während ihre genaue Beschaltung der Detailbeschreibung vorbehalten bleiben soll. Die Logikschaltung besteht aus mehreren zusammenhängenden Komplexen, im wesentlichen aus dem Systolenmono SM, der Steuerlogik STL, dem Frequenzteilzähler FTZ, der Taktgebereinheit TGE, dem Zeitmeßzähler ZM, dem Divisions-Counter DiCo, der Normierungseinheit NE, der Vergleichereinheit VGE, dem Grenzwertspeicher GWSP, dem Grenzfrequenz-Vergleichsregister GVR, dem Grenzwerteinsteller GWE, dem Anzeigeregister AZR, dem Anzeigetreiber AT, der Alarmcountereinheit ACE sowie dem Alarmtreiber ALT.

Die in und zwischen den einzelnen Komplexen verwendeten Gatter sind übliche Inverter, Nand-Gatter, Nor-Gatter und Exklusiv-Oder-Gatter, die vorzugsweise in komplementärer MOS-Technik aufgebaut sind. Die einzelnen Gatter sind mit GO bis G18 und T1 bis T3 bezeichnet; dabei sind die Gatter

709852/0696 " ¹⁶"

-MS-

G1, G3, Go, Ge, G11, G14, G15 und G18 jeweils Nand-Gatter mit zwei Eingängen (2-input Nand-Gates) vom Typ 4011, die Gatter G2, G5, G12 und G17 .jeweils Nor-Gatter mit zwei Eingängen (2-input Nor-Gates) vom Typ 4001, die Gatter G7, G10, G16, T1, T2 und T3 jeweils Inverter (Buffers) vom Typ 4049 und die Gatter GO, G4, G9 und G13 jeweils Exklusiv-Oder-Gatter mit zwei Eingängen (Exclusive Or-Gates) vom Typ 4507.

Das Systolenmono SM besteht im wesentlichen aus dem Inverter G16 und dem Monoflop M1, während die Steuerlogik STL die Monoflops M2 und M3 sowie die Flip-Flops FF1, FF2 und FF3 sowie die Gatter GO, G2, G10, G17 und G18 aufweist. Zum Frequenzteilzähler FTZ gehören die fünf Frequenzteilzählereinheiten FTZ1, FTZ2, FTZ3, FTZ4 und FTZ5, während die Taktgebereinheit TGE im wesentlichen aus dem Monoflop TG als Taktgenerator und dem Gatter G1 besteht. Zum Zeitmeßzähler ZM gehören die drei Zeitmeßzählereinheiten ZM1, ZM2 und ZM3, der Divisions-Counter DiCo weist ebenfalls drei Divisions-Counter-Einheiten DiCoI, DiCo2 und DiCo3 auf, während zur Normierungseinheit NE im wesentlichen das Flip-Flop FF5 und das Gatter G11 gehören. Der Vergleicher VG besteht aus den beiden Vergleichereinheiten VG1 und VG2, dem Flip-Flop FF4 und dem Gatter G5, der Grenzwertspeicher GWSP ist aus den vier Speichereinheiten Smini, Smin2, Smaxi und Smax2 aufgebaut und die beiden Grenzfrequenz-Vergleichsregistereinheiten GVR1 und GVR2 bilden das Grenzfrequenz-Vergleichsregister GVR. Der Grenzwerteinsteller GWE besteht im wesentlichen aus dem aus den beiden Gattern G14 und G15 aufgebauten Flip-Flop FF6, dem Gatter G12 und den beiden Reed-Kontakten Reedmax und Reedmin, das Anzeigeregister AZR besteht aus den drei identischen Anzeigeregistereinheiten AZR1, AZR2 und AZR3, während die drei identischen Anzeige-

709852/0695 _ ₁₇ _

- vr -

treiberoinheiten AT1, ΑΤ2 und ΑΤ3 den Anzeigetreiber AT bilden. Die Alarmcountereinheit ACE besteht, aus dem Alarmcounter AC und den Gattern G6 und G7, während der Alarmtreiber ALT TOr den Lautsprecher LSP aus den Gattern GO, T1, T2 und T3 sowie dem Kondensator C17 besteht.

Die Flip-Flops FF1, FF2 und FF3 der Steuerlogik STL, das Flip-Flop FF4 des Vergleichers VG, das Flip-Flop FF5 der Normierungseinbeit ME und der Frequenzteilznhler FTZ5 sind vorzugsweise .jeweils J-K-Flip-Flops in komplementärer MOS-Technik, jeweils vom Typ 4027, bei denen die J- und K-Eingänge, der CP-Clock-Eingang sowie die Setz- und Rücksetzeingänge R und S jeweils unabhängig voneinander sind. Die beiden jeweiligen Ausgänge der Flip-Flops FF1 bis FF3 und FTZf) sind grundsätzlich mit Q bzw. Q bezeichnet, wobei aber nicht bei sämtlichen verwendeten Flip-Flops beide Ausgänge angeschlossen sein müssen, so sind z.B. der Q-Ausgang von FF3 sowie die jeweiligen Q-Ausgänge von FF1 und FFS nicht angeschlossen. Die Flip-Flops FF1 bis FF5 und FTZ5 arbeiten jeweils bis zu einer typischen Kipp frequenz, von 8 MHz bei minimaler elektrischer Leistungsaufnahme von ungefähr 50 nV,^r.

Der Monoflop M1 des Systolenmonos SM, die beiden Monoflops H2 und ¥l5 der Gteuerlogik STI. und der Taktgenerator TG der Taktgebereinheit TGE sind vorzugsweise jeweils triggerbare monostabile Multivibratoren (retriggerable, resettable monostable multivibrator), jeweils vom Typ 4528. Die Deschaltung der Eingänge T1 und T2 mit Kondensator und Widerstand bestimmt die Impulslänge des Monoflops. Die jeweiligen Clock-Eingänge der Monoflops M1 bis Mj5 und des Taktgenerators TG sind mit CD und die jeweiligen beiden Eingänge A und

- 18 -

709852/0695

- -yg -

B bezeichnet, während jeweils zwei voneinander getrennte Ausgänge Q und Q vorgesehen sind, die aber nicht notwendigerweise angeschlossen zu sein brauchen, z.B. ist der D-Ausgang des Monoflops M1 nicht angeschlossen. Sämtliche vier Monoflops M1, M2, M3 und TG können sowohl mit der Vorder- als auch mit der Rückflanke eines Eingangsimpulses getriggert werden und erzeugen einen genauen Ausgangsimpuls in einem breiten Impulslängenbereich, wobei die Dauer der Ausgangsimpulse von der jeweiligen RC-Beschaltung an den jeweiligen T1- und T2-Eingängen abhängt, d.h. von R20 und C13 beim Taktgenerator TG, von R19 und C12 beim Monoflop M3, von R18 und C11 beim Monoflop M1 sowie von R22 und C15 beim Monoflop M2.

Die Frequenzteilzählereinheiten FTZ1, FTZ3 und FTZ4 des Frequenzteilzählers FTZ sowie die Anzeigeregistereinheiten AZR1 bis AZR3 des Anzeigeregisters AZR sind vorzugsweise jeweils als vierstufige BCD-Zähler oder Dekadenzähler (4-stage-BCD up counter) jeweils vom Typ 4518 in komplementärer MOS-Technik ausgebildet und jeweils mit unabhängigen aber miteinander vertauschbaren C-Clock-Eingängen und E-Enable-Eingängen versehen, so daß der jeweilige Zähler wahlweise mit einer positiven oder einer negativen Impulsflanke hochgezählt werden kann. Jeder dieser Zähler FTZ1, FTZ3, FTZ4 und AZR1 bis AZR3 kann durch Anlegen eines Signals mit positivem Logikpegel am R-Rücksetzeingang gelöscht werden; die jeweiligen vier Ausgänge sind mit Q1 bis Q4 bezeichnet, von denen selbstverständlich nicht alle vier Ausgänge angeschlossen zu sein brauchen, beispielsweise ist bei den Frequenzteilzählereinheiten FTZ1, FTZ3 und FTZ4 jeweils nur der Q4-Ausgang angeschlossen.

- 19 709852/0696

Mit der gewählten Beschaltung der Frequenzteilzählereinheiten FTZ1, FTZ3 und FTZ4 unter Verwendung der jeweiligen Q4-Ausgänge wird erreicht, daß diese Zähler jeweils durch den Wert 10 teilen. Der Frequenzteilzähler FTZ1 ist dabei auf Teilen durch 10, der Frequenzteilzähler FTZ3 ebenfalls auf Teilen durch 10 und der Frequenzteilzähler FTZ4 auf Teilen durch eingestellt.

Die jeweiligen Q1- bis Q4-Ausgänge der Anzeigeregistereinheiten AZR1 bis AZR3 sind mit den jeweiligen A- bis D-Eingängen der Anzeigetreibereinheiten AT1 bis AT3 verbunden, wobei ferner der QA-Ausgang des Anzeigeregisters AZR1 mit dem E-Enable-Eingang des Anzeigeregisters AZR2 und der Q4-Ausgang des Anzeigeregisters AZR2 mit dem E-Enable-Eingang des Anzeigeregisters AZR3 verbunden ist. Mit der gewählten Beschaltung der Anzeigeregister AZR1 bis AZR3 und deren Verbindung untereinander wird eine Kaskadierung der Zählregister erreicht.

Die Frequenzteilzählereinheit FTZ2 des Frequenzteilzählers FTZ sowie die drei Divisions-Counter-Einheiten DiCoI, DiCo2 und DiCo3 des Divisions-Counters DiCo sind jeweils als programmierbare Binärzähler (4 Bit-programable Divide-by-N-counters) jeweils vom Typ 4526 in komplementärer MOS-Technik ausgebildet und weisen jeweils vier EingängeDPI bis DP4 und vier Ausgänge Q1 bis Q4 auf. Diese Zähler sind kaskadenartig schaltbare Zähler zum Herunterzählen mit jeweils einem decodierten "O"-Ausgang für Vorgänge, bei denen durch N geteilt wird. Der CF-Kaskadenrückkopplungseingang ermöglicht kaskadenartige Vorgänge, ohne daß zusätzliche Gatter erforderlich sind. Diese Zähler sind ferner jeweils mit einem PE-Presetenable-Eingang sowie einem MR-Masterreset-Eingang versehen, wobei

709852/0695 _ 20 -

letzterer einen synchronen Beginn der Divisionszyklen ermöglicht. Ferner sind diese Zähler jeweils mit einem C-Clock-Eingang und einem Inh-Clockinhibit-Eingang versehen, wobei letzterer ein Abschalten der Pulszählfunktion ermöglicht.

Liegt ein Signal mit positivem Pegel am jeweiligen Inh-Clockinhibit-Eingang des Divisions-Counters DiCoI bzw. des Frequenzteilzählers FTZ2 an, so ist der jeweilige Zähler gesperrt und kann nicht herunterzählen. Diese für die Divisions-Counter DiCoI bis DiCo3 und den Frequenzteil zähler FTZ2 verwendeten Zähler können erst wieder herunterzählen, wenn der Inh-Eingang auf logisch O geht.

Bei der gewählten Beschaltung des Frequenzteilzählers FTZ2 teilt dieser durch 12 oder 15, und war in Abhängigkeit von dem vom Q-Ausgang des Flip-Flops FF2 kommenden Signal, so daß der Frequenzteilzähler FTZ2 in Verbindung mit dem Frequenzteilzähler FTZ? in einem Falle ein 200 Hz-Signal an seinem "O"-Ausgang und im anderen Falle 12.5 Hz zur Zeitmessung abgibt. Die 200 Hz werden benötigt, um die 0,5 Sekunden für den Rechenzyklus zu erhalten. Bei einem Alarmzyklus gibt der Frequenzteilzähler FTZ2 an seinem Q2-Ausgang ein Signal mit etwa 800 Hz ab.

Die Leistungsaufnahme dieser Zähler DiCoI bis DiCo3 und FTZ2, die mit einer Zählfrequenz von 5 MHz arbeiten, liegt bei 1 /uW. Auch bei diesen Zählern brauchen nicht sämtliche fünf Ausgänge "0" und Q1 bis Q4 angeschlossen zu sein, vielmehr genügt der Anschluß der jeweils benötigten Ausgänge.

Die Zeitmeßzähler ZM1, ZM2 und ZM3, die Grenzfrequenz-Vergleichsregister GVR1 und GVR2 sowie der Alarmcounter AC sind jeweils als vierstufige Binärzähler (4-Stage binary up counter) jeweils vom Typ 4520 in komplementärer

709852/0695 - 21 -

MOS-Technik ausgebildet und mit jeweils voneinander getrennten, aber miteinander austauschbaren C-Clock-Eingängen und E-Enable-Eingängen versehen, so daß diese Zähler wahlweise mit positiven oder negativen Impulsflanken angesteuert werden können. Jeder dieser Zähler kann durch Anlegen eines Impulses mit positivem Pegel am R-Rücksetzeingang gelöscht werden. Ferner weist jeder dieser Binärzähler vier Ausgänge Q1 bis 0.4 auf, von denen, ähnlich wie bei den anderen bisher erläuterten Zählern, nur die benötigten Ausgänge verschaltet, zu werden brauchen. Die Leistungsaufnahme dieser bis zu einer Frequenz von 6 MHz arbeitenden Zähler liegt für 6 ?ΊΗζ bei 1 /uW, die aber hier nicht erreicht v/erden.

Die Zeitmeßzähler ZM1 bis ZM3 sowie die Grenzfrequenz-Vergleichsregister GVR1 und GVR2 sind als übliche Zähler geschaltet. Der Alarmcounter AC arbeitet ebenfalls als Zähler, wobei aber nur die Ausgänge Q1 und Q2 verschaltet sind. Der Alarmcounter AC ist über die mit LA bezeichnete Leitung, über die das Rechenergebnis in den Anzeigetreiber AT übernommen wird, an das Monoflop M3 angeschlossen und gibt, wenn er bei der üblichen Taktfolge dreimal hintereinander nicht auf Null gesetzt wird, an seinen beiden 0.1- und 0.2-Ausgängen jeweils ein positives Signal ab, mit dem im vorliegenden Falle über die V Gatter G6 und G7 das Signal "Alram" ausgelöst wird.

Für die Speichereinheit Smini, Smin2, Smaxi und 3max2 des Grenzwertspeichers GViSP v/erden vorzugsweise 4-Bit-Latches mit 3-State-Ausgang jev/eils vom Typ 4503 verwendet, deren vier Eingänge jev/eils mit DO bis D? und deren vier Ausgänge jeweils mit QO bis Qj5 bezeichnet sind. Jede dieser 4-Bit-Latch-Einheiten ist mit. einem ST-Strobe-Eingang und einem MR-Masterreset-Eingang sowie einem Dis-Disable-Eingang versehen, die als Steuereingänge Verwendung finden.

Diese für die Speicher Smini, Smin2, Smaxi und Smax2 verwendeten Speichere.inheiten nehmen jeweils nur dann die am Eingang liegenden

709852/0695

Daten in den Speicher auf, wenn an den jeweiligen ST-Strobe-Steuereingängen der jeweiligen Speicher ein Steuersignal mit positivem Pegel anliegt.

Die beiden Vergleicher VG1 und VG2 der Vergleichereinheit VGE sind jeweils als 4-Bit-Komparator (4-Bit-Magnitude Comparator) vom Typ 4585 in komplementärer MOS-Technik ausgebildet und v/eisen jeweils acht Vergleichseingänge AO bis A3 und BO bis B3, drei Kaskadeneingänge "A^B.",

"A=B. " und "A>B. " sowie drei Ausgänge "A< B^, .", in in ouυ

"A=B . " und "A> B ." auf. Diese Komparatoren vergleichen jeweils zwei aus jeweils 4 Bit AO bis A3 und BO bis B3 bestehende "Worte" A und B miteinander und bestimmen, ob sie kleiner, gleich oder größer sind, und versorgen nach diesem Vergleich den entsprechend bezeichneten Ausgang mit einem Signal mit positivem Pegel. Sollen "Worte" mit mehr als 4 Bit miteinander verglichen werden, so können derartige Komparatoreinheiten kaskadenartig hintereinander geschaltet werden, indem die mit "A<B", "A=B" und "A> B" bezeichneten Ausgänge des ersten Komparators mit den entsprechend bezeichneten Eingängen des zweiten Komparators verbunden werden; die mit "A> B" und "A<B" bezeichneten Eingänge des ersten Komparators werden dann an den unteren Pegel,

das Massepotential der Versorgungsspannung, angeschlossen, während der "A=B"-Eingang des ersten Komparators an den oberen Pegel der Versorgungsspannung angeschlossen wird. Die Vergleicher VG1 und VG2 haben ebenfalls eine sehr geringe Leistungsaufnahme, die ungefähr 25 nW beträgt.

- 23 -

709852/0695

Die drei Anzeigetreiberelemente AT1, AT2 und AT3 des Anzeigetreibers AT sind jeweils als BCD/7-Segment Latch-Decodierer-Treiberstufen für Flüssigkeitskristall-Anzeigesysteme (BCD-to-7-segment Latch-Decoder-Driver for liquid crystals) jeweils vom Typ 4543 in komplementärer MOS-Technik ausgebildet, wobei diese Anzeigetreiber jeweils die Funktionen eines 4-Bit-Speicher-Latch und eines BCD/7-Segment Decodierer und Treibers ausüben. Die vier jeweiligen mit A bis D bezeichneten Eingänge sind zweckmäßigerweise an die entsprechenden Ausgänge eines Registers angeschlossen, während die jeweiligen sieben Ausgänge a bis £ jeweils mit den entsprechenden sieben Segmenten einer Flüssigkristall- oder LCD-Anzeige verbunden sind.

Ferner sind die Treiberelemente AT1 bis AT3 mit einem Ph-Phaseneingang zum Umsetzen der Wahrheitstabellenphase, einem Bl-Blanking-Eingang zum Löschen der Anzeige und einem Ld-Load-Eingang zum Speichern eines BCD-Codes versehen. Für Flüssigkeitskristall- (LCD-) Anzeigen wird ein rechteckförmiges Wechselspannungssignal an den Ph-Phaseneingang des jeweiligen Anzeigetreibers und an die elektrisch gemeinsame Rückseite (Common Backplate) der Anzeigeelemente angelegt; im vorliegenden Falle wird das Signal "Com" mit einer Frequenz von 125 Hz bzw. 100 Hz verwendet

Die jeweiligen sieben Ausgänge a bis £ der Anzeigetreiber AT1 bis AT3 sind direkt mit den sieben Segmenten der LCD-Anzeige verbunden, welche beispielsweise in Form einer aus sieben Strichen bestehenden, stilisierten "8" mit zwei übereinander angeordneten Quadraten mit einer gemeinsamen Seite angeordnet sind. Durch Ansteuerung der jeweiligen Segmente der sieben "Striche" lassen sich die Ziffern 0 bis 9 direkt zur Anzeige bringen. Die Anzeigetreiber AT1 bis AT3 können

709852/0695 - 24 -

-Araber auch zusammen mit anderen Anzeigeeinheiten verwendet werden, z.B. mit lichtemittierenden Dioden in LED-Technik, mit Glühanzeigen, Gasentladungsanzeigen oder Fluoreszenzanzeigen od. dgl., wobei dann spezielle, entsprechend anzuschliessende Anzeigetreiberelemente verwendet werden müssen.

Aufbau der Schaltungsanordnung

Der Eingangskreis der Schaltungsanordnung besteht im wesentlichen aus einem dreistufigen Verstärker mit drei hintereinander geschalteten Operationsverstärkern 0P1, 0P2 und 0P3_f die einen Eingangsverstärker EV und einen daran anschliessenden Resonanzverstärker RV bilden. Die mit 1 bis 8 bezeichneten Anschlüsse der drei Operationsverstärker 0P1, 0P2 und 0P3 sind die üblichen acht Anschlüsse, wobei der invertierende und der nicht invertierende Eingang mit 2 bzw. 3, die Eingänge zur Frequenzkompensation mit 1 und 8, die positive Versorgung mit 7, die negative Versorgung mit 4, der Vorspannungseingang mit 5 und der Ausgang mit 6 bezeichnet sind.

Die in den Schaltungen verwendeten verschiedenen Versorgungsspannungen und Potentiale sind in Fig. 5 wiedergegeben, in der drei gleiche Quecksilberzellen HGZ1, HGZ2 und HGZ3 hintereinander geschaltet sind. Bei einer ersten Ausführungsform liefern diese Quecksilberzellen jeweils eine Spannung von 1,2 V, so daß die neutrale Elektrode VM eine Potentialdifferenz von 1,2 V gegenüber dem Null- oder Massepotential hat, während die Versorgungsspannungen VDD und VCC eine Potentialdifferenz von 2,4 V bzw. 3,6 V gegenüber dem Massepotential haben.

Bei einer anderen bevorzugten Ausführungsform liefern die Quecksilberzellen HGZ1 bis HGZ3 jeweils eine Spannung von

- 25 -

709852/0695

1,35 V, so daß die neutrale Elektrode VM eine Potentialdifferenz von 1,35 V gegenüber dem Massepotential hat, während die Versorgungsspannungen VDD und VCC in dem Falle eine Potentialdifferenz von 2,7 V bzw. 4,05 V gegenüber dem Massepotential haben. In beiden Fällen wird in der Schaltungsanordnung die Versorgungsspannung VDD vorzugsweise für die drei Operationsverstärker 0P1, 0P2 und 0P3 verwendet, während die anderen in der Schaltungsanordnung verwendeten Bauelemente, die eine Versorgungsspannung benötigen, mit der Versorgungsspannung VCC arbeiten.

Ein über zwei Klebeelektroden E1 und E2 an der Brustwand abgenommenes EKG-Signal von ca. 1 mV wird über zwei gleich große Koppelkondensatoren C1 und C2 kapazitiv in den Eingangskreis des Operationsverstärkers 0P1 eingekoppelt. Zwei antiparallel zwischen C1 und C2 und die Eingänge 2 und 3 des Operationsverstärkers 0P1 geschaltete, gleiche Dioden D1 und D2 verhindern eine Zerstörung der Differenzeingänge 2 und 3 des Operationsverstärkers 0P1 durch hohe statische Spannungen, da sie bei einer Spannung von 0,7 V leitend werden und somit die Spannung nicht weiter ansteigen lassen. Der Widerstand R1 parallel zu den Dioden D1 und D2 zwischen den beiden Kondensatoren C1 und C2 bildet den Abschluß innerhalb des Eingangsstromkreises. Der Widerstand R4 zwischen dem Kondensator C2 und dem Widerstand R3 vor dem Eingang des 0P1 einerseits und der neutralen Elektrode VM andererseits bewirkt, daß der Eingangskreis gegenüber den beiden Eingängen 2 und 3 des Operationsverstärkers 0P1 jederzeit ein definiertes Nullpotential behält. Der Widerstand R2, zwischen dem Kondensator C1 und dem Eingang 2 des 0P1, und der Widerstand R5, zwischen dem Eingang 2 und dem Ausgang 6 des Operationsverstärkers 0P1, bewirken eine definierte Verstärkung des Eingangssignals um einen Faktor 150.

- 26 709852/0695

Der parallel zum 'Widerstand R5 geschaltete Kondensator C 3 verhindert als kapazitive Gegenkopplung, daß über den Eingangskreis in den Verstärkungskreis gelangende, schnelle Frequenzen nicht verstärkt werden.

Der Widerstand R3 zwischen dem Kondensator C2 und dem Eingang 3 des 0P1 hat aus Symmetriegründen den gleichen Wert wie der Widerstand R2. Die Versorgungsspannung VDD liegt direkt am positiven Versorgungseingang 7 und über den Widerstand Ro am Vorspannungseingang 5 des 0P1, wobei der Wert des Widerstandes Ro den Ruhestrom des 0P1 und die maximale Anstiegsgeschwindigkeit des Ausgangssignals beeinflußt. Der Widerstand Re ist so gewählt, daß der geringst mögliche Versorgungsstrom für den Operationsverstärker 0P1 benötigt wird und trotzdem in jedem Fall die notwendige Anstiegszeit für den QRS-Komplex des EKG-Signals mit 16 Hz gewährleistet ist. Zwischen die Kompensationseingänge 1 und 8 des 0P1 ist ein Kondensator C4 zur externen Frequenzkompensation geschaltet, während der negative Versorgungseingang 4 des 0P1 auf Massepotential liegt.

Der aus den beiden Operationsverstärkern 0P2 und 0P3 bestehende Resonanzverstärker ist über einen Kondensator C5 an den Ausgang 6 des 0P1 angekoppelt, der das vollständige und unverzerrte EKG-Signal in den Resonanzverstärker 0P2 einkoppelt, welches über den Widerstand R7 am invertierenden Eingang 2 und über den parallel zu R7 geschalteten, aus Symmetriegründen gleich großen Widerstand R8 am nicht invertierenden Eingang 3 des Operationsverstärkers 0P2 liegt. Der Eingang 3 des 0P2 ist ferner direkt mit der neutralen Elektrode VM verbunden. Die Versorgungsspannung VDD liegt direkt am positiven Versorgungseingang 7 und über einen Widerstand R10 am Vorspan-

709852/0695 ~ ²⁷ "

nungseingang 5 des 0Ρ2, während zwischen die Kompensationseingänge 1 und 8 des 0P2 ein Kondensator C7 zur externen Frequenzkompensation geschaltet ist; der negative Versorgungseingang 4 liegt auf Massepotential.

Zwischen den invertierenden Eingang 2 und den Ausgang 6 des 0P2 ist ein Widerstand R9 und parallel zu diesem ein Kondensator C6 geschaltet. Bei diesem als passivem Hochpaß für Frequenzen ab ca. 16 Hz geschalteten Resonanzverstärker 0P2 begrenzen der Kondensator C5 und der Widerstand R8 den Frequenzbereich nach unten,während der Kondensator C6 und der Widerstand R7 den Frequenzbereich nach oben begrenzen. Die Widerstände R7 und R9 bestimmen die Verstärkung des Operationsverstärkers 0P2, während der Gegenkoppelkondensator C6 wiederum zur Unterdrückung von eventuell zu diesem Verstärker durchgekommenen schnellen Impulsen dient. Der Widerstand R10 des 0P2 bestimmt ähnlich wie der Widerstand R6 des 0P1 den Ruhestrom und die Spannungsanstiegsgeschwindigkeit des Operationsverstärkers. Die Beschaltung des Operationsverstärkers 0P2 ist so gewählt, daß durch die Festlegung der unteren Grenzfrequenz auf etwa 16 Hz Impulse von langsamen Bewegunge, wie z.B. die sogenannte T-Welle der FinalSchwankung des EKG oder Bewegungsartefakte, den als Hochpaß geschalteten Verstärker 0P2 allenfalls geschwächt passieren können.

Das am Ausgang 6 des 0P2 liegende Ausgangssignal wird über einen Kondensator C8 in einen als selektiven Triggerverstärker geschalteten Operationsverstärker 0P3 eingekoppelt und liegt über den Widerstand R12 am invertierenden Eingang 2 und die parallel zu R12 geschalteten Widerstände R11 und R13 am nicht invertierenden Eingang 3 des 0P3. Ferner ist der nicht invertierende Eingang 3 des 0P3 über den Widerstand R13 mit der

709852/0695 - 28 -

neutralen Elektrode VM verbunden. Zwischen die Frequenzkompensationseingänge 1 und 8 des 0P3 ist ein Kondensator C10 zur externen Frequenzkorapensation geschaltet, während der negative Versorgungseingang 4 des 0P3 auf Massepotential liegt. Die Versorgungsspannung VDD liegt direkt am positiven Versorgungseingang 7 und über den Widerstand R16 am Vorspannungseingang 5 des 0P3. Zwischen den Eingang 2 und den Ausgang 6 des 0P3 ist ein Widerstand R15 und parallel zu diesem ein Widerstand R14 und in Serie zu R14 ein Kondensator C9 geschaltet, während der Eingang 3 des 0P3 über einen Widerstand R17 mit dem Ausgang 6 des 0P3 verbunden ist.

Der Koppelkondensator C8 und der Widerstand R11 bilden wiederum einen passiven Hochpaß für Frequenzen ab etwa 16 Hz, so daß von Bewegungsartefakten, Muskelartefakten od. dgl. stammende, langsame Frequenzen wiederum geschwächt werden. Die Widerstände R12 und R15 bestimmen die Verstärkung des Triggerverstärkers 0P3, während schnelle Impulse über den Widerstand R14 und den Kondensator C9 im Verstärkerkreis unterdrückt werden. Der Wert des Widerstandes R16 bestimmt den Ruhestrom und die Spannungsanstiegsgeschwindigkeit des 0P3, bei dem ein etwas höherer Ruhestrom gegenüber den Verstärkern 0P1 und 0P2 in Kauf genommen werden muß, um ein möglichst gutes rechteckförmiges Ausgangssignal zu erhalten. Erreicht der Ausgang 6 des Operationsverstärkers 0P3 den durch die Widerstände R13 und R17 bestimmten Triggerpegel, so wird über den positiven Eingang 3 des 0P3 eine Mitkopplung erzielt, die dafür sorgt, daß der am Ausgang 6 des Triggerverstärkers 0P3 liegende Ausgangsimpuls zum Rechteck wird.

- 29 -

709852/0696

Das am Ausgang 5 des Triggerverstärkers 0P3 liegende Rechteck-Ausgangssignal ist das Ausgangssignal des gesamten Eingangskreises, das über einen Inverter G16 über den B-Eingang des Monoflops M1 in das Systolemnono SM eingc?- koppelt wird. Das Monoflop M1 ist ebenso wie die Monoflops M2 und M3 sowie der Taktgeber TG ein triggerbarer, rücksetzbarer monostabiler Multivibrator. Die Versorgungsspannung VCC des Monoflops M1 liegt über einen Widerstand R18 am Eingang T2 und über einen in Reihe mit dem Widerstand R18 geschalteten Kondensator C11 am Eingang T1. In ähnlicher v/eise liegt die Versorgungsspannung VCC beim Monoflop M2 über einen Widerstand R22 am Eingang T2 und über einen in Reihe mit dem Widerstand R22 geschalteten Kondensator C15 am Eingang T1 des Monoflops M2, so daß die Eingänge T1 und T2 jeweils kapazitiv getrennt sind und die an die T1- und T2-Eingänge angeschlossenen RC-Kombinationen die Impulslänge der Monoflops bestimmen.

Der Q-Ausgang des Monoflops M1 liegt sowohl an seinem eigenen Α-Eingang, um ein Retriggern zu verhindern, als auch am A-Eingang des Monoflops M2 und auch über die mit Syst bezeichnete Leitung an einem Eingang des Exklusiv-Oder-Gatters C-13, was die Blinkanzeige des Doppelpunktes ermöglicht. Wird das Monoflop M1 gestartet, so startet gleichzeitig das Monoflop M2, das mit seinem Q-Ausgang an den einen Eingang des Nand-Gatters G1 angeschlossen ist und über das Gatter G1 den Taktgeber TG über dessen B-Eingang startet. Der andere Eingang des ITand-Gatters G1 ist über einen Kondensator C14 an die Versorgungsspannung VCC angeschlossen und parallel zum Kondensator C14 über einen Widerstand R21 mit dem Q-Ausgang des Taktgebers TG verbunden. Der Taktgeber TG ist ein monostabiler Multivibrator vom gleichen Typ wie die Monoflops M1, M2 und M3, der mit seinem Eingang T2 über einen regelbaren Widerstand R20 an die Verscrgungsspannung VCC und mit seinem

- 30 709852/0695

Eingang T1 über den Kondensator C13 und den in Reihe liegenden Widerstand R20 an die Versorgungsspannung VCC angeschlossen ist, wobei die RC-Kombination an den Eingängen T1 und T2 die Impulslänge des Taktgebers TG bestimmt. Der A-Fingang des Taktgenerators TG liegt auf Massepotential.

Der S-Ausgang des Monoflops M2 ist ferner mit dem Clock-Eingang Cp des J-K-Flip-Flops FF1 verbunden, so daß beim Starten des Monoflops M2 das setzbare und rücksetzbare Flip-Flop FF1 gesetzt wird. Der J-Eingang des Flip-Flops FF1 ist direkt an die Versorgungsspannung VCC angeschlossen, während der K-Zingang des Flip-Flops FF1 mit dem Triggereingang CD des Monoflops M2, mit den H-Triggereingängen der Frequenzteilzähler FTZ3 und FTZ4, mit dem Q-Ausgang des J-K-Flip-Flops FF3 und mit dom E-Ensble-Firigang des Zeitmeßzählers ΖΙΊ1 verbunden ist. Der 3-Setze ingang des Flip-Flops FF1 ist über die mit FProg bezeichnete Leitung an den Q-Ausgang des aus den Mand-Gattern G14 und G15 bestehenden Flip-Flops FF6 sowie an jeweils einen Eingang der beiden auf diese Veise miteinander verbundenen Exklusiv-Oder-Gatter G4 und G9 angeschlossen, während der R-Hücksetzeingang des Flip-Flops FF1 auf Massepotential liegt. Der Q-Ausgang des Flip-Flops FF1 ist ebenso wie der Q-Ausgang des Monoflops M1 nicht angeschlossen. Der Q-Ausgang des Flip-Flops FFI liegt am einen Eingang des Nand-Gatters GIB, dessen anderer Eingang am Q-Ausgang des Monoflops M2 liegt. Der Ausgang des Nand-Gatters G18 liegt jeweils an einem Eingang der Nor-Gatter G17 und G2 und des Exklusiv-Oder-Gatters GO sowie am CP-Clock-Eingang des J-K-Flip-Flops FF2. Der J-Eingang und der K-Eingang des setz- und rücksetzbaren Flip-Flops FF2 liegen beide direkt an der Versorgungsspannung VCC; sein S-Setzeingang liegt auf Massepotential und sein R-Rücksetzeingang ist mit dem R-Rücksetz-

- 31 709852/0695

eingang des J-K-Flip-Flops FF3 sowie über die rait MC bezeichnete Leitung mit dem S-Setzeingang des J-K-Flip-Flops FF5 verbunden und an den Ausgang des Nand-Gatters G11 angeschlossen, das somit den S-Eingang von FF5 und die R-Eingänge von FF2 bzw. FF3 ansteuern kann.

Der Q-Ausgang des Flip-Flops FF2 liegt am zweiten Eingang des Nor-Gatters G17 und ist ferner über die mit Count bezeichnete Leitung mit den jeweiligen R-Rücksetzeingängen der Anzeigeregister AZR1 bis AZR3 sowie den jeweiligen R-Rücksetzeingängen der Grenzfrequenz-Vergleichsregister GVR1 und GVR2 verbunden. Der Q-Ausgang des Flip-Flops FF2 liegt am zweiten Eingang des Nor-Gatters G2 sowie an den beiden Eingängen DP1 und DP2 des Frequenzteilzahlers FTZ2. Das an den δ-Ausgang des Flip-Flops FF2 sowie den Ausgang des Gatters G18 angeschlossene Nor-Gatter G17 liegt mit seinem Ausgang an den jeweiligen R-Rücksetzeingängen der Zeitmeßzähler ZM1 bis ZM3, am Rücksetzeingang des Frequenzteilzahlers FTZ5 sowie über die mit PA1 bezeichnete Leitung am S-Setzeingang des J-K-Flip-Flops FF4.

Das am Q-Ausgang des Flip-Flops FF2 und am Ausgang des Nand-Gatters G18 liegende Nor-Gatter G2 liegt mit seinem Ausgang am S-Setzeingang des J-K-Flip-Flops FF3 und kann dieses setzen. Das Exklusiv-Oder-Gatter GO ist mit seinem einen Eingang an den Ausgang des Nand-Gatters G18 und mit seinem zweiten Eingang an die Versorgungsspannung VCC angeschlossen, während sein Ausgang mit dem MR-Masterreset-Eingang des Frequenzteilzahlers FTZ2 und dem R-Rücksetzeingang

- 32 -

709852/0695

des Frequenzteilzählers FTZ1 verbunden ist. Die Frequenzteilzähler FTZ1, FTZ3 und FTZ 4 sind jeweils vierstufige BCD-Zähler (BCD-Up-Counter), der Frequenzteilzähler FTZ2 ist ein programmierbarer binärer 4-Bit-Zähler (Programmable Divide-by-N-4-Bit-Counter) und der Frequenzteilzähler FTZ5 ein setz- und rücksetzbares J-K-Flip-Flop; die einzelnen Frequenzteilzähler FTZ1 bis FTZ 5 bilden den gesamten Frequenzteilzähler FTZ.

Der Frequenzteilzähler FTZ1 liegt mit seinem E-Enable-Eingang an der Versorgungsspannung VCC, während sein C-Clock-Eingang am Q-Ausgang des Taktgebers TG liegt. Der Q-Ausgang des Taktgebers TG ist ferner mit dem C-Clock-Eingang des Divisionscounters DiCoI und dem CP-ciock-Eingang des J-K-Flip-Flops FF4 verbunden. Der Q4-Ausgang des Frequenzteilzählers FTZ1 liegt am Inh-Count Inhibit-Eingang des Frequenzteilzählers FTZ2. Die DP3- und DP4-Eingänge, der CF-Count Feedback-Eingang und der C-Clock-Eingang des Frequenzteilzählers FTZ2 sind direkt an die Versorgungsspannung VCC angeschlossen. Der "O"-Ausgang des Frequenzteilzählers FTZ2 ist direkt mit dem PE-Presetenable-Eingang des FTZ2, mit dem CP-Clock-Eingang des Frequenzteilzählers FTZ5 sowie mit dem C-Clock-Eingang des Frequenzteilzählers FTZ3 verbunden. Der Q2-Ausgang des Frequenzteilzählers FTZ2 liegt über die mit KAF bezeichnete Leitung an einem Eingang des Nand-Gatters G8 des Alarmtreibers ALT.

Der E-Enable-Eingang des Frequenzteilzählers FTZ3 ist direkt an die Versorgungsspannung VCC angeschlossen, während der Q4-Ausgang des FTZ3 mit dem E-Enable-Eingang des Frequenzteilzählers FTZ4 verbunden ist. Der C-Clock-Eingang des FTZ4 liegt auf Massepotential, während sein Q4-Ausgang

709852/0696 _ ₃₃ .

mit dem B-Eingang des Monoflops M3 verbunden ist. Der A-Eingang des Monoflops M3 liegt auf Massepotential. Das Monoflop M3 ist mit seinem Eingang T2 über einen Widerstand R19 an die Versorgungsspannung VCC und mit seinem Eingang T1 über einen in Serie mit dem Widerstand R19 geschalteten Kondensator C12 an die Versorgungsspannung VCC angeschlossen, wobei die RC-Kombination an den Eingängen T1 und T2 die Impulslänge des Monoflops M3 bestimmt. Der Q-Ausgang des Monoflops M3 ist über die mit LA bezeichnete Leitung an den C-Clock-Eingang des als vierstufiger Binärzähler ausgebildeten Alarmcounter AC angeschlossen und mit sämtlichen Ld-Load-Eingängen der drei Anzeigetreiber AT1 bis AT3 verbunden. Der Q-Ausgang des Monoflops M3 liegt einerseits am CP-Clock-Eingang des Flip-Flops FF3 und andererseits über die mit L"A* bezeichnete Leitung am CP-Clock-Eingang des Flip-Flops FF5 sowie an jeweils einem Eingang des Nor-Gatters G5 und G12 sowie am R-Eingang des Gatters G14 des Flip-Flops FFß.

Der J- und der K-Eingang des Frequenzteilzählers FTZ5 sind direkt an die Versorgungsspannung VCC angeschlossen; sein S-Setzeingang liegt auf Massepotential. Der Q-Ausgang des Frequenzteilzählers FTZ5 ist über die mit Com bezeichnete Leitung mit dem zweiten Eingang des Exklusiv-Oder-Gatters G13 zur Ansteuerung des blinkenden Doppelpunktes DOPP und mit dem sogenannten Common-Plate-Anschluß der LCD-Anzeige verbunden sowie an sämtliche Ph-Phaseneingänge der Anzeigetreiber AT1 bis AT3 angeschlossen. Der Q-Ausgang des FrequenzteilZählers FTZ5 ist mit dem C-Clock-Eingang des Zeitmeßzählers ZM1 verbunden. Die Q1- bis Q4-Ausgänge des Zeitmeßzählers ZM1 sind mit den jeweils gleich indizierten DP1- bis DPA-Eingängen des Divisions-Counters DiCoI verbunden und zwar Q1 mit DP1, ..., QA mit DP4. Der Ausgang Q1 des Zeitmeßzählers ZM1 ist ferner über die mit EProg bezeichnete Leitung an den Reed-Kontakt Reedmax des Grenzwerteinstellers GWE angeschlossen, während der Q4-Ausgang

709852/0695 - 34 -

des Zeitmeßzählers ZM1 an den E-Enable-Eingang des Zeitmeßzählers ZM2 angeschlossen ist. Die jeweiligen C-Clock-Eingänge der Zeitmeßzähler ZM2 und ZM3 liegen beide auf Massepotential. Die jeweiligen Ausgänge Q1 bis Q4 des Zeitmeßzählers ZM2 sind wiederum mit den jeweiligen Eingängen DP1 bis DP4 des Divisionscounters DiCo2 verbunden, und zwar in der Reihenfolge Q1 mit DP1, ..., Q4 mit DP4. Der QA-Ausgang des Zeitmeßzählers ZM2 ist ferner an den E-Enable-Eingang des Zeitmeßzählers ZM3 angeschlossen und die jeweiligen Q1- bis Q4-Ausgänge des Zeitmeßzählers ZM3 sind wiederum mit den jeweiligen Eingängen DP1 bis DP4 des Divisionscounters DiCo3 verbunden, und zwar Q1 mit DP1, ..., Q4 mit DP4. Ferner liegt der Q3-Ausgang des Zeitmeßzählers ZM3 über den Inverter G10 am CD-Clock-Eingang des Taktgebers TG und ebenfalls über den Inverter G10 und die mit KST bezeichnete Leitung an einem Eingang des Nand-Gatters G11.

Der ^lfO"-Ausgang des Divisionscounters DiCoI ist mit sämtlichen PE-Presetenable-Eingängen der drei Divisionscounter DiCoI bis DiCo3 verbunden, während der "O"-Ausgang des Divisionscounters DiCo2 an den CF-Kaskadenrückkopplungs-Eingang des Divisionscounters DiCoI und der "O"-Ausgang des Divisionscounters DiCo3 an den CF-Kaskadenrückkopplungs-Eingang des Divisionscounters DiCo2 angeschlossen ist. Der CF-Kaskadenrückkopplungs-Eingang des Divisionscounters DiCo3 ist direkt an die Versorgungsspannung VCC angeschlossen. Die InIi₇-Clock Inhibit-Eingänge der Divisionscounter DiCo2 und DiCo3 liegen auf Massepotential. Sämtliche MR-Masterreset-Eingänge der drei Divisionscounter DiCoI bis DiCo3 sind an den Q-Ausgang des Flip-Flops FF3 angeschlossen. Der Q4-Ausgang des Divisionscounters DiCoI ist mit dem C-Clock-Eingang des Divisionscounters DiCo2 und dessen Q4-Ausgang mit dem C-Clock-Eingang des Divisionscounters DiCo3 verbunden.

- 35 -

709852/0698

Das J-K-Flip-Flop FF5 der Norniierungseinheit NE ist mit seinem CP-Clock-Eingang über die mit LA bezeichnete Leitung an den Q-Ausgang des Monoflops M3 angeschlossen. Der J-Eingang sowie der R-Rücksetzeingang des Flip-Flops FF5 liegen auf Massepotential, der K-Eingang ist direkt an die Versorgungsspannung VCC angeschlossen. Das Gatter G11 ist mit seinem einen Eingang über den Inverter G10 an den Q3-Ausgang des Zeitmeßzählers ZM3 angeschlossen, während der zweite Eingang des Nand-Gatters G11 über einen Widerstand R23 an die Versorgungsspannung VCC angeschlossen und über einen Kondensator C16 gegenüber dem Massepotential abgeblockt ist. Das Ausgangssignal des Nand-Gatters G11 liegt am S-Setzeingang des Flip-Flops FF5 sowie über die mit MC bezeichnete Leitung an den R-Rücksetzeingängen der beiden Flip-Flops FF2 und FF3. Der Q-Ausgang des Flip-Flops FF5 ist mit den jeweiligen Bl-Blanking-Eingängen der drei Anzeigetreiber AT1 bis AT3 verbunden.

Während der eine Pol des Reed-Kontaktes Reedmax über die Leitung EProg an den Q1-Ausgang des Zeitmeßzählers ZM1 angeschlossen ist, liegt der zweite Pol des Reed-Kontaktes Reedmax an jeweils einem Eingang des Nand-Gatters G3, am S-Eingang des Nand-Gatters G15 des Flip-Flops FF6 sowie am zweiten Eingang des Nor-Gatters G12, dessen erster Eingang über die Leitung LT mit dem Q-Ausgang des Monoflops M3 verbunden ist. Zusätzlich liegt die mit KProg bezeichnete Leitung am B-Eingang des Monoflops M2; diese Leitung wird bei nicht geschlossenem Reedmax über den Widerstand R25 nach VCC gezogen. Der Ausgang des Nor-Gatters G12 liegt an dem einen Pol des Reed-Kontaktes Reedmin, am R-Rücksetzeingang des Flip-Flops FF4 an den jeweiligen ST-Strobe-Eingängen der Speicher Smaxi und Smax2. Der zweite Pol des Reed-Kontaktes Reedmin

- 36 -

709852/0$··

ist direkt mit den jeweiligen ST-Strobe-Eingängen der beiden Speicher Smini und Smin2 verbunden und liegt bei nicht geschlossenem Reedmin über den Widerstand R24 auf Massepotential, d.h. auf logisch 0.

Das Flip-Flop FF6 des Grenzwerteinstellers GWE besteht aus den beiden Nand-Gattern G14 und G15. Der R-Eingang des Gatters G14 ist über die Leitung LA~ an den Q-Ausgang des Monoflops M3 angeschlossen und sein zweiter Eingang mit dem Q-Ausgang des Nand-Gatters G15 verbunden. Der S-Eingang des Nand-Gatters G15 ist über den Widerstand R25 an die Versorgungsspannung VCC und bei geschlossenem Reed-Kontakt Reedmax über die Leitung EProg an den Q1-Ausgang des Zeitmeßzählers ZM1 angeschlossen, während sein zweiter Eingang mit dem Q-Ausgang des Gatters G14 verbunden ist. Der Q-Ausgang des Gatters G15 ist über die mit FProg bezeichnete Leitung an den S-Setzeingang des Flip-Flops FF1 angeschlossen, während der CD-Clock-Eingang des Monoflops M1 über die mit FProg bezeichnete Leitung an den Q-Ausgang des Gatters G14 des Flip-Flops FF6 angeschlossen ist. Der eine Eingang des Nand-Gatters G3 ist mit dem zweiten Pol des Reed-Kontaktes Reedmax und über den Widerstand R25 an die Versorgungsspannung VCC angeschlossen; der zweite Eingang des Nand-Gatters G3 liegt über die mit CAR bezeichnete Leitung am "O"-Ausgang des Divisionscounters DiCoI. Der Ausgang des Nand-Gatters G3 liegt an dem einen Eingang des Exklusiv-Oder-Gatters G4, während der andere Eingang des Gatters G4 an den Q-Ausgang des Gatters G5 des Flip-Flops FF6 angeschlossen und mit einem Eingang des Exklusiv-Oder-Gatters G9 verbunden ist. Der Ausgang des Exklusiv-Oder-Gatters G4 liegt am C-Clock-Eingang des Anzeigeregisters AZR1 sowie am C-Clock-Eingang des Grenzfrequenz-Vergleichsregisters GVR1. Der E-Enable-Eingang des Grenzfrequenz-Vergleichsregisters GVR1 sowie der E-Enable-Eingang des Anzeigeregisters AZR1 sind miteinander verbunden und beide an den Q-Ausgang des Nand-Gatters G14 des Flip-Flops FF6 angeschlossen.

709852/0695 . ₃₇ _

- Hf -ΨΙ

Die Eingänge AO bis A3 des Vergleichers VG1 und die jeweiligen, gleich indizierten Eingänge DO bis D3 der beiden Speicher Smini und Smax2 sind jeweils miteinander verbunden und an die Ausgänge Q1 bis Q4 des Grenzfrequenz-Vergleichsregisters GVR1 angeschlossen, und zwar ist der Ausgang Q1 mit den jeweils mit 0 indizierten Eingängen DO und AO, der Ausgang Q2 mit den jeweils mit 1 indizierten Eingängen D1 und A1, der Ausgang Q3 mit den jeweils mit 2 indizierten Eingängen D2 und A2 sowie der Ausgang Q4 mit den jeweils mit 3 indizierten Eingängen D3 und A3 verbunden. Der Ausgang Q4 des Grenzfrequenz-Vergleichsregisters GVR1 ist ferner an den E-Enable-Eingang des Grenzfrequenz-Vergleichsregisters GVR2 angeschlossen, während der C-Clock-Eingang von GVR2 auf Massepotential liegt. Sämtliche MR-Masterreset-Eingänge der vier Speicher Smini, Smin2, Smaxi und Smax2 liegen auf Massepotential. Die vier Ausgänge QO bis Q3 des Speichers Smini sind an die vier Ausgänge QO bis Q3 des Speichers Smaxi sowie parallel dazu an die vier Eingänge BO bis B3 des Vergleichers VG1 angeschlossen, so daß jeweils die Anschlüsse mit gleichen Indizes 0, 1, 2 und 3 miteinander verbunden sind.

Die vier Ausgänge Q1 bis QA des Grenzfrequenz-Vergleichsregisters GVR2 sind an die vier Eingänge DO bis D3 des Speichers Smin2, die vier Eingänge DO bis D3 des Speichers Smax2 und die vier Eingänge AO bis A3 des Vergleichers VG2 angeschlossen, so daß die jeweils mit 0 indizierten Eingänge mit dem Q1-Ausgang, die mit 1 indizierten Eingänge mit dem Q2-Ausgang, die mit 2 indizierten Eingänge mit dem Q3-Ausgang und die mit 3 indizierten Eingänge mit dem Q4-Ausgang verbunden sind. Ferner sind sämtliche gleich indizierten D-Eingänge der Speicher Smin2 und Smax2 untereinander und parallel dazu mit den gleich indizierten Α-Eingängen des Vergleichers VG2 verbunden. Die Ausgänge QO bis Q3 des Speichers Smin2 sind jeweils an die Ausgänge QO bis Q3

709852/0695

des Speichers Smax2 und.an die Eingänge EO bis B3 des Vergleichers VG2 angeschlossen, wobei jeweils die gleich indizierten Q-Ausgänge der beiden Speicher Smin2 und Sraax2 untereinander und parallel dazu mit den gleich indizierten Eingängen des Vergleichers VG2 verbunden sind.

Der "A>B. "-Eingang und der "A< B_in"-Eingang des Vergleichers VG1 liegen auf Massepotential, während der "A=3_in"-Eingang des Vergleichers VG1 direkt an die Versorgungsspannung VCC angeschlossen ist. Der Vergleicher VG1 und der Vergleicher VG2 sind so miteinander geschaltet, daß der "A> B ."-Ausgang von VG1 mit dem "A> B_in"-Eingang von VG2, der "A=B_out"-Ausgang von VG1 mit dem "A=B_1n"-Eingang von VG2 und der "A<B_out"-Ausgang von VG1 mit dem "A< B_in"-Eingang von VG2 verbunden ist. Der "A>B ."-Ausgang des Vergleichers VG2 ist an den J-Eingang des J-K-Flip-Flops FF4 und der "A=B _t"-Ausgang des Vergleichers VG2 an den K-Eingang des Flip-Flops FF4 angeschlossen. Der Q-Ausgang des Flip-Flops FF4 liegt an den jeweiligen Dis-Disable-Eingängen der beiden Speicher Smini und. Smin2. Der Q-Ausgang des Flip-Flops FF4 liegt an den jeweiligen Dis-Disable-Eingängen der beiden Speicher Smaxt und Sraax2 und ist ferner mit dem einen Eingang des Nor-Gatters G5 verbunden, dessen anderer Eingang über die Leitung LA an den Q-Ausgang des Monoflops M3 angeschlossen ist.

Der Ausgang des Nor-Gatters G5 liegt am R-Rücksetzeingang des Alarmcounters AC, während dessen E-Enable-Eingang direkt an der Versorgungsspannung VCC liegt.

Die beiden Ausgänge Q1 und Q2 des Alarracounters AC liegen an den beiden Eingängen des Nand-Gatters G6. Der Ausgang des Nand-Gatters G6 ist einerseits mit dem Eingang des Inverters G7 und andererseits mit dem einen Eingang des

709852/0695 - 39 -

- ys -

Exklusiv-Oder-Gatters G9 verbunden, dessen anderer Eingang am Q-Ausgang des Nand-Gatters G15 des Flip-Flops FF6 liegt. Der Ausgang des Exklusiv-Oder-Gatters G9 ist über die mit CInh bezeichnete Leitung an den K-Eingang des Flip-Flops FF3 angeschlossen; der J-Eingang des Flip-Flops FF3 liegt auf Massepotential.

Das im Inverter G7 invertierte Signal des Nand-Gatters G6 liegt einerseits über die mit Alarm bezeichnete Leitung am Inh-Clock Inhibit-Eingang des Divisionscounters DiCoI und andererseits an einem Eingang des Nand-Gatters G8, das mit seinem anderen Eingang über die Leitung KAF an den Q2-Ausgang des Frequenzteilzählers FTZ2 angeschlossen ist. Der Ausgang des Nand-Gatters G8 des Alarmtreibers ALT ist einerseits über den invertierenden Treiber T1 an den einen Pol des Lautsprechers LSP und andererseits über die in Serie geschalteten invertierenden Treiber T2 und T3 sowie den dahintergeschalteten Kondensator C17 an den anderen Pol des Lautsprechers LSP angeschlossen. Der Lautsprecher LSP ist vorzugsweise ein richtungsbezogener Lautsprecher, dessen Tonfrequenz auf einen Wert von ungefähr 800 Hz eingestellt ist.

Das Anzeigeregister AZR besteht aus den drei Anzeigeregistereinheiten AZR1 bis AZR3, deren R-Rücksetzeingänge jeweils über die Leitung Count an den Q-Ausgang des Flip-Flops FF2 angeschlossen sind. Ferner ist das Anzeigeregister AZR1 mit seinem E-Enable-Eingang an den δ-Ausgang des Gatters G14 des Flip-Flops FF6 und mit seinem C-Clock-Eingang an den Ausgang des Exklusiv-Oder-Gatters Gh angeschlossen. Die einzelnen Anzeigetreibereinheiten AT1 bis AT3 sind mit den jeweiligen Anzeigeregistereinheiten AZR1 bis AZR3 in der Weise geschaltet, daß die jeweiligen Ausgänge Q1 bis Q4 der Anzeigeregisterein-

709852/0695 . 40

heiten mit den jeweiligen Eingängen A bis D der /nzeigetreibereinheiten verbunden sind, d.h. jeweils Q1 mit A, Q2 rait B, Q3 mit C und Q4 mit D. Ferner ist der Q4-Ausgang des Anzeigeregisters AZR1 mit dem E-Enable-Eingang des Anzeigeregisters AZR2 und der Q4-Ausgang des Anzeigeregisters AZR2 mit dem E-Enable-Eingang des Anzeigeregisters AZR3 verbunden. Die jeweiligen C-Clock-Eingänge der beiden Anzeigeregister AZR2 und AZR3 liegen jeweils auf Massepotential.

Die jeweiligen sieben Ausgänge a bis £ der drei Anzeigetreibereinheiten AT1 bis AT3 sind an die jeweiligen sieben Segmente der drei LCD-Anzeigeeinheiten zur Anzeige der Einer-, Zehner- und Hundertersteile angeschlossen, wobei die sieben Segmente der Anzeige beispielsweise sieben Striche sind, die in Form von zwei übereinander stehenden Quadraten mit einer gemeinsamen Seite angeordnet sind und eine stilisierte "8" bilden. Durch entsprechende Ansteuerung der jeweiligen Ausgänge a bis g kommen dann die jeweiligen Ziffern 0 bis 9 an den entsprechenden Stellen zur Anzeige. Selbstverständlich können auch statt der LCD-Anzeigeelemente andere Anzeigeelemente verwendet werden, wie z.B. lichtemittierende LED-Dioden od. dgl., wenn sie eine entsprechend geringe Leistungsaufnahme besitzen und die Batterien nicht stärker als die LCD-Anzeige beanspruchen. Bei Verwendung derartiger anderer Anzeigeelemente müssen dann natürlich spezielle, entsprechend anzuschliessende Typen von Anzeigetreiberelementen vorgesehen werden.

- 41 -

709852/0691

Blockschaltbild

Zur Erläuterung der generellen Wirkungsiveise der Schaltung soll im folgenden unter Bezug auf die Fig. 6 das Blockschaltbild erläutert werden. Wenn dabei der Begriff "Leitung" verwendet wird, so ist dieser Begriff im Sinne einer "Signalbahn" zu verstehen, so daß im Hinblick auf den detaillierten Stromlauf teilweise Einzelleitungen und teilweise Leitungsbündel gemeint sind.

Über die Leitung 101 gelangt das EKG-Signal des Patienten mit einem Pegel von ungefähr 1mV zum Eingangsverstärker EV, der das Eingangssignal auf einen Pegel von ca. 100 mV verstärkt und über die Leitung 102 dem Resonanzverstärker RV zuführt. Der Resonanzverstärker RV selektiert aus dem EKG-Signal den QRS-Komplex heraus und wandelt dieses Signal in einen Rechteckirapuls um, mit dem über die Leitung 103 das Monoflop M1 des Systolenmonos SM angestossen wird.

Das Monoflop M1 des Systolenmonos SM steuert seinerseits mit dem Signal "Syst" über die Leitung 104a und das Exklusiv-Oder-Gatter G13 im Anzeigetreiber AT und über die Leitung 105 den Doppelpunkt DOPP in der Anzeige an. Ferner steuert das Monoflop M1 des Systolenmonos SM über die Leitung 104 die Steuerlogik STL an; in der Steuerlogik STL werden die Signale MA, PA und PA1 erzeugt, mit denen die Steuerlogik über die Leitung 106 den Zeitmeßzähler ZM bzw. über die Leitung 106a den Frequenzteilzähler FTZ normiert sowie über die Leitung den Taktgenerator TG der Taktgebereinheit TGE startet.

Der Taktgenerator TG der Taktgebereinheit TGE steuert mit seinem Ausgang im 30 kHz-Takt über die Leitung 108 den Frequenzteilzähler FTZ, über die Leitung 108a den Divisionscounter DiCo und über die Leitung 108b das Flip-Flop FF4 der Vergleichereinheit VGE an. Der Frequenzteilzähler FTZ erzeugt

703852/0695 _ ₄₂

- ye -

nun einen 125 Hz-Takt, der über die Leitung 109 den Zeitmeßzähler ZM hochzählt; dieser 125 Hz-Takt des Frequenzteilzählers FTZ liegt ferner als Signal "Com" über die Leitungen 109a und 109b am Anzeigetreiber AT bzw. an der Anzeige und erzeugt dort die für die LCD-Anzeige erforderliche Wechselspannung.

Erkennt die Steuerlogik STL den über die Leitungen 101, 102, 103 und 104 hereinkommenden dritten QRS-Komplex, so stoppt die Steuerlogik STL unter Erzeugung der Signale MA, PA und PA1 über die Leitung 110 den Zeitmeßzähler ZM und gibt über die Leitung 111 den Divisionscounter DiCo zur Verarbeitung der über die Leitung 112 vom Zeitmeßzähler ZM anliegenden Daten frei. Die von der Steuerlogik STL mit dem Signal "Count" über die Leitungen 113 bzw. 113a während des gesamten Zeitmeßzyklus¹ auf 0 gehaltenen Anzeigeregister AZR bzw. Grenzfrequenz-Vergleichsregister GVR werden nun freigegeben, und die Ergebnisimpulse des Divisionsoounters DiCo können mit dem Signal "CAR" über die Leitung 114, die beiden Gatter G3 und G4 sowie die Leitungen 115 bzw. 115a das Anzeigeregister AZR bzw. das Grenzfrequenz-Vergleichsregister GVR hochzählen.

Am Ende einer derartigen Division, die der Frequenzteilzähler FTZ mit einem Signal im 2 Hz-Takt über die Leitung 116 der Steuerlogik STL signalisiert, wird das über die Leitung 118 am Anzeigetreiber AT anliegende Ergebnis des Anzeigeregisters AZR in den Anzeigetreiber AT übernommen, da die Steuerlogik STL über die Leitung 117 bzw. 117a mit dem Steuersignal "LA" die Gatter G3 und G4 bzw. den Anzeigetreiber AT ansteuert. Der Anzeigewert des Anzeigetreibers AT wird über die Leitung 119 in den LCD-Segmenten zur Anzeige gebracht.

Der sich während der Division im Grenzfrequenz-Vergleichsregister GVR aufbauende Wert wird über die Leitung 120 von der Vergleicher-

709852/0695 -43 -

- 105-

einheit VGE auf Gleichheit mit den Werten hin untersucht, die über die Leitung 121 vom Grenzwertspeicher GWSP an der Vergleichereinheit VGE anliegen. Die Vergleichereinheit VGE teilt der Alarmcountereinheit ACE über die Leitung 122 ein Unterschreiten des unteren Grenzfrequenzwertes bzw. ein Überschreiten des oberen Grenzfrequenzwertes mit. Nach dreimaligem Erkennen einer derartigen Unter- bzw.. Überschreitung wird von der Alarmcountereinheit ACE mit dem Signal "Alarm" über die Leitung 12? der Alarmtreiber ALT gestartet, der über die Leitung 124 an das 800 Hz-Takt-Signal "KAF" des Frequenzteilzählers FTZ angeschlossen ist und seinerseits über die Leitung 125 den Lautsprecher LSP erregt. Die den Alarmtreiber ALT startende Alarmcountereinheit ACE teilt den Alarmzustand gleichzeitig mit dem Signal "CInn" über die Leitung 123a über das Gatter G9 und die Leitung 126 der Steuerlogik STL mit, welche diesen Alarmzustand 0,5 Sekunden aufrecht erhält und dann durch Abgabe des Steuerbefehls "LA" an die Alarmcountereinheit ACE über die Leitung 127 den Alarrazustand beendet.

Die Einstellung der unteren bzw. der oberen Grenzfrequenz wird der Steuerlogik STL mit dem Signal "CInn" vom Grenzwerteinsteller GWE über die Leitung 128, das Gatter G9 und die Leitung mitgeteilt, woraufhin die Steuerlogik STL eine sogenannte Pseudodivision startet. Gleichzeitig verhindert das vom Grenzwerteinsteller GWE über die Leitung 128a an den Gattern G3/G4 liegende Signal "FProg", daß die Divisionsergebnisimpulse über die Leitungen 114 und 115 bzw. 115a zum Anzeigeregister AZR bzw. zum Grenzfrequenz-Vergleichsregister GVR gelangen. Das über die Leitung 128a an den Gattern G3/G4 liegende Signal "FProg¹¹ sorgt weiterhin dafür, daß am Ende Jedes Divisionszyklus¹ das Anzeigeregister AZR und das Grenzfrequenz-Vergleichsregister GVR über die Gatter G3/G4 und die Leitung 115

"709852/0695 " ^kh "

- vr-

bzw. 115a jeweils um den Wert 1 hochgezählt werden. Der Grenz werteinsteller GWE lädt ferner durch Anlegen eines Steuersignals "Store" über die Leitung 129 am Grenzwertspeicher GWSP diejenigen Daten in den Grenzwertspeicher GWSP, die über die Leitung 130 vom Grenzfrequenz-Vergleichsregister GVR am Grenzwertspeicher GWSP anliegen.

Da das gesamte System der Schaltung ungefähr 15 Sekunden nach dem letzten empfangenen QRS-Komplex in den Stand-by-Betrieb übergehen soll, stoppt der Zeitmeßzähler ZM mit dem Signal "KST" den Taktgenerator TG der Taktgebereinheit TGE nach Ablauf dieses Zeitintervalls über die Leitung 131a und setzt über die Leitung 131 das Flip-Flop FF5 der Normierungseinheit NE, welches der Steuerlogik STL seinen Normierungszustand mit dem Signal "MC" über die Leitung 132 mitteilt. Der Normierungszustand des Flip-Flops FF5 der Normierungseinheit NE wird von der Steuerlogik STL mit dem Signal "LA" über die Leitung 133 aufgehoben, sobald ein neu ankommender QRS-Komplex erkannt wird.

Im folgenden sollen die einzelnen Funktionen des erfindungsgemäßen Herzfrequenzmessers anhand der Schaltungsanordnung nach Fig. 3 bis 6 erläutert werden.

709852/0695

«Λ

Eingangsverstärker

Das EKG-Signal mit einem Pegel von ungefähr 1 Millivolt wird über zwei Klebeelektroden E1 und E2 an der Brustwand des Patienten abgenommen, während als Neutralelektrode VM das Uhrengehäuse 11 mit dem Metallarmband 12 verwendet wird. Das abgenommene 1 Millivolt EKG-Signal wird über zwei Kondensatoren C1 und C2 kapazitiv in den Eingangskreis des als aktiver Tiefpaß erster Ordnung geschalteten Operationsverstärkers 0P1 eingekoppelt, so daß etwaige Gleichspannungen unterdrückt werden. Die beiden zwischen den Kondensatoren C1 und C2 angeordneten, antiparallel geschalteten Dioden D1 und D2 verhindern eine Zerstörung des Differenzeingangs des Operationsverstärkers 0P1 infolge hoher statischer Spannungen .

Der Eingangsverstärker 0P1 verstärkt das Eingangssignal von 1 Millivolt auf einen Pegel von ungefähr 100 Millivolt. Das 100 Millivolt Signal wird über einen aus dem Kondensator C5 und den Widerständen R7 und R8 bestehenden passiven Hochpaß an den Eingang des Resonanzverstärkers 0P2 gelegt, der aus dem EKG den QRS-Komplex herausselektiert und das QRS-Signal auf einen Pegel von ungefähr 1 Volt verstärkt. Dem Resonanzverstärker 0P2 ist ein selektiver Triggerverstärker 0P3 nachgeschaltet, der über einen Hochpaß angekoppelt ist und seinerseits einen Resonanzverstärker zweiter Ordnung bildet. Der Triggerverstärker 0P3 formt den vom Resonanzverstärker 0P2 erkannten analogen QRS-Komplex zu einem Rechtecksignal mit einem Pegel von etwa 2 Volt um.

Der als Hochpaß geschaltete Resonanzverstärker 0P2 arbeitet mit einer Frequenz von 16 Hz, so daß langsamere Vorgänge,

- 46 -

709852/0695

- 1*6 - SO

wie z.B. Bewegungsartefakte, nicht verstärkt werden und somit nicht weiter verarbeitet werden.

Aufsynchroni si erung

Bei Erkennung eines QRS-Komplexes, d.h. wenn der Triggerverstärker 0P3 ein Rechtecksignal erzeugt, wird über das als Pegelumsetzer arbeitende Gatter G16, mit dem das 2 Volt Rechtecksignal auf einen 3_f6 Volt Logikpegel heraufgesetzt wird, das Monoflop M1 gestartet. Das Monoflop M1 läuft über ca. 40 Millisekunden und verhindert somit eine Doppeltriggerung der Aufsynchronisierlogik durch einen übergroßen QRS-Komplex, der zwei Ausgangsimpulse im Triggerverstärker 0P3 auslösen kann. Gleichzeitig mit dem Monoflop M1 startet das Monoflop M2 und läuft über 5/us. Das Monoflop M2 startet über das Gatter G1 den Taktgenerator TG und erzeugt zusammen mit dem gesetzten Flip-Flop FF1 den Impuls PA und setzt mit seiner Rückflanke das Flip-Flop FF1 über den Eingang CP zurück. Der Ausgangsimpuls PÄ des Gatters G18 löscht über das Gatter GO die Frequenzteilzähler FTZ1 und FTZ2 auf 0 ein, erzeugt zusammen mit dem nicht gesetzten Flip-Flop FF2 über dessen Ausgang Q den Impuls PA1 und setzt mit seiner Rückflanke das Flip-Flop FF2 auf Count.

Der Impuls PA1 löscht den Zeitmeßzähler ZM, bestehend aus ZM1, ZM2 und ZM3, sowie den Frequenzteilzähler FTZ5 auf 0 ein. Ferner setzt der Impuls PA1 über den S-Eingang das Flip-Flop FF4, das zur Erkennung der Über- bzw. Unterschreitung der eingestellten Grenzfrequenzwerte dient.

Zeitmessung

Bei Beendigung des Impulses PA1 beginnt die Messung des Zeitintervalls zwischen zwei QRS-Komplexen. Der Zeitmeßzähler ZM wird mit einer Frequenz von 125 Hz hochgezählt. Diese Frequenz von 125 Hz wird von dem zentralen Taktgenerator TG, der selbst- und über das Gatter G1 auch fremdstartbar ausgebildet ist und

709852/0695 - *7 -

S1

mit einer auf +_ 1 % genauen Frequenz von 30 kHz läuft, die über den durch 10 teilenden Frequenzteilzähler FTZ1, den einstellbar durch 12 oder 15 teilenden Frequenzteilzähler FTZ2, der auf Teilen durch 12 steht, und den durch 2 teilenden Frequenzteilzähler FTZ5 gebildet.

Der nächste QRS-Komplex triggert wieder das Monoflop M2 und das Monoflop M1, kann aber keinen Impuls PA erzeugen, da das Flip-Flop FF1 nicht gesetzt ist. Das Flip-Flop FF1 wird jedoch wieder durch die Rückflanke des Impulses über den CP-Eingang gesetzt. Der darauf folgende QRS-Komplex, d.h. der dritte QRS-Komplex in dieser Zählweise, triggert wieder das Monoflop M1 und das Monoflop M2. Da nun das Flip-Flop FF1 gesetzt ist, erzeugt das Monoflop M2 wieder einen Impuls PA. Der durch das Gatter G1S invertierte Impuls PA kann keinen Impuls PA1 erzeugen, da das Flip-Flop FF2 gesetzt ist, so daß der Impuls PÄ über das Gatter G2 das Flip-Flop FF3 setzt und damit den Rechenprozeß einleitet.

Die Rückflanke des Impulses PA bzw. PÄ setzt das Flip-Flop FF2 zurück, das damit für eine neue Aufsynchronisierung bereit ist. Die Rückflanke des Impulses MA am Q-Ausgang des Monoflops M2 kann das Flip-Flop FF1 nicht zurücksetzen, weil der Vorbereitungseingang K des Flip-Flops FF1 durch das Setzen des Flip-Flops FF3 auf 0 gegangen ist.

Rechnen

Die Rechenoperation wird durch das Setzen des Flip-Flop FF3 eingeleitet. Der Frequenzteilzähler FTZ2, der durch 12 oder durch 15 teilen kann, wurde durch das Nullsetzen des Flip-Flops FF2 auf Teilen durch 15 gesetzt. Damit ändert sich die Ausgangsfrequenz des Frequenzteilzählers FTZ2 auf einen Wert von 200 Hz. Durch den Impuls PÄ waren die Frequenzteilzähler FTZ1 und FTZ2 wieder gelöscht worden. Das gesetzte Flip-Flop FF3 verhindert

f09852/0695 -48 -

- ye -Sl

über den Enable-Eingang E des Zeitmeßzählers ZM1 das Weiterzählen des aus den drei Zählern ZM1, ZM2 und ZM3 bestehenden Zeitmeßzählers ZM und gibt die Frequenzteilzähler FTZ3 und FTZ4 zum Arbeiten frei, welche durch das Nullsetzen des Flip-Flops FF3 über ihre R-Eingänge auf 0 gehalten waren.

Das Flip-Flop FF3 gibt ferner die über die MR-Eingänge auf 0 gehaltenen Divisions-Counter DiCoI, DiCo2 und DiCo3 frei. Ferner hält das Flip-Flop FF3 das Monoflop M2 über dessen CD-Eingang auf O, so daß eine Triggerung des Monoflops M2 während des Rechenzyklus' nicht möglich ist.

Die einzelnen Recheneinheiten DiCoI, DiCo2 und DiCo3 des Divisions-Counters DiCo, die ihre Zeitdaten vom Zeitmeßzähler ZM über die jeweiligen Eingänge DP1, DP2, DP3 und DP4 erhalten, führen nun die Division gemäß der eingangs erwähnten Formel

Anzeigewert = 15 000/t_M

durch. Die dem Divisionsergebnis entsprechende Anzahl von Impulsen wird am Ausgang ¹¹O" des Divisions-Counters DiCoI als Count-Anzeige-Register bzw. CAR-Impulse abgenommen. Die als Konstante in die Formel eingesetzten 15 000 Impulse werden über die Frequenzteilzähler FTZ1, FTZ2, FTZ3 und FTZ4 abgezählt. Mit dem Ende des letzten der 15 000 Impulse wird über den Eingang B das Monoflop M3 gestartet, das ebenfalls über ca. 5/US läuft und den Rechenzyklus beendet.

Aufbau und Anzeige des Divisionsergebnisses

Das Divisionsergebnis wird in den Registern AZR1, AZR2 und AZR3 des Anzeigeregisters AZR aufgebaut. Das Anzeigeregister AZR war vom Flip-Flop FF2 während der Zeitmessung über die jeweiligen

709852/0695 - 49 -

"R"-Eingänge auf O eingelöscht worden und wird von den Impulsen CAR hochgezählt, die über die Gatter G3 und G4 am C-Eingang des Anzeigeregisters AZR1 ankommen. Das Anzeigeregister AZR arbeitet im BCD-Code und stellt damit dem aus den Treibereinheiten AT1, AT2 und AT3 bestehenden Anzeigetreiber AT direkt anzeigbare Werte zur Verfugung.

Mit der Triggerung des Monoflops M3 entsteht der Load-Anzeigeimpuls LA. Mit diesem Impuls LA wird der augenblickliche Meßfrequenzwert, der im Anzeigeregister AZR an den jeweiligen Ausgängen Q1 bis Q4 der Anzeigeregister AZR1 bis AZR3 steht und damit auch an den Eingängen A, B, C, D der Anzeigetreiber AT1, AT2 und AT3 anliegt, in den Anzeigetreiber AT übernommen und damit über die jeweiligen Segmentleitungen a bis £ zur Anzeige gebracht.

Unabhängig vom auf der Anzeige 13 angezeigten Frequenzwert löst der 40 ms-Impuls des Monoflops M1 mit dem Signal Syst über das Gatter G13 und dem Signal DOPP ein Aufblinken des Doppelpunktes 14 der Anzeige, im Systolenrhythmus der Herzfrequenz aus.

Überwachung der Einhaltung des eingestellten Frequenzbereiches Gleichzeitig mit dem Hochzählen des Anzeigeregisters AZR wird das aus den Registern GVR1 und GVR2 bestehende Grenzfrequenz-Vergleichsregister GVR hochgezählt, das vorher ebenfalls vom Flip-Flop FF2 über die jeweiligen "R"-Eingänge auf 0 eingelöscht worden war. Im Grenzfrequenz-Vergleichsregister GVR erfolgt jedoch der Aufbau des Divisionsergebnisses binär, so daß der Vergleich mit nur zwei 4-Bit-Vergleichern im Frequenzwertbereich von 0 bis 255 möglich ist.

Das sich im Grenzfrequenz-Vergleichsregister GVR aufbauende Divisionsergebnis liegt über die jeweiligen Ausgänge Q1 bis Q4 der Register GVR1 und GVR2 an den jeweiligen Eingängen AO bis A3 der beiden Vergleicher VG1 bzw. VG2 des Vergleichers VG. Das sich aufbauende Divisionsergebnis wird vom Vergleicher VG

709852/0695 _ ₅₀ _

zusammen mit dem aus den Speichereinheiten Smini und Smin2 bestehenden Speicher Smin für die untere Grenzfrequenz auf Gleichheit untersucht, wobei die Vergleicher VG1 und VG2 mit ihren jeweiligen Eingängen BO bis B3 durch das den jeweiligen Dis-Eingängen der Speicher Smini und Smin2 liegende Signal an die jeweiligen Ausgänge QO bis Q3 der Speicher Smini und Smin2 angeschlossen sind.

Wird während dieses Zählens Gleichheit zwischen dem hochgezählten Wert und dem abgespeicherten Wert, d.h. dem unteren Grenzfrequenzwert gefunden, so geht der "A=B"-Ausgang des Vergleichers VG2 auf "high" und damit auch der K-Eingang des Flip-Flops FF4 auf "high".

Dadurch setzt die nächste positive Flanke des vom Taktgeber TG erzeugten 30 kHz-Taktes das Flip-Flop FF4 auf 0. Dadurch werden aufgrund des an den jeweiligen Dis-Eingängen der Speicher Smini und Smin2 liegenden Signals die jeweiligen Eingänge BO bis B4 der Vergleicher VG1 und VG2 vom Speicher Smin abgetrennt und die jeweiligen Ausgänge QO bis Q3 der Speicher Smaxi und Smax2 für die obere Grenzfrequenz an die jeweiligen Eingänge BO bis B4 der Vergleicher VG1 und VG2 angeschlossen, da das entsprechende Signal vom Q-Ausgang des Flip-Flops FF4 an den jeweiligen Dis-Eingängen der Speicher Smaxi und Smax2 anliegt.

Anschließend wird der Registerinhalt des Grenzfrequenz-Vergleichsregisters GVR mit dem Speicherinhalt des Speichers Smax für die obere Grenzfrequenz verglichen und auf A> B untersucht, d.h. es wird überprüft, ob das Grenzfrequenz-Vergleichsregister GVR einen größeren Wert aufweist als die eingespeicherte obere Grenzfrequenz. Wird die eingestellte obere Grenzfrequenz überschritten, so geht der "A> B"-Ausgang des Vergleichers VG2 auf "high" und ermöglicht durch das Ansteuern des Vorbereitungseingangs J des Flip-Flops FF4 das Setzen des Flip-Flops FF4 durch den Taktgeber TG. Damit ist klar, daß das Flip-Flop FF4 nur dann

709852/0695

- 51 -

auf O ist, wenn normale Frequenzen, d.h. zwischen der oberen und der unteren Grenzfrequenz liegende Frequenzwerte gemessen und gezählt werden.

Der Impuls LA, der das Divisionsergebnis über die jeweiligen Ld-Eingänge in die Anzeigetreiber AT1 bis AT3 transportiert, versucht den Alarmcounter AC über den C-Eingang hochzuzählen. V/ird jedoch das Flip-Flop FF4 nicht gesetzt, da ein zwischen der unteren Grenzfrequenz und der oberen Grenzfrequenz liegender Frequenzwert festgestellt wird, so wird der Alarmcounter AC über seinen "R"-Eingang über das Gatter G5 und den R-Eingang auf 0 gesetzt.

Alarmauslösung

Wird der Alarmcounter AC dreimal hintereinander vom Flip-Flop FF4 über das Gatter G5 nicht auf 0 gesetzt, so erreicht der Alarmcounter AC mit der Vorderflanke des dritten LA-Impulses die Stellung "3", die über die Gatter G6 und G7 das Signal "Alarm" auslöst. Das Signal "Alarm" läßt den 800 Hz-Takt des am Q2-Ausgang des Frequenzteilzählers FTZ2 liegenden KAF-Signals am Gatter G8 durch. Das durchgelassene Signal KAF erregt dann über die Treiber T1, T2 und T3 sowie den Entkopplungskondensator C17 den Lautsprecher LSP.

Die Stellung "3" erzeugt ferner über das Gatter G9 den Count-Inhibit-Impuls CInh, mit dem verhindert wird, daß mit der Rückflanke des LÄ-Impulses das Flip-Flop FF3 zurückgesetzt wird und. damit die Möglichkeit einer erneuten Aufsynchronisierung auf einen neuen QRS-Komplex durch die Triggerung des Monoflops M2 gegeben ist. Durch das Nichtzurücksetzen des Flip-Flops FF3 bleibt der Rechenmodus erhalten.

Das vom Ausgang des Inverters G7 am Inh-Eingang des Divisions-Counters DiCoI liegende Signal "Alarm" verhindert jedoch, daß der Divisions-Counter CAR-Impulse abgibt und damit das Ergebnis im Anzeigeregister AZR und im Grenzfrequenz-Vergleichsregister GVR verfälscht wird.

709852/0695

- 52 -

Nach Ablauf des 15 000 Impulse langen Rechenzyklus, während dessen das akustische Warnsignal über den Lautsprecher LSP erzeugt wird, läßt das dann generierte LA-Signal mit seiner Vorderflanke den Alarracounter AC auf die Stellung "4" weiterzählen, die bei der gewählten Decodierung seiner "O"-Stellung entspricht. Damit werden die Signale Alarm und Count-Inhibit zurückgenommen, der Alarmton erlischt und die Rückflanke des LA-Impulses setzt das Flip-Flop FF3 über den CP-Eingang zurück, so daß die Möglichkeit einer neuen Aufsynchronisierung gegeben

Stand-by-Betri eb

Mit Beendigung eines.Rechenzyklus·, d.h. mit dem Zurücksetzen des Flip-Flops FF3 durch die Rückflanke eines Lj-Impulses, wird der Zeitmeßzähler ZM über den Ε-Eingang des Zählers ZM1 zum Hochzählen freigegeben. Wenn nun nicht innerhalb eines etwa 15 Sekunden langen Zeitintervalls ein neuer QRS-Komplex das Monoflop M1 und damit das Monoflop M2 startet und damit den Zeitmeßzähler ZM auf 0 setzt, so zählt der Zeitmeßzähler ZM so lange, bis der Ausgang Q3 des Zeitmeßzählers ZM3 auf "high" geht. Dieses ^Whigh"-Signal erzeugt über den Inverter G10 das KST-Signal, das über den CD-Eingang den Taktgenerator TG stoppt. Das KST-Signal erzeugt über das Gatter G11 das Master-Clear-Signal MC. Das MC-Signal bewirkt über den S-Eingang das Setzen des Flip-Flops FF5, das über die jeweiligen Bl-Eingänge an den Anzeigetreibern AT1, AT2 und AT3 die Anzeige löscht, so daß kein Frequenzwert mehr angezeigt wird.

Durch das Abschalten des Taktgenerators TG wird die Versorgungsstromstärke in der Logikschaltung von 35 Mikroampere auf ca. 15

Mikroampere reduziert und beträgt nicht einmal 50 % der normalen Betriebsstromstärke. Das Master-Clear-Signal MC wird auch beim Einschalten, d.h. beim Einsetzen der Spannungsversorgung, über das RC-Glied mit dem Widerstand R23 und den Kondensator C16

709852/0695

- 53 -

am zweiten Eingang des Gatters G11 erzeugt. Das MC-Signal normiert die gesamte Logik, damit jederzeit eine neue Aufsynchronisierung erfolgen kann.

Einstellung der Grenzfrequenzen

Die Einstellung der oberen und der unteren Grenzfrequenzwerte erfolgt im Stand-by-Betrieb mit Hilfe der beiden Reed-Kontakte Reedmax und Reedmin, die mit extern herangeführten Magneten unabhängig voneinander geschlossen werden können. Durch das Schliessen des Reed-Kontaktes Reedmax wird das Signal KProg, das bei nicht geschlossenem Reed-Kontakt Reedmax über einen hochohmigen Widerstand R25 auf dem V/ert VCC der Versorgungsspannung gehalten ist, an das Signal EProg angeschaltet. Das Signal EProg ist das am Q1-Ausgang des Ze.itmeßzählers ZM1 liegende Signal, das im Stand-by-Betrieb in jedem Fall auf 0 liegt, so daß auch das Signal KProg auf 0 geht. Das Signal KProg setzt über den S-Eingang das aus den Gattern G1A und G15 bestehende Flip-Flop FF6 und triggert über den B-Eingang das Monoflop M2. Gleichzeitig setzt das Flip-Flop FF6 mit dem Impuls FProg das Flip-Flop FF1 über den S-Eingang, so daß das Monoflop M2 und das Flip-Flop FF1 den Impuls PA bzw. PA erzeugen.

Da im Stand-by-Betrieb immer noch der KST-Impuls am Gatter G11 anliegt, ist das Flip-Flop FF2 durch den am Gatter G11 erzeugten MC-Impuls zurückgesetzt, so daß das Gatter G17 den Impuls PA1 erzeugt. Der Impuls PA1 normiert sämtliche Zählereinheiten ZM1, ZM2 und ZM3 des Zeitmeßzählers ZM, wobei der Q3-Ausgang des Zeitmeßzählers ZM3 auf 3 gesetzt wird, so daß das Signal KST und damit das MC-Signal verschwinden.

Sobald das KST-Signal weggenommen ist, wird der Taktgenerator TG freigegeben und die Rückflanke des am Q-Ausgang des Monoflops M2

709852/0695

SS

erzeugten Signals kann über das Gatter G1 und den Eingang B den Taktgenerator TG starten. Die Rückflanke von PA bzw. PÄ" setzt über den CP-Eingang das Flip-Flop FF2, welches das Anzeigeregister AZR und das Grenzfrequenz-Vergleichsregister GVR löscht. Der durch die Frequenzteilzähler FTZ1, FTZ2 und FTZ5 auf 125 Hz heruntergeteilte Takt des Taktgebers TG zählt nun den Zeitmeßzähler ZM hoch. Das am Ausgang Q1 des Zeitmeßzählers ZM1 abgenommene Signal EProg geht damit nach "high" und wieder auf 0. Bei geschlossenem Reed-Kontakt Reedmax geht mit dem Signal EProg auch das Signal KProg auf "high" und wieder auf 0, wobei die dabei entstehende negative Flanke des Signals ^Drog das Monoflop M2 über seinen B-Eingang triggert.

Das getriggerte Monoflop M2 und das immer noch durch das Signal FProg über den S-Eingang gesetzte Flip-Flop FF1 erzeugen den Impuls PA bzw. PA. Da das Flip-Flop FF2 gesetzt ist, wird über das Gatter G2 und den S-Eingang das Flip-Flop FF3 gesetzt. Der Zeitmeßzähler ZM wird gestoppt und das Signal EProg bleibt aktiv.

Die Binärzähler DiCoI, DiCo2 und DiCo3 des Divisions-Counters führen nun zwar eine Rechenoperation durch, jedoch können die CAR-Impulse des Divisionsergebnisses nicht wie bei einer "normalen" Rechenoperation das Anzeigeregister AZR über die Gatter G3 und Gh hochzählen, da das Signal KProg am Gatter G3 diesen Weg sperrt. Die Anzeigeregister AZR und GVR bleiben damit auf 0 stehen. Hat der Taktgeber TG nach 0,5 Sekunden 15 000 Impulse erzeugt, so generiert das Monoflop M3 einen Load-Anzeigeimpuls LA. Dieser LA-Impuls transportiert nun, wie nach jeder Rechenoperation, die jeweiligen Werte der Anzeigeregister AZR1 bis AZR3 in die Anzeigetreiber AT1 bis AT3 und setzt mit der Rückflanke des LA-Impulses über den CP-Eingang das Flip-Flop FF5 zurück. Das Flip-Flop FF5 gibt über den Bl-Eingang die Anzeige an den Anzeigetreiber AT1, AT2 und AT3 frei, so daß die Anzeige

709852/0695 - 55 -

den Wert 000 anzeigt.

Da der Reed-Kontakt Reed max noch immer geschlossen ist und damit das Gatter G12 freigibt, generiert der LA-Impuls den Impuls Store , der an den jeweiligen Store-Enable-Eingängen ST der Speicher Smaxi und Smax2 sowie bei geschlossenem Reed-Kontakt Reed min auch an den jeweiligen ST-Eingängen der Speicher Smini und Smin2 anliegt. Das hat zur Folge, daß die an den jeweiligen Q1 bis Q4-Ausgängen der Register GVR1 und GVR2 sowie den jeweiligen DO bis D3-Eingängen der Speicher Smaxi und Smax2 bzw. der Speicher Smini und Smin2 anliegenden Signale und damit der im Grenzfrequenz-Vergleichsregister GVR vorhandene Wert in den Speicher für die obere bzw. untere Grenzfrequenz übernommen v/erden.

Der Impuls Store setzt ferner über den R-Eingang das Flip-Flop FFA zurück und verhindert damit eine Alarmauslösung. Außerdem versucht das LÄ-Signal über den R-Eingang das Flip-Flop FF6 zurückzusetzen, da aber das Signal KProg immer noch aktiv ist, kann das Signal LA nur den Q-Ausgang des Flip-Flops FF6 für die Dauer des Impulses LA bzw. LA" auf "high" setzen. Die negative Flanke, die am Ende des Impulses LA bzw. LA am Q-Ausgang des Flip-Flops FF6 entsteht, zählt das Anzeigeregister AZR und das Grenzfrequenz-Vergleichsregister GVR um eine Stelle hoch. Die Rückflanke von LA versucht über den CP-Eingang das Flip-Flop FF3 zurückzusetzen, was aber - wie bereits unter dem Stichwort Alarmauslösung erläutert - vom Count-Inhibit-Signal CInh verhindert wird, das vom Flip-Flop FF6 über das Gatter G9 gebildet wird. Somit wiederholt sich d«r Rechenzyklus.

Wieder kann aufgrund des vom Signal KProg gesperrten Gatters G3 weder das Anzeigeregister AZR noch das Grenzfrequenz-Vergleichsregister GVR weitergezählt werden, so daß die Impulse LA und Store in den Anzeigeregistern AZR1 bis AZR3 und den

709852/0695

-r 56 -

- 96"

ίο

Anzeigetreibern ΑΤ1 bis AT3 jeweils den Wert 001 erzeugen. Das Anzeigeregister AZR und das Grenzfrequenz-Vergleichsregister GVR werden nun eine Stelle hochgezählt. Dieser Vorgang wiederholt sich so lange, bis der Reed-Kontakt Reed max durch Entfernen des externen Magneten geöffnet wird. Dann wird durch den Impuls ΈΚ das Signal FProg gelöscht und das Count-Inhibit-Signal CInh verschwindet, wobei die"Rückflanke von LA das Flip-Flop FF3 zurücksetzt.

Damit wartet die Logikschaltung wieder auf den nächsten QRS-Komplex, um mit ej.ner erneuten Auf synchronisierung zu beginnen; kommt aber der nächste QRS-Komplex nicht innerhalb von ungefähr 15 Sekunden, so schaltet die Digitalschaltung selbsttätig wieder auf Stand-by-Betrieb.

Es darf darauf hingewiesen werden, daß sämtliche in der obigen Beschreibung angegebenen Merkmale für die Erfindung wesentlich sind.

Patentansprüche: - 57 -

709852/0695

Leerseit

Claims (15)

1. MO 5499 Sj/st

   Patentansprüche

   ( 1 } Herzfrequenzmesser mit einem am Arm zu tragenden Frequenzmeßgerät, mit einem das Meßgerät mit am Körper getragenen Meßelektroden verbindenden Kabel und mit einer optischen Anzeige für die gemessene Herzfrequenz, gekennzeichnet durch eine in einem armbanduhrgroßen Gehäuse (11) untergebrachte miniaturisierte Digitalschaltung (18, 19, 20) minimaler elektrischer Leistungsaufnahme zur digitalen Messung und Anzeige (13, 14, 17) der Herzfrequenz, die einen als Hochpaß geschalteten Resonanzverstärker (RV) zur Unterdrückung der Verstärkung und Anzeige von Bewegungsartefakten aufweist.
2. 2. Herzfrequenzmesser nach Anspruch 1, dadurch gekennzeichnet, daß das Gehäuse (11) und/oder das Armband (12) als neutrale Elektrode (VM) ausgebildet ist.
3. 3. Herzfrequenzmesser nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet , daß die Digitalschaltung eine Digitalanzeigeeinrichtung (13) mit in LCD-Technik hergestellten Anzeigeelementen (17) zur Ziffernanzeige von Frequenzwerten aufweist.
4. 4. Herzfrequenzmesser nach Anspruch 3, dadurch gekennzeichnet , daß die digitalen Anzeigeelemente (17) ein Absinken der Betriebsspannung unter eine vorgegebene Schwellspannung mit nachlassender Leuchtkraft anzeigen.
5. 5. Herzfrequenzmesser nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet , daß zusätzlich

   709852/0695

   ORIGINAL INSPECTED

   zum Digitalschaltkreis ein Schaltkreis zur Ansteuerung
   einer Anzeige (14) mit mindestens einem Punkt vorgesehen
   ist, der im gemessenen Systolenrhythmus der Herzfrequenz aufblinkt.
6. 6. Herzfrequenzmesser nach Anspruch 5, dadurch gekennzeichnet , daß die blinkenden Punkte (14) zwischen
   der Hunderter- und der Zehnerstelle der Ziffernanzeige (17)
   angeordnet sind.
7. 7. Herzfrequenzmesser nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet , daß die Digitalschaltung eine auf eine obere und eine untere Grenzfrequenz ansprechende Alarmeinrichtung (LSP) aufweist, die bei Über- bzw. Unterschreiten der Grenzfrequenzen ein akustisches Signal abgibt.
8. 8. Herzfrequenzmesser nach Anspruch 7, dadurch gekennzeichnet , daß die Werte für die beiden Grenzfrequenzen auf beliebige, ganzzahlige Werte zwischen 0 und 255 einschließlich 0 einstellbar sind.
9. 9. Herzfrequenzmesser nach Anspruch 7 oder 8, dadurch gekennzeichnet , daß die Digitalschaltung zum Einstellen der unteren und der oberen Grenzfrequenz .jeweils einen mit einem externen Magneten schließbaren Reed-Kontakt (Reedmax, Reedrain) aufweist, der während der Anwesenheit des jeweiligen Magneten einen Taktgenerator (TG) ansteuert, Register (AZR1 - AZR3),
   Speicher (Smax, Smin) und Zähler (DiCoI - DiCo3) auf Mull setzt und in vorgegebenem Takt eine kontinuierliche Impulsfolge zum Hochzählen von Frequenzwerten eines Schaltkreises auslöst, wobei der zuletzt gezählte Frequenzwert als Grenzfrequenz in einem Speicher gespeichert wird.

   709852/0695 " ⁵⁹ ~
10. 10. Herzfrequenzmesser nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß die Digitalschaltung zum Einstellen der unteren und der oberen Grenzfrequenz zwei jeweils mechanisch mit einem Bügel od. dgl. betätigbare Mlkrotastschalter aufweist, die bei Betätigen bzw. Herunterdrücken der jeweiligen Tastschalter den Taktgenerator (TG) ansteuern, Register (AZR1 bis AZR3), Speicher (Smax, Smin) und Zähler (DiCoI bis DiCo3) auf 0 setzen und in vorgegebenem Takt eine kontinuierliche Impulsfolge zum Hochzählen von Frequenzwerten eines Schaltkreises auslösen, wobei der zuletzt gezählte Frequenzwert als Grenzfrequenz in dem jeweiligen Speicher gespeichert wird.
11. 11. Herzfrequenzmesser nach Anspruch 9 oder 10, dadurch gekennzeichnet , daß die Meßeinrichtung für externe Signale beim Einstellen der Grenzfrequenzen abgeschaltet ist und daß die Digitalschaltung einen an die Digitalanzeige (13, 17) angeschlossenen Schaltkreis (AT1 - AT3) betätigt, die den jeweils gezählten Frequenzwert anzeigt.
12. 12. Herzfrequenzmesser nach einem oder mehreren der Ansprüche

    7 bis 11, dadurch gekennzeichnet , daß die Alanneinrichtung (LSP) während der Einstellung der Grenzfrequenzen abgeschaltet ist.
13. 13. Herzfrequenzmesser nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet , daß die Digitalschaltung beim Ausbleiben von Eingangsimpulsen am Eingangsverstärker (0P1 - 0P3) nach einem vorgegebenen Zeitintervall selbsttätig auf Stand-by-Betrieb umschaltet, in dem ihre Leistungsaufnahme nur einen Bruchteil der normalen Betriebsleistungsaufnahme beträgt.

    709852/0695

    - 60 -
14. 14. Herzfrequenzmesser nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet , daß die miniaturisierte Digitalschaltung aus in C-MOS-Technik hergestellten Bauelementen aufgebaut ist.
15. 15. Herzfrequenzmesser nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet , daß die Spannungsversorgung der miniaturisierten Digitalschaltung langzeit-spannungskonstante Quecksilberzellen aufweist.

    709852/0695