DE2716905A1 - Anordnung zur identifizierung einer signalfolge - Google Patents

Description

2 7 ι ϋ 9 O 5

Böblingen, den 15. April 1977 bi-bm/sz

Anmelderin:

International Business Machines Corporation, Armonk, N. Y. 10504

Amtliches Aktenzeichen:

Aktenzeichen der Anmelderin:

Neuanmeldung
BC 976 019

Vertreter:

Patentanwalt

Dipl. -Ing. A. Bittighofer

7030 Böblingen

Bezeichnung:

Anordnung zur Identifizierung einer Signalfolge

709846/0754

ORlGiNAL INSPECTED

271C905

Die Erfindung betrifft eine Anordnung zur Identifizierung eines Teils einer Signalfolge gemäß dem Oberbegriff des Hauptanspruches.

Zur Erleichterung der Erkennung von Daten, die z.B. auf Magnetplatten gespeichert sind, kann ein programmgesteuerter Prozessor nützlich sein, er kann besonders das Auffinden von bestimmten Signalfolgen erleichtern. Bei solchen Aufzeichnungen wird oft die Wechsel-Taktschrift angewandt, bei der taktmäßig die Flußrichtung geändert wird; Binärdaten werden dabei durch das Auftreten oder Fehlen eines Wechsels der Flußrichtung zwischen den taktgesteuerten Flußwechseln bezeichnet. Mit dieser Art von Aufzeichnung läßt sich die Benutzung eines Oszillators variabler Frequenz kombinieren, der von den abgefühlten Signalen gesteuert wird und die Signalerkennung ermöglicht.

Bei Aufzeichnungen auf Magnetplatten ist jede Spur gewöhnlich in eine Reihe von Sektoren eingeteilt; jeder Sektor enthält verschiedene Zeichen zur Identifizierung und Steuerung, um die Daten innerhalb eines Sektors ansteuern zu können. Eine Steuerinformation zur überwachung der weiteren Ablesetätigkeit ist ein Feld, das Adressen-Kennung genannt wird. Der feststehende Dateninhalt einer solchen Adressen-Kennung bezeichnet die Art des nachfolgenden Feldes. Die Speichersteuerung sucht nach dieser besonderen Datenkombination, um die dadurch gekennzeichnete nachfolgende Information zu benutzen. Da andere Teile der Aufzeichnung normale Daten mit dem gleichen Inhalt wie die gesuchte Adressen-Kennung enthalten können, wurde eine weitere Art von Signalermittlung in das Ermittlungsverfahren für das besondere Datenfeld einverleibt. Die Adressen-Kennung ist also eine besondere Form von magnetischer Aufzeichnung, bei der Binärdaten mit normalen Taktperioden abwechseln. Statt daß jedoch in jeder Taktperiode ein magnetischer Flußwechsel stattfindet, sind

7098 A G/0754 BC 976 O19

ORIGINAL INSPECTED

bestimmte Flußwechsel zur Taktzeit In Fortfall gekommen. Infolgedessen erkennt die Steuerung des Plattenspeichers mit Sicherheit die Adressen-Kennung, sobald das eindeutige Datenmuster zusammen mit dem eindeutigen Muster von vorhandenen und fehlenden Taktsignalen innerhalb eines 8 Bit-Zeichens abgefühlt wird.

Wegen der hohen Geschwindigkeit, mit der die Daten und Taktsignale wahrgenommen werden müssen, haben bekannte Speichersteuerungen besondere auf diesen Zweck zugeschnittene Schaltungen und Logik gefordert. Auch wenn die Steuerung von Magnetplattenspeichern mit eigenen Mikroprozessoren verwendet wurden, waren besondere Einrichtungen vorzusehen, da diese Prozessoren nicht die Geschwindigkeit und Befehls-Vielfalt aufwiesen, um mit der gewünschten hohen Geschwindigkeit zu arbeiten.

Die vorliegende Erfindung stellt sich zur Aufgabe, einen programmgesteuerten Mikroprozessor anzugeben, der mit einfacher Schaltung die Daten- und Taktfolgen der Adressen-Kennung findet.

Die Lösung der Aufgabe wird durch die in den Patentansprüchen definierte Anordnung geliefert.

Die Erfindung erfordert den geringstmöglichen Aufwand von Schaltung bei einer Magnetplatten-Steuerung zusätzlich zu der Schaltung, die für die Aufnahme der Signale aus der magnetischen Wechsel-Taktschrift und zu deren Umformung in Taktsignale und Datensignale erforderlich ist. Ein dazu dienender programmierter Mikroprozessor enthält neben der Steuerinformation für den Prozessor einen Abfühlbefehl, Ausgabebefehl, einen Befehl Verzweigen bei Null, einen Befehl Verzweigen bei NichtNull und einen Befehl Verzweigen und Warten. Bei Abwesenheit des letztgenannten Befehls können die vorhergenannten dazu dienen, die Taktsignale, die fehlenden Taktsignale und Daten-

709RA6/0754

BC 976 019

signale abzufühlen, könnten aber unter gewissen Umständen nicht rasch genug arbeiten, um die Abfühloperation richtig durchzuführen. Der Befehl Verzweigen und Warten im Mikroprozessor adressiert und liest aus dem Befehlsspeicher den nächsten, durch den Adressenteil des Befehls definierten Befehl. Wenn das Ansteuern des nächsten Befehls erfolgt ist, verursacht der Befehl Verzweigen und Warten das Anhalten des Prozessor-Taktgebers und verhindert damit die Einleitung der Ausführung des gerade angesteuerten Befehls. Zeitsignale aus den Abfühlschaltungen für Daten und Taktsignale der Speichersteuerung veranlassen dann das Weiterlaufen des Prozessor-Taktgebers, um die Ausführung des früher angesteuerten Befehls zu ermöglichen; dabei wird unmittelbar die Synchronisation des Mikroprozessors mit den gerade abgefühlten Daten verursacht.

Das nachfolgende Ausführungsbeispiel wird durch Zeichnungen erläutert:

Fig. 1 zeigt das Format der magnetischen Aufzeichnung auf einer Magnetplatte;

Fig. 2 ist ein Blockdiagramm eines mit der vorliegenden Erfindung benutzten Mikroprozessors;

Fig. 3 zeigt die Logik in der Plattensteuer-Einheit

für die Adressenerkennung.

Fig. 1 zeigt eine Magnetplatte 10 mit einer Mehrzahl von Aufzeichnungsspuren 11, die alle in eine Vielzahl von Sektoren 12 aufgeteilt werden können. Das Format jedes Sektors ist bei 13 wiedergegeben.

Auf jeder der Aufzeichnungsspuren 11 befindet sich eine Startmarke 14, vor welcher eine Pause 15 zur Bezeichnung des An-

7098 4 6/0754

BC 976 019

271G905

fangs von Sektor 1 auftritt. Die "Lücke" genannten Aufzeichnungsabschnitte dienen zur Synchronisation der nachfolgenden Daten. Das erste bedeutsame Feld eines Sektors ist das Sync-FeId aus sechs Bytes (zu je acht Bits) aufgezeichneter binärer Nullen. Das Sync-Feld soll eine erste Anzeige dafür bilden, daß das nächstfolgende Feld wahrscheinlich die Adressen-Kennung 16 sein wird und soll die Erkennungsschaltung synchronisieren. Auf die Adressen-Kennung 16 folgen mehrere Bytes von verschlüsselten Binärdaten - das Kenn-Feld -, welches derjenige Sektor-Teil ist, der den gesuchten Sektor identifiziert. Das anschließende Prüffeld dient zur Fehlerentdeckung für das Kennfeld. Das daran anschließende Sync-Feld wird gefolgt von einer weiteren Adressen-Kennung 17, welche angibt, ob das nächst folgende Feld ein Datenfeld oder ein Steuerfeld sein wird. Das dem Datenfeld folgende Prüffeld dient wieder zur Redundanz-Prüfung des vorhergehenden Datenfeldes. Mit der Pause 3 endet der erste Sektor.

Um bei der Suche nach einem bestimmten Sektor Zeit zu sparen, wird sofort nach der Eingabe der Sektorinformation in die Speichersteuerung die Suche nach dem Kennfeld aufgenommen. Da jede in einer bestimmten Spur gespeicherte Information viele Formen annehmen kann, ist es leicht möglich, daß ein in einem Datenfeld oder in einem anderen Feld gefundenes Zeichen tatsächlich identisch ist mit dem Kennfeld des gesuchten Sektors. Aus diesem Grunde muß die Speichersteuerung über die genaue Lage des Lesekopfes unterrichtet sein, um sicherzustellen, daß die gerade abgefühlte Information wirklich das Kennfeld eines Sektors darstellt. Diese Sicherheit wird dadurch gegeben, daß vorher die Adressen-Kennung 16 gefunden wird, die ihrerseits auf ein Sync-Feld aus sechs mit Nullen gefüllten Bytes folgt. Es muß wiederholt werden: da mehrere verschiedene Formen von Daten aufgezeichnet sein können, es ist vorstellbar, daß ein Datenfeld aus sechs mit

709846/0754

BC 976 019

271G905

Nullen gefüllten Bytes aufgefunden wird, auf welche verschlüsselte Daten folgen, die einer Adressen-Kennung gleich sind und an die sich noch Daten anschließen, die sich mit den Werten eines Kennfeldes decken.

Um absolute Sicherheit zu gewährleisten, daß ein Sync-Feld, eine Adressen-Kennung 16 und ein Kennfeld gerade abgefühlt werden, sind in der Adressen-Kennung 16 nicht nur codierte Daten bestimmter binärer Folge eingeschrieben sondern es werden normalerweise vorhandene magnetische Flußübergänge zu den Taktzeiten übersprungen oder ignoriert. Erfindungsgemäß sind also Schaltungen vorgesehen, die zunächst eine Folge von binären Nullen in dem Sync-Feld feststellen und die dann die Daten in der Adressen-Kennung identifizieren und schließlich ein Muster von Taktsignalen und fehlenden Taktsignalen bestimmen.

Die Fig. 1 zeigt bei 18 die Magnetfluß-Änderung auf der Magnetplatte, die zur Kennzeichnung der Adressen-Kennung 16 dient. Wie schon erwähnt, wird die Wechsel-Taktschrift zur magnetischen Aufzeichnung benutzt und ist bei 18 dargestellt. Die Markierung "C" steht für den Flußübergang zur Taktzeit. Das Zeichen "C" steht für ein fehlendes Taktsignal. Bei der Wechsel-Taktschrift wird die Frequenz "F" angetroffen, wenn aufeinanderfolgenden Taktsignalen ohne ein dazwischen auftretendes Signal vorliegen und eine binäre NYIl dargestellt ist. Wenn Fluß-Wechsel mit der Frequenz "2F" auftreten, fand zwischen zwei Taktsignalen ein Fluß-Wechsel statt und eine binäre Eins ist aufgezeichnet.

Bei der Darstellung der Spur 13 in Fig. 1 sind zwei Adressen-Kennungen 16 und 17 zu sehen. Das Aufzeichnungsmuster der ersten Adreß-Kennung 16 ist bei dem Bezugszeichen 18 gezeigt; es besteht aus der hexadezimalen Binärdarstellung FE, die in Binärform durch die Folge 11111110 dargestellt werden können.

7D98A6/075A

BC 976 019

Die Zeichen FE bedeuten die Adressen-Kennung vor einem Kennfeld. Die zweite Adressen-Kennung 17 möge vor einem Daten-Feld auftreten und sie ist deshalb durch die Zeichen FD dargestellt; wenn die Adressen-Kennung 17 vor einem Feld mit Steuerinformation stünde, so würde sie die Zeichen F8 enthalten.

Die Benutzung von Taktsignalen und fehlenden Taktsignalen zur Entdeckung von Adressen-Kennungen erfordert, daß bei fehlendem Taktsignal beidseits des fehlenden Signals eine binäre Eins aufgezeichnet wird, um den Oszillator mit seiner variablen Frequenz in Synchronismus zu halten.

Die Fig. 2 gibt ein Blockschaltbild des hauptsächlichen Teils eines bei der Verwirklichung der Erfindung benutzten Mikroprozessors wieder. Die Grund-Steuerung des Prozessors geschieht durch den Taktgeber 19, der über den Impulsgenerator 20 und den Impulsverteiler 21 eine Reihe von Steuersignalen TO, T1 bis Tn liefert. Das Signal Tn bedeutet die beendete Durchführung eines Programmbefehls aus dem Operations-Register und Decoder 22. Der Speicher 23 enthält Daten, eine Folge von Programmbefehlen und andere Steuer-Information. Die Ansteuerung von Daten oder Programmbefehlen aus dem Speicher 23 geschieht mittels des Speicheradreßregisters 24. Letzteres erhält als Adresse 12 binäre Bits aus mehreren Quellen darunter dem Befehls-Adreßregister 25, welches, gesteuert vom +1-lnkrementor 26, Adressen für aufeinanderfolgende Befehle aus dem Speicher 23 zur Übertragung zum Operationsregister (und Decoder) 22 veranlaßt.

Statt über das Befehls-Register 25 den nächstfolgenden Befehl anzusteuern, kann das Operationsregister 22 beim Decodieren eines Verzweigungsbefehls das Speicheradreßregister 24 ansteuern, um daraus einen anderen als den nächsten Befehl in der Reihe abzurufen. Um den Absprung zu einer neuen Befehlsfolge und die Rückkehr zur ursprünglichen zu ermöglichen, \

7098*6/0754

ist ein Koppelregister 27 und ein Hilfsregister 28 vorgesehen. Weitere Adresseninformationen sind aus dem adressierbaren Kellerspeicher 29 erhältlich.

Der Datenfluß innerhalb des Prozessors läuft über eine arithmetische und logische Einheit 30/ deren Ausgang dem Register 31 zugeführt werden kann. Daten aus dem Speicher 23 gelangen über ein Sammelregister 32 zu einem A-Register 33 oder zu einem B-Register 34. Letztere können zur Abgabe von acht binären Bits auf der Datenausgangsleitung 35 oder zur Entgegennahme von Daten aus der Dateneingangsleitung 36 durch Programmbefehle adressiert werden. Die Decodierung von Eingabe/Ausgabebefehlen im Operationsregister 22 läßt acht binäre Bits auf der Adressen-Ausgangsleitung 37 erscheinen. Von dort können diese Bits zur Decodierung anderen Geräten zugeführt werden, z.B. einer Steuereinheit, so daß die besagte Information zum Ansteuern bestimmter Register, Verriegelungsschaltungen oder auch bestimmter logischer Schaltungen zur Steuerung durch den Prozessor dienen kann.

Ein bestimmter, für das Auffinden der Adressen-Kennung und der Benutzung des Prozessors wichtiger Befehl ist der Befehl "Verzweigen und Warten" (BAW). Sobald dieser Befehl im Operationsregister 22 decodiert ist, macht er die UND-Schaltung durchlässig, so daß das Signal Tn aus dem Impulsverteiler eine Verriegelungsschaltung 39 einstellen kann, welche den Taktgeber 19 anhält. Die Verriegelungsschaltung wird zurückgestellt, wenn auf der Leitung 40 ein Takt-Startsignal eintrifft; letzteres stammt aus der Schaltung des Plattenspeichers, die später besprochen wird. Vor der Einteilung der Verriegelungsschaltung 39 mittels des BAW-Befehls veranlaßten schon andere Befehle die Benutzung des Adreßteiles des BAW-Befehls im Operationsregister 22 zum Abruf von Programmbefehlen über das Speicheradreß-Register 24 aus dem Speicher 23. Diese

709846/0754

BC 976 019

2718905

_ Sf _

Befehle sind am Ausgang des Speichers 23 zum Zeitpunkt verfügbar, wo die Verriegelung 39 den Taktgeber anhält. Beim Eintreffen des Signals auf Leitung 40 wird die Verriegelung 39 zurückgestellt, der Taktgeber 19 gestartet, der Befehl in das Operationsregister 22 geladen und die Ausführung des Befehls begonnen.

Die Fig. 3 zeigt einen Teil der Logik in der Steuerung eines Magnetplattenspeichers, der durch Programmbefehle aus dem Prozessor gesteuert und überwacht wird. Die beiden wichtigsten, vom Operationsregister 22 der Fig. 2 entschlüsselten Befehle für diese Logik, sind der Ausgabe-Befehl und der Abfühl-Befehl. Bei jedem dieser beiden Hauptbefehle erscheinen auf bestimmten noch zu besprechenden Leitungen hexadezimale Darstellungen, bei Information auf der Adressenleitung 37. Die vom Prozessor kommenden acht binären Bits auf der Adressenleitung 37 werden entschlüsselt und geben bestimmte Verriegelungsschaltungen und Torschaltungen an, die gesteuert oder abgefühlt werden sollen.

Aus dem Magnetspeicher abgelesene Information, eine Folge von Takt- und Datensignalen, erscheint auf der Speicherdaten-Leitung 41, Fig. 3. Entsprechend dem bei der Wechsel-Taktschrift üblichen Verfahren wird die Folge von Takt- und Datensignalen einem Oszillator variabler Frequenz 42 zugeführt, der daraus Taktsignale erzeugt und auf Leitung 43 normierte Datensignale und auf Leitung 44 normierte Taktsignale ausgibt. Der Oszillator 42 bewirkt eine Synchronisation mittels der Kombination von Taktsignalen und Datensignalen. Wenn eine lange Reihe von Datensignalen fehlt oder wenn - erfindungsgemäß - Taktsignale fehlen, tritt ein Schwungradeffekt ein. Dadurch werden auf der Leitung 45 Taktsignale mit einer Frequenz abgegebeen, die aus den vorher empfangenen Takt- und Datensignalen der Speicherdaten-Leitung 41 abgeleitet wird. Der Trigger 46 wird unter der Wirkung der normierten Taktsignale auf Leitung 44 und der "Schwungrad"-Taktsignale auf Leitung 45 eingestellt und zurückgestellt; er erzeugt hinter den UND-Schaltung 47 und 48 Daten-

BC 976 019 70 ü Π 4 C/07 54

Taktimpulse auf Leitung 49 und Steuer-Taktimpulse auf Leitung 50.

Ein Speichersteuer-Takt wird auf Leitung 51 am Ausgang einer ODER-Schaltung 52 erzeugt, die von zwei UND-Schaltungen 53 und 54 gespeist wird. Der Speichersteuer-Takt wird in anderen Schaltungen der Steuerung für die Magnetplatteneinheit verwendet. Er dient auch zur öffnung der UND-Schaltung 55 für ein Signal aus der Verriegelungsschaltung 56; am Ausgang der UND-Schaltung 55 erscheint auf Leitung 40 das Startsignal für den Taktgeber 19 des Prozessors (Fig. 2). Die Verriegelungsschaltung 56 ist normalerweise in der rückgestellten Lage; UND-Schaltung 55 ist dabei gesperrt.

Wenn bei der vorliegenden Erfindung die Adressen-Kennung (Fig. 1) abgefühlt wird, dann wird die UND-Schaltung 53 über den Inverter 57 durchlässig gemacht, wenn das Takttor 58 in der rückgestellten Lage ist. Dieses Tor 58 wird von einem Signal auf der vom Prozessor kommenden Leitung 59 eingestellt, wenn die Speichersteuerung das Einschreiben von Daten in den Magnetplattenspeicher veranlaßt. Wenn das Takttor 58 in der eingestellten Lage ist, gelangen Impulse eines Oszillators über Leitung 60 durch die UND-Schaltung 54 und die ODER-Schaltung 52 auf die Leitung 51. Dieser Takt wird bei der Aufzeichnung auf die Magnetplatten verwendet.

Ehe die Logik der Fig. 3 in Tätigkeit treten kann, muß der Speichersteuerung mit dem programmierten Prozessor der Auftrag gegeben werden, nach dem Kennfeld auf einer bestimmten j Spur zu suchen, damit dieses Kennfeld mit dem gewünschten, ; der Speichersteuerung angebotenen, Sektor-Kennfeld verglichen j werden kann. Der programmierte Prozessor enthält eine Folge j von Programmbefehlen, die vorwiegend für die Durchführung des besagten Vergleiches dienen. Einer der ersten Befehle der Folge muß den Prozessor veranlassen, eine Verzweigung aus dem Programm zum Vergleich des Kennfeldes in diejenige Befehlsfolge vorzunehmen, die gemäß Fig. 3 zur Suche nach der dem

Bc 976 019 7 09 8A67Ö75 4

271G905 - yf -

Kennfeld zugeordneten Adressen-Kennung vorzunehmen.

Der erste nach dieser Verzweigung angetroffene Befehl ist ein Ausgabebefehl auf Leitung 61. Die (angeschriebene) Bezeichnung B7 weist auf die hexadezimale Codierung auf der Adressen-Ausgangsleitung 37 vom Prozessor hin.

Das Signal auf Leitung 61 stellt eine Anzahl Verriegelungsschaltungen ein und zurück; dazu gehören die Verriegelungsschaltungen 56 für den Start der Taktsignale und 58 für den Speichersteuer-Takt. Besagte Signale öffnen die UND-Schaltungen 55 und 53. Auf diese Weise wird also der Speichersteuertakt erzeugt und mit Signalen auf Leitung 41 synchronisiert und im Gefolge der Taktgeber 19 (von Fig. 2) über die Leitung 40 während der Suche nach der Adressen-Kennung gestartet. Weitere vom Signal auf der Leitung 61 beeinflußte Verriegelungsschaltungen sind die schnelle Verriegelung 62, die Sync-Verriegelung 63, die Sperr-Verriegelung 64 und die Such-Verriegelung 65. Die Ausführung des Ausgabe-Befehls, der auf Leitung 61 erscheint, setzt die Logik in Fig. 3 in Bereitschaft für die Ausführung weiterer Befehle aus dem Prozessor zur Entdeckung der Abfolge von Daten, Taktsignalen und fehlenden Taktsignalen, welche die Adressen-Kennung darstellen. Der Prozessor reagiert darauf mittels der schnellen Verriegelung 62, der Sync-Verriegelung 63 und der Sperr-Verriegelung 64 und fühlt das aus binären Nullen bestehende Sync-Feld ab, welches in jedem Datensektor vor die Adressen-Kennung 16 auftritt. Das schon im Zusammenhang mit Fig. 1 beschriebene Sync-Feld besteht aus sechs iBytes von binären Nullen, welche infolge der benutzten Wechseltaktschrift eine die Taktzeiten darstellende Folge von Impulsen bei Flußübergängen hervorrufen. Die schnelle Verriegelung

62 steuert den Oszillator variabler Frequenz 42 so, daß er so schnell als möglich mit den Taktsignalen auf Leitung 41 synchronisiert wird. Die rückgestellte Lage der Sync-Verriegelung

63 zeigt dem Oszillator 42 an, daß keine binäre Einsen auf ι

BC 976 019 70984G/07 5 4

Leitung 41 zu erwarten sind. Die Sperr-Verriegelung 64 steuert den Bitring 66, dessen acht Bitstellen den acht binären Bits entsprechen, aus denen ein Ein-Byte-Zeichen auf dem Plattenspeicher besteht. An die Stelle Null des Bitrings ist ein Eingang der UND-Schaltung 67 angeschlossen; die Funktion wird noch zu erläutern sein.

Als Teil der Suche nach der Adressen-Kennung 16 dient auch der Abfühlbefehl (BB), der auf Leitung 69 ein zur UND-Schaltung 70 laufendes Signal erzeugt, so daß auf der Daten-Eingangsleitung 36 der Zustand der abgefühlten Daten (binäre Einsen oder Nullen) zum Prozessor weitergeleitet werden können. Die Programmschrittfolge des Prozessors ist so gestaltet, daß vor der Aktivierung der zur Adressen-Erkennung dienenden Logik von Fig. 3 wenigstens 16 binäre Nullen aus dem vorauslaufenden Sync-Feld eingetroffen sein müssen. Da das Datenfeld in irgendeinem Sektor auch eine große Zahl binärer Nullen enthalten könnte, wird die Suche nach 16 binären Nullen wieder aufgenommen, falls während der Suche eine binäre Eins auftaucht; diese Eins wäre ein Beweis dafür, daß der Abfühlkopf sich nicht in einem Sync-Feld befindet.

Sobald irgendwann 15 binäre Nullen gefunden wurden, wird auf der Leitung 71 der Ausgabe-Befehl (BD) erzeugt. Dieses Signal stellt die Such-Verriegelung 65 und die Sperr-Verriegelung 64 ein und stellt gleichzeitig die schnelle Verriegelung 62 zurück. Durch die Sperr-Verriegelung 64 wird der Bitring 66 auf seine Position 7 gestellt und ist damit bereit zur Aufnahme der acht binären Bits aus der Adressen-Kennung. Die Rückstellung der schnellen Verriegelung 62 hat zur Folge, daß der Oszillator variabler Frequenz 42 auf die Signale von Leitung 41 normal reagiert.

976 019 70984G/0754

Sobald der Prozessor die sechzehnte binäre Null einer Folge entdeckt hat - sowie die in Fig. 1 mit 72 bezeichnete -, aktiviert der Abfühl-Befehl (7D) auf Leitung 73 die UND-Schaltung 74, so daß das (standardisierte) Taktsignal von Leitung zur Daten-Eingangsleitung 36 weiterlaufen kann. Damit ist der Anfang der Adressen-Kennung markiert, falls der Abfühlkopf tatsächlich das in Fig. 1 mit 75 bezeichnete Taktsignal abfühlt. Sonst wird die von der UND-Schaltung 74 gefundene binäre Null nicht verwertet und die in Fig. 3 gezeigte Logik ist bereit, die erste binäre Eins festzustellen, die in Fig. 1 mit der Bezeichnung 76 gezeigt ist. Die 16 binären Nullen werden sehr früh in dem Sync-Feld vor der Adressen-Kennung 16 gefunden. Die Schaltungen der Fig. 3 zum Erkennen des ersten Datensignals 76 der Adressen-Kennung 16 sind also rechtzeitig bereit.

Sobald die besagte erste binäre Eins - 76 in Fig. 1 - auf Leitung 43 der Fig. 3 auftritt, kann die UND-Schaltung 77 ein Ausgangssignal liefern, das die Sperr-Verriegelung 64 rückstellt und die Sync-Verriegelung 63 einstellt. Der Bitring wird dadurch auf seine Nullstellung gebracht, die UND-Schaltung 67 fühlt diesen Zustand ab und der Datenteil der Adressen-Kennung 16 kann abgefühlt werden. Um die richtige Ansammlung des Datenteils der Adressen-Kennung sicherzustellen, muß der Bitring 66 mit den Zeichen synchronisiert sein und dies wird mittels der UND-Schaltung 67 geprüft, ehe die restliche Abtastung der Adressen-Kennung fortschreiten darf. Die Sync-Verriegelung 63 wird von der ersten binären Eins, 76, des Datenteils der Adressen-Kennung eingestellt und läßt den Oszillator variabler Frequenz 42 mit den Datensignalen auf Leitung 41 in Synchronismus laufen; der Schwungrad-Effekt bei der Bildung der Taktsignale auf Leitung 45 ist nun in der Lage, etwa ausfallende Taktsignale zu ersetzen.

se 976 019 70 98 46/07 5 A

271G905 κ -

Die acht binären, den Datenteil der Adressen-Kennung darstellenden Bits aus binären Einsen und Nullen werden in einem Serien-Parallel-Wandler 78 angesammelt, welcher einen Teil der Speichersteuerung darstellt. Diese Daten werden auf Leitung dem Serien-Parallel-Wandler zugeführt.

Während dieses Vorganges aktiviert eine Reihe von Abfühlbefehlen (7D) auf Leitung 73 die UND-Schaltung 74, so daß auf der Daten-Eingangsleitung 36 dem Prozessor die Taktsignale zulaufen können. Die Befehlsfolge des Prozessors zum Erkennen der Taktsignale (oder fehlenden Taktsignale), zur Prüfung im Zustand der Taktsignale und zur Fortführung der Suche nach der Adressen-Kennung oder zu deren Wiederaufnahme erfordert eine Grundfolge von Befehlen. In der Befehlsfolge sind der vorhererwähnte Verzweigungs- und Wartebefehl, der Abfühlbefehl auf Leitung 73 und ein Verzweigungsbefehl enthalten, der die Taktsignale auf der Daten-Eingangsleitung 36 aus der UND-Schaltung 74 prüft. Letztere Prüfung geschieht durch einen Verzweigungsbefehl, der den nächstfolgenden Befehl aus dem Speicher 23 abruft, wenn der Zustand der abgefühlten Taktsignale mit dem in Fig. 1 bei 18 gezeigten Format übereinstimmt. Wenn die Prüfung nicht zufriedenstellend verläuft, kehrt das Programm zu dem Befehl zurück, der (nach Decodierung) das Signal auf Leitung 61 verursacht. Dadurch wird die Logik der Fig. 3 zurückgestellt und die Programmfolge des Prozessors nimmt die Suche nach dem vorauslaufenden Sync-FeId und nach der Adressen-Kennung 16 auf.

Mit der fortschreitenden Abfühlung der Taktsignale (und fehlen-; den Taktsignale) wird ein Befehl des Prozessors ausgeführt, der] auf Leitung 79 ein Signal entstehen läßt, welches das Fort- j schreiten der Prüfung bis zum Punkt 80, Fig. 1 anzeigt; damit j ist die Rückstellung der Such-Verriegelung 65 und der Sync-Verriegelung 63 verbunden. Das Programm läuft weiter ab wie schon erwähnt; da aber die Sync-Verriegelung 63 rückgestellt ^!

se 976 019 7 0 9846/0754

2713905

ist, steuert sie den Oszillator variabler Frequenz 42 in der Weise, daß die Taktsignalübergänge (anstelle der Datensignalübergänge zur Synchronisierung dienen); es erscheinen nämlich jetzt auf Leitung 41 Taktsignale entsprechend dem Punkt 18 der Fig. 1.

Mit dem Fortschreiten des Prozessor-Programms erfolgt beim Erhalt der richtigen Taktsignale (und fehlenden Taktsignale) auf Leitung 41 ein Schlußtest dieser Signale; der Test entspricht dem mit 81 bezeichneten Taktsignal (bei Fig. 1). Wenn die richtige Signalfolge erkannt worden ist, wird eine abschließende Prüfung für die Adressen-Kennung gemacht, indem auf Leitung 82 ein die UND-Schaltung 83 aktivierendes Signal erzeugt wird, über welche die im Serien-Parallel-Wandler zwischengespeicherten Daten zum Prozessor weitergeleitet werden für den Vergleich mit dem erwarteten Dateninhalt; dadurch wird die Sicherheit gewonnen, daß die gefundene Adressen-Kennung tatsächlich mit einem Kennfeld zusammen auftritt. Danach kehrt das Programm zu der ursprünglichen Folge zurück, welche den Vergleich des Kennfeldes zum Gegenstand hat.

Für jedes abgefühlte und geprüfte Taktsignal gibt es eine Gruppe von drei Programmbefehlen im Speicher 23 des Prozessors. Der erste dieser Befehle ist ein Befehl "Verzweigen und Warten", der den Taktgeber 19 aus Fig. 2 nach Zugang des zweiten Befehls aus der Folge anhält; letzterer dient zur Prüfung des Zustandes der Taktsignale. Der Befehl zur Prüfung auf vorhandene oder

fehlende Taktsignale wird wirksam, sobald das Taktsignal für die Speichereinheit auf Leitung 51 gebildet ist, das die UND-Schaltung 55 von Fig. 3 zur Weiterleitung des Startsignals auf Leitung 40 veranlaßt. Der Abfühlbefehl veranlaßt eine Speicherung des Umstandes, daß Taktsignale (oder fehlende Taktsigtnale) auf Leitung 41 erschienen sind. Der dritte Befehl in jejder dieser Folgen ist der Befehl "Verzweige wegen Taktsignal"; , kenn die Lage des Taktsignals wie erwartet ausgefallen ist,

BC 976 019 7098 46/0754

veranlaßt dieser Befehl die Ablesung des folgenden Befehls. Dieser wird dann der erste Befehl der folgenden Gruppe sein und ist wieder ein Befehl "Verzweige und Warte". Wenn die Lage des Taktsignals nicht wie für den Verzweigungsbefehl erwartet ausfällt, veranlaßt der Adressenteil des Verzweigungsbefehls die Rückkehr des Programmablaufs zu dem Befehl, der auf Leitung 61 ein Signal erzeugt, worauf dann wieder die Folge der drei Befehle "Verzweigen und Warten", "Abfühlen" und "Verzweigen" einsetzt.

Es wurde eine Logik gezeigt, die in Verbindung mit Programmfolgen eines Prozessors zur Abfühlung des Zustandes und der richtigen Reihenfolge von Taktsignalen und fehlenden Taktsignalen dient. Ohne solche Befehle wie "Verzweigen und Warten" wäre es schwierig, den verhältnismäßig langsamen Prozessor mit der höheren Geschwindigkeit der Taktsignale und fehlenden Taktsignale zu synchronisieren. Ohne solche Synchronisation könnten Taktsignale oder fehlende Taktsignale zu Zeiten entstehen, wenn keine der Takt-Abfühl-Befehle "an der Reihe" wäre; ehe der neue Abfühlbefehl in der richtigen Reihenfolge benutzt werden kann, wäre das zu prüfende Taktsignal bereits verschwunden und würde zu Fehlern Anlaß geben.

BC 976 019 709846/0754

Leerseite

Claims (2)

1. P AT ENTANSPRUCHE

   Anordnung zur Identifizierung eines Teils einer Signalfolge, die sequentiell einem Aufzeichnungsträger entnommen wird, mit einem Programmspeicher, gekennzeichnet durch einen Prozessor mit einem Taktgeber (21), durch an sich bekannte Einrichtungen (29 bis 34) zum Befehlsabruf aus dem Speicher (23), durch von einem bestimmten Befehl gesteuerte Schaltungen (38, 39), die den folgenden Befehl abrufen und anschließend den Taktgeber anhalten und schließlich durch von bestimmten Datenfolgen des Aufzeichnungsträgers gesteuerte Schaltungen (42, 46, 66) zum erneuten Start des Taktgebers.
2. 2. Anordnung nach Anspruch 1,

   dadurch gekennzeichnet, daß die bestimmten Datenfolgen des Aufzeichnungsträgers von Schaltungen (42, 78, 83, 70) auf das Vorliegen oder Fehlen von Taktsignalen geprüft werden und daß der Prozessor je nach dem Prüfergebnis den nächstfolgenden oder einen anderen Befehl vom Speicher abruft (22, 26; 30, 29; 26, 25, 28, 24).

   7 0 9 Π Α Π / 0 7 5 A

   BC 976 019

   ORIGINAL INSPECTED