DE2710602B2 - - Google Patents

Description

Die Erfindung betrifft eine Schaltung zur Minderung der Anzahl Bits in einem Wort, von dem bei der Vorführung alphanumerischer Zeichen in einem Format aus mehreren Zeilen und Spalten auf dem Schirm einer Kathodenstrahlröhre der einem ausgewählten Zeichen zugehörige Platz in einem Speicher von zwei gesonderten, je einen Abschnitt des Wortes liefernden Quellen aus entsprechend der gewählten Zeile bzw. Spalte adressierbar ist.

Aus der deutschen Offenlegungsschrift 22 37 269 ist es bekannt, gleichzeitig 960 alphanumerische Zeichen in 12 Zeilen und 80 Spalten auf dem Bildschirm eines Fernsehempfängers zur Schau zu stellen. In der zugehörigen Schaltungsanordnung wird ein Speicher mit wahlfreiem Zugriff benutzt, der in seiner Matrix die 960 Zeichen jeweils in Form eines Wortes aus 8 Bits an den zugeordneten 960 Plätzen aus einem Rechengerät aufnimmt, wobei diese Plätze vorzugsweise ebenfalls in 12 Zeilen und 80 Spalten angeordnet sind. Damit der Bedienende innerhalb des Textes auf dem Bildschirm ein von ihm ausgewähltes Zeichen zu markieren in der Lage ist, steht mit dem Speicher eine Markierungssteuerung in Verbindung, über die der Bedienende von Hand das betreffende Zeichen an der vorgesehenen Stelle mit einer Unterstreichung versehen kann. Auf diese von Hand eingespeiste Information hin, die in eine Adresse umgesetzt wird, und durch Niederdrücken einer Taste an einer Tastatur wird das am adressierten Platz des Speichers aufbewahrte Zeichen gelöscht und durch das an der Tastatur eingegebene Zeichen ersetzt, das in Form der 8 Bits für die Zukunft diesen adressierten Platz des Speichers besetzt.

Zur Adressierung dieses Speicherplatzes werden bislang ein Wort aus 4 Bits zur Festlegung'einer der 12 Zeilen und ein Wort aus 7 Bits zur Festlegung einer der 80 Spalten benötigt. Da diese beiden Wörter gleichzeitig von der Markierungssteuerung zum Speicher gelangen sollen, können sie auch zusammengefügt als -, ein einziges Wort mit 11 Bits betrachtet werden, von dem jedoch insgesamt 2048 Speicherplätze, also mehr als das Doppelte der tatsächlich vorhandenen Speicherplätze adressiert werden können.
Auf dem Schirm der Kathodenstrahlröhre können

ίο zugleich auch 2000 Zeichen in einem Format mit 80 Spalten und 25 Zeilen vorgeführt werden. Somit würden für die Darstellung aller Zeichen ein Wort mit 5 Bits zur Festlegung der Zeile und ein Wort mit 7 Bits zur Festlegung der Spalte ausreichen. Von der aus diesen beiden Wörtern zusammengesetzten Adresse kann dann ein Speicherplatz unter 4096 Plätzen in einmaliger Form ausgewählt werden Da jedoch nur 2000 Plätze tatsächlich belegt werden, würden bei einer derartigen direkten Adressierung 2096 Plätze des Speichers

_'o überzählig sein. Mehr als doppelt so viel Speicherraum wäre überflüssig.

Der Erfindung liegt daher die Aufgabe zugrunde, eine Schaltung anzugeben, von der durch eine Bearbeitung des den Speicherplatz adressierenden Wortes der Umfang des angewendeten Speichers möglichst klein gehalten wird.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß ein Teil c!er von den beiden Wörtern zusammengefügten Gesamtadresse einem Zuordner zuführbar ist,

in der die Anzahl Bits dieses Teils um Eins vermindert und an den Speicher den um Eins verminderten Teil überträgt, während der Rest der Gesamtadresse unmittelbar zwischen den Adressenquellen und dem Speicher übertragbar ist.

j-> In der speziellen Ausführungsform wird von ihm die für Zeilen und Spalten verknüpfte Adresse aus 12 Bits in eine Adresse aus 11 Bits überführt, von der dann ein Speicher für 2048 Wörter adressiert wird, wodurch die Hälfte der ursprünglich benötigten Speicherplätze

■to eingespart wird. Nunmehr sind nur noch 48 Speicherplätze überzählig.

Für die Zuordnung der Speicheradressen wird ein Mechanismus von kleinstmöglichem Umfang mit einem nur dem Auslesen dienenden Speicher benötigt. Wenn

4Ί alle Adressen-Leitungen mit der verknüpften Adresse aus N Bits in einem solchen Zuordner der Zuordnung unterzogen werden, würde ein nur dem Auslesen dienender Speicher von der Größe N χ Ν— 1 für die Adressenzuordnung ausreichen. Die Größe des Zuord-

>o ners kann nämlich erheblich beschnitten werden, wenn nur ein Teil der Adressenleitungen mit der verknüpften Adresse aus N Bits der Zuordnung unterzogen wird. Zur Erfindung gehört ein Hilfsmittel zur Bestimmung des Adressen-Zuordners von minimaler Größe in der

■ji Weise, daß die Anzahl der Adressenleitungen mit der verknüpften Adresse, die zugeordnet werden muß, möglichst klein gemacht wird und die restlichen Adressenleitungen an den zu adressierenden Speicher unmittelbar herangeführt werden.

Wi Beim Gegenstand der Erfindung brauchen nur acht der 12 Adressen-Leitungen in einem Zuordner benutzt zu werden, um die Einsparung an Speicherraum zu bewirken. Um die acht Adressenleitungen der Zuordnung zu unterziehen, würde eine Speichergröße von nur

hi 256 Wörtern mit 7 Bits erforderlich sein; diese ist beträchtlich geringer als die zuvor genannte Größe von 4096 Speicherplätzen mit je 11 Bits.

Ein Vorteil der Erfindung ist eine Einsparung von

Speicherraum in den Fällen, in denen ein einziger Speicher gleichzeitig von zwei oder mehreren Adressenquellen adressiert wird. Auch der noch verbleibende überzählige Speicherraum wird möglichst klein gehalten.

Ein Vorteil ist dabei, daß der Aufwand an Speicherraum, der zur Bedienung einer Kathodenstrahlröhre bei der Vorführung von alphanumerischen Zeichen erforderlich ist, dadurch vermindert ist, daß (Ur einen Speicher mit zufallsverteiltem Zugriff von >.o größerem Umfang ein nur dem Lesen dienender Speicher eingesetzt wird.

Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird im folgenden näher erläutert. Es zeigt ι ■>

F i g. 1 ein Schaltbild für die Adressierung nach dem bekannten Stand der Technik,

F i g. 2 ein Blockschaltbild der Schaltung gemäß der Erfindung, die eine »Adressier-Einrichtung« ist, und

F i g. 3 ein Flußdiagramm zur Veranschaulichung des Verfahrens, mit dessen Hilfe die erforderliche kleinstmögliche Adressen-Zuordnung festgelegt wird.

In den Fällen, in denen zwei gesonderte Adressenquellen gleichzeitig einen einzigen Speicher mit zufallsverteiltem Zugriff adressieren, kann ein beträchtlicher Teil eines solchen Speichers unbenutzt bleib'.n, also überzählig sein. Dies gilt insbesondere, wenn di.¹ obere Grenze an den beiden gesonderten Adressenquellen keine geradzahlige Potenz von Zwei ist. Dies ist auf die Zahl der binären Adressenleitungen zurückzu- jo führen, die zur Adressierung der oberen Grenze der betreffenden Adressenquellen benötigt werden. An dieser oberen Grenze kann die Kapazität der Zahl der benötigten binären Adressenleitungen nicht voll genutzt werden. Diese Situation ist verwickelter, wenn die j-> betreffenden adressierenden Quellen derart kombiniert werden, daß sie eine einzige verknüpfte Adressenquelle bilden. In diesem Fall ist die für eine solche Quelle benötigte Anzahl binärer Adressenleitungen die Summe der Adressenleitungen, die für jede der betreffenden -to Adressenquellen erforderlich ist. Der Umfang des Speichers, der von den kombinierten adressierenden Quellen gefordert wird, würde die obere Grenze jeder zusammen multiplizierten adressierenden Quelle sein. Tatsächlich kann er geringer als der halbe Umfang des ·τ> Speichers sein, der auf Grund der Anzahl binärer Adressenleitungen benötigt wird, die sich aus der Verknüpfung der aus den Quellen stammenden binären Adressen ergibt. Die Größe des sich in diesen Fällen ergebenden Speichers könnte zur Hälfte zerlegt werden, wenn die verknüpfte Adresse in einer Weise zugeordnet würde, daß der Adressenraum und die Adressenlücken ausgeschaltet oder zumindest verringert wären.

In der Fig. 1 ist die bekannte direkte Adressierung eines einzigen Speichers durch zwei Adressenquellen anschaulich gemacht, die mehr als die Hälfte des Speichers überzählig werden läßt. In diesem Mechanismus sind von zwei gesonderten Adressenquellen 10 und 12 kommende Adressenleitungen a und b einfach zur e> <> Bildung einer einzelnen Adresse aneinandergereiht, die aus N Adressenleitungen aufgebaut ist. Die Größe eines Speichers 14, der durch die Einrichtung zur direkten Adressierung benötigt wird, beträgt 2^N Speicherplätze.

In der Fig.2 ist der Adressen-Zuordner gemäß der t>-5 Erfindung dargestellt, wobei wiederum die von der Adressenquelle 10 kommenden Adressenleitungen a und die von der Adressenquelle 12 kommenden Adressenleitungen b zur Bildung einer einzigen Adresse aus N Adressenleitungen aneinandergereiht sind. Anstatt jedoch die kombinierte Adresse wie bei der bekannten Einrichtung nach der F i g. 1 unmittelbar dem Speicher 54 zuzuleiten, wird ein Tei! der Adressenleitungen in einem nur dem Auslesen dienenden Speicher 16 einer Zuordnung unterzogen und danach dem Speicher 14 zugeführt, während die übrigen Adressenleitungen direkt in den Speicher 14 hineinlaufen. Somit beträgt die Anzahl der letzteren Adressenleitungen A'und die der in den Speicher 16 geführten Adressenleitungen N-X. Diese N— X Adressenleitungen werden im Speicher 16 einer Zuordnung unterzogen, bei der die zugeordnete Teiladresse aus N—X—\ Adressenleitungen gebildet wird; sie ist um eine Adressenleitung niedriger, als sie dem Speicher 16 zugeleitet wurde. Diese zugeordnete Teiladresse, die der aneinandergereihten Adresse entnommen wurde, wird dann neben den X ursprünglichen Adressenleitungen in den Speicher 14 eingegeben. Die Summe der den Speicher 14 erreichenden Adressenleitungen ist dann die Summe der beiden Teiladressen. Im vorliegenden Fall erreichen N-1 Adressenleitungen den Speicher 14, im Gegensatz zu den N Adressenleitungen des bekannten Mechanismus der Fig. 1. Da zur Adressierung des Speichers 14 eine binäre Adressenleitung weniger benötigt wird, braucht der Speicher 14 nur halb so groß wie der beim bekannten Adressiermechanismus der F i g. 1 zu sein.

Die Anzahl Xder Adressenleitungen, die zur direkten Adressierung des Speichers 14 ausgewählt ist, bildet eine unbestimmte und unbekannte Größe. Mit der Erfindung wird ein Hilfsmittel zur Wahl der Größe X geschaffen, damit der Umfang des nur dem Auslesen dienenden Speichers 16 als Zuordner möglichst klein gehalten werden kann.

In der F i g. 1 bildet die Adressenquelle 10 die Signale für die zu adressierende Zeile und die Adressenquelle 12 die Signale für die zu adressierende Spalte auf dem Schirm der Kathodenstrahlröhre. Bei einer oberen Grenze von 25 Zeilen muß somit die Adressenquelle 10 je Zeichenposition insgesamt 5 Bits liefern. Dementsprechend müssen der oberen Grenze von 80 Spalten je Zeichenposition insgesamt 7 Bits aus der Adressenquelle 12 entsprechen. Die zu einer einzigen Adresse zusammengesetzten 12 Bits wählen somit in einmaliger Weise 4096 Speicherplätze aus, so daß der Speicher 14 auch 4096 Speicherplätze aufweisen müßte. Da jedoch für das Format von 25 Zeilen und 80 Spalten 2000 Wörter ausreichen, würden von der bekannten Einrichtung nach der F i g. 1 2096 Speicherplätze nicht besetzt werden können.

Beim Gegenstand der Erfindung gemäß der F i g. 2 kann die Anzahl der in den Speicher 14 eintretenden Adressenleitungen auf elf herabgesetzt werden, womit eine Speichergröße von nur 2048 Wörtern verknüpft ist, so daß insgesamt 48 Wörter überzählig sind.

Falls alle 12 aus den beiden Adressenquellen 10 und 12 austretenden Adressenleitungen aneinandergereiht am Speicher 16 angeschlossen wären, also die Größe X der F i g. 2 mit Null gewählt sei, würde der Speicher 16 als Zuordner 4096 Wörter mit 11 Bits enthalten müssen. In dem Verfahren der Erfindung kann die Größe Xjedoch derar': gewählt werden, daß die Größe des Speichers 16 möglichst gering gemacht wird, während eine ausreichende Adressen-Zuordnung noch erhalten wird, so daß der Raum des Speichers 14 noch eingespart bleibt.

In Verbindung mit dem Flußdiagramm der F i g. 3 wird die Bestimmung der Adressenleitungen für die

Zuordnung und der Adressenleitungen für den unmittelbaren Anschluß am Speicher 14 erläutert. Auch hier sei a die Anzahl der von der Adressenquelle 10 gelieferten Bits und b die Anzahl der von der Adressenquelle 12 abgegebenen Bits, während A/die Gesamtzahl der in der zusammengesetzten Adresse enthaltenen Bits darstellt und X die Anzahl der unmittelbar in den Speicher 14 übertragenen Bits bedeutet; ferner sollen mit LR VUdie größte angewendete Zeilenzahl, mit LRVP die größtmögliche Zeilenzahl, mit LCVU die größte angewendete Spaltenzahl, mit LCVP die größtmögliche Spaltenzahl und mit LMAPdie größtmögliche Speicheradresse bezeichnet werden.

Nach dem Start (Block 18) möge N-X die Anzahl der der Zuordnung zu unterziehenden Adressenleitungen (Block 20) sein, also die Zahl angeben, die den binären Adressenleitungen entspricht, die mit dem Speicher 16 als Zuordner, also nicht unmittelbar mit dem Speicher 14 verbunden sind. Die Größe LRVU, also die größte angewendete Zeilenzahl, gibt die obere Grenze der Adressenquelle 10 und die Größe LCVU, also die größte angewendete Spaltenzahl, die obere Grenze der Adressenquelle 12 an. Gemäß dem Block 22 soll die Anzahl a der von der Adressenquelle 10 gelieferten Bits so gewählt werden, daß die Ungleichung erfüllt wird:

2*-' < LRVU < 2\

wobei a eine ganze Zahl bedeutet. Die Anzahl a stellt also die Zahl der Bits dar, die der oberen Grenze der Adressenquelle 10 entspricht.

Im Block 24 der Fig.3 wird derselbe Vorgang hinsichtlich der oberen Grenze in der Adressenquelle 12 wiederholt. Die Anzahl bder von der Adressenquelle 12 gelieferten Bits wird also so gewählt, daß die Ungleichung erfüllt wird:

2*-' < LCVU < 2»,

in der b eine ganze Zahl ist. Die Anzahl b stellt also die Zahl der Bits dar, die der oberen Grenze der Adressenquelle 12 entspricht.

Ais nächstes muß die Zahl N - a + b errechnet werden (Block 26), was eine Aneinanderreihung der von den beiden Adressenquellen 10 und 12 ausgegebenen Adressen bedeutet. Danach beginnt der Wiederholungsvorgang damit, daß versuchsweise die Zahl X der unmittelbar zum Speicher 14 übertragenen Bits gleich Null gesetzt wird (Block 28), worauf die größtmögliche Zeilenzahl LR V7>nach der Gleichung

LRVP= 2*-\

errechnet wird (Block 30).

Wie bemerkt sei, stellen alle soweit ausgeführten Schritte der Blöcke 20 bis 30 grundlegende Vorgänge zur Einleitung dar und brauchen nicht in einer speziellen Reihenfolge durchlaufen zu werden. Dagegen müssen die meisten hiernach angegebenen Schritte zur Herbeiführung des richtigen Wiederholungsprozesses in der vorgeschriebenen Folge durchgeführt werden.

Als nächstes wird die größtmögliche Spaltenzahl LCVPunler Anwendung der Gleichung

LCVP =2* *-1

errechnet, wobei wiederum die Zahl A"der unmittelbar zum Speicher 14 übertragenen Bits mit Null gewählt wird (Block 32). Somit beträgt die Spaltenzahl LCVP = 2^h ' bei der ersten Wiederholung, und sie wird bei jedem Wiederholungsschritt neu berechnet.

Weiterhin wird die größtmögliche Speicheradresse LMAPnach der Formel

LMAP= 2^N"^X

errechnet (Block 34), worauf die Berechnung eines Überzähligkeitswertes nach der Formel folgt (Block 36):

Überzähligkeit = (LRVP- LRVU) ■ (LVCP + 1) + (LCVP - LCVU) ■ (LRVU + 1).

Nunmehr muß zur Bestimmung ein Vergleich vorgenommen werden, ob unter Verwendung der Zahl -Y der unmittelbar in den Speicher 14 übertragenen Bits der überzählige Speicherraum größer als die halbe größtmögliche Speicheradresse ist (Block 38). Im negativen Fall wird die Folge abgebrochen, wie als Block 40 angegeben ist. Die für diese Wiederholung benutzte Zahl X wird dann im Mechanismus der Adressen-Zuordnung gemäß der F i g. 2 weiterverwendet. Im positiven Fall des Vergleichs wird die Zahl Xum Eins vergrößert (Block 42).

Als nächstes wird durch einen Vergleich festgestellt, ob die größte angewendete Spaltenzahl LCVU gerade oder ungerade ist (Block 44). Im Fall der Geradzahligkeit wird sie erneut durch eine Teilung des bisherigen Wertes durch 2 (Block 46) und im Fall der Ungeradzahligkeit wird die Zahl LCVU nach der Formel berechnet (Block 48):

LCVU =

LCVU + I

in der die Spaltenzahl LCVU links vom Gleichheitszeichen die neue Spaltenzahl und rechts vom Gleichheitszeichen die alte Spaltenzahl bedeuten. Am Ende dieses

Γι Schrittes findet eine Rückkehr zum Block 32 statt, damit die nächste Wiederholung mit einer erneuten Errechnung der größtmöglichen Spaltenzahl LCVP und der größtmöglichen Speicheradresse LM/lPeinsetzt.
Um zu bestimmen, welche Bits der Zuordnung zu

4(i unterziehen sind, sei ein tatsächliches Ausführungsbeispiel herangezogen, in dem 25 Zeilen und 80 Spalten mil alphanumerischen Zeichen auf dem Schirm einet Kathodenstrahlröhre vorgeführt werden.
Die Festlegungen der Zahlen N und X gemäß derr

4ι Block 20 der Fig.3 sollen dabei in einem späterer Schritt erfolgen. Da bei der getroffenen Wahl einmalig 25 Zeilen festgelegt sind, liegt die obere Grenze für die Adressenquelle 10 oder die größte angewendete Zeilenzahl LRVU bei 24; dementsprechend liegt auch

■ίο die obere Grenze für die Adressenquelle 12 oder die größte angewendete Spaltenzahl LCVU bei 79. Gemät dem Block 22 wird die Anzahl a der von dei Adressenquelle 10 abgegebenen Bits mit 5 festgesetzt so daß

2⁵-' = 2⁴ = 16 < 24 < 25bzw.2⁵ = 32

ist. Eine ähnliche Berechnung läßt sich mit b = 7 für die größte angewendete Spaltenzahl LCVU durchführei (Block 24); die Zahl N für die Summe der von den beidei ho Adressenquellen 10 und 12 abgegebenen Bits beträgt

Λ/

= 12(Block26).

Indem die Zahl X=O gesetzt wird (Block 28), beginn der Wiederholungsvorgang mit der Berechnung de größtmöglichen Zeilenzahl LRVPzu

2⁵ —

32—1 =31(Block30),

sowie der größtmöglichen Spaltenzahl LCVPzu T - 1 = 128 - 1 = 127 (Block 32).

Bei der anschließenden Errechnung der größtmöglichen Speicheradresse LMAP zu 2^N ergibt sich: 2¹² = 4096 (Block 34). Bei der ersten Ermittlung der Überzähligkeit (Block 36) gelangt man zur Gleichung

Überzähligkeit = (31 - 24) · (127 + 1)

+ (127 - 79)-(24 + 1) = 2096.

Da die Überzähligkeit von 2096 sich beim Vergleich (Block 38) größer als die halbe größtmögliche Speicheradresse LMAP, nämlich

1/2 · 4096 = 2048

erweist, wird die Wiederholung mit X = 1 fortgeführt (Block 42). Dabei wird die größte angewendete Spaltenzahl LCVU mit 79 bestimmt, die ungerade ist, so daß eine weitere Wiederholung (Block 48) erfolgt, wobei die Spaltenzahl

LCVU= (79+ 1):2- 1 =39

errechnet wird.

Hierauf findet eine Rückkehr zum Block 32 und den nachfolgenden Blöcken statt, wobei sich die größtmögliche Speicheradresse LMAPzu 2048, die größtmögliche Zeilenzahl LRVP zu 31, die größte angewendete Zeilenzahl LRVU zu 24 und die größtmögliche Spaltenzahl LCVP zu 63 ergeben. Bei der Errechnung der Überzähligkeitszahl findet man den Wert von 1048, der größer als die größtmögliche Speicheradresse LMAP, geteilt durch 2, nämlich 1024 ist. Die Zahl A"wird nochmals um Eins vergrößert, worauf der Vorgang über den Block 48 zum Block 32 zurückkehrt. Wenn in diesem Beispiel die Zahl X der unmittelbar in den Speicher 14 übertragenen Bits mit 4, die größtmögliche Spaltenzahl LCVP mit 7, die größte angewendete Spaltenzahl LCVU mit 4 und die größtmögliche Speicheradresse LMAP mit 512 berechnet sind, beträgt die Überzähligkeit 131, und sie ist kleiner als die halbe größtmögliche Speicheradresse LMAP von 256, so daß nunmehr beim Vergleich im Block 38 das negative Ergebnis zum Block 40 führt, womit der Wiederholungsvorgang für X = 4 beendet wird.

Wenn nun die Zahl N = 12 und die Anzahl X = 4 in der Einrichtung nach der F i g. 2 eingesetzt wird, werden vier Adressenleitungen von der aus den Adressenquellen 10 und 12 austretenden, kombinierten Adresse unmittelbar zum Speicher 14 zu dessen Adressierung herangeführt, während die restlichen N-X = 8 Adressenleitungen den nur dem Auslesen dienenden Speicher

iü 16 als Zuordner adressieren. Für die Adressen-Umsetzung ist somit ein 2⁸ χ 7-Bit-Zuordner notwendig, dessen sieben Ausgangssignale als Bits gemeinsam mit den vier Bits, die unmittelbar von den Adressenquellen 10, 12 herankommen, die Adresse aus 11 Bits für den Speicher 14 bilden, der nur 2048 Wörter aufzunehmen braucht, so daß die mit den weiteren 2048 Wörtern verknüpften Kosten des bisherigen Speichers eingespart werden.
Die tatsächliche Verschlüsselung des Speichers 16 ist äußerst einfach. Die beiden Adressenquellen 10 und 12 setzen entsprechend der Adresse 0 des Speichers 16 bei Null ein, dessen Inhalt ebenfalls auf Null gestellt ist, was der Zeichenposition 0 in der Zeile 0 und Spalte 0 zukommt. Die Spaltenzahl wird um Eins auf die Adresse 1 des Speichers 16 erhöht, so daß der Speicherinhalt 1 beträgt. Dann wird die Spaltenzahl ständig weiter um Eins bis zu ihrem Maximum, also bis zur Spaltenzahl 79 vergrößert, so daß dann die Speicheradresse 10O₂ beträgt, der der Speicherinhalt gleich ist. Die Spalten-

H) zahl kehrt nun nach Null zurück, während die Zeilenzahl um Eins vergrößert wird. Folglich erreicht die Speicheradresse den Wert 100O₂, und der Speicherinhalt wird auf 10I₂ bei dieser Adresse eingestellt.

Wie beachtet sei, sind die Speicheradressen 10I₂ bis Hl₂ übersprungen worden, so daß Lücken bestehen, obwohl die Speicheradressen aufeinanderfolgend gezählt werden. Dieser Vorgang wird so lange fortgesetzt, bis alle Zahlen für die Speicherplätze erschöpft sind.
Zuvor ist eine Einrichtung zur Einsparung von Speicherraum erläutert für den Fall, daß der Speicher gleichzeitig von getrennten Adressenquellen aus adressiert werden soll.

Hierzu 2 Blatt Zeichnungen

Claims (4)

Patentansprüche:

1. Schaltung zur Minderung der Anzahl Bits in einem Wort, von dem bei der Vorführung alphanumerischer Zeichen in einem Format aus mehreren Zeilen und Spalten auf dem Schirm einer Kathodenstrahlröhre der einem ausgewählten Zeichen zugehörige Platz in einem Speicher von zwei gesonderten, je einen Abschnitt des Wortes liefernden Quellen aus entsprechend der gewählten Zeile bzw. Spalte adressierbar ist, dadurch gekennzeichnet, daß ein Teil (N- X) der von den beiden Wörtern (a; b) zusammengefügten Gesamtadresse (N) einem Zuordner (16) zuführbar ist, der die Anzahl Bits dieses Teils (N- X) um Eins vermindert und an den Speicher (14) den um Eins verminderten Teil (N-X- I) überträgt, während der Rest (X)An Gesamtadresse (N) unmittelbar zwischen den Adressenquellen (10, 12) und dem Speicher (14) übertragbar ist.

2. Schaltung nach dem Anspruch 1, dadurch gekennzeichnet, daß der Zuordner (16) einen nur dem Auslesen dienenden Speicher enthält.

3. Schaltung nach dem Anspruch 1, dadurch gekennzeichnet, daß der adressierbare Speicher (14) als Speicher mit zufallsverteiltem Zugriff arbeitet.

4. Schaltung nach dem Anspruch 1, dadurch gekennzeichnet, daß die kombinierten Adressenquellen (10,12) von einem Register gebildet sind.