DE2710502A1 - Anordnung zur kohaerenten leitung einer speicherhierarchie - Google Patents

Anordnung zur kohaerenten leitung einer speicherhierarchie

Info

Publication number
DE2710502A1
DE2710502A1 DE19772710502 DE2710502A DE2710502A1 DE 2710502 A1 DE2710502 A1 DE 2710502A1 DE 19772710502 DE19772710502 DE 19772710502 DE 2710502 A DE2710502 A DE 2710502A DE 2710502 A1 DE2710502 A1 DE 2710502A1
Authority
DE
Germany
Prior art keywords
information
memory
modifiable
processor
arrangement according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19772710502
Other languages
German (de)
English (en)
Inventor
Alice Maria Recoque
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CII HONEYWELL BULL
Original Assignee
CII HONEYWELL BULL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CII HONEYWELL BULL filed Critical CII HONEYWELL BULL
Publication of DE2710502A1 publication Critical patent/DE2710502A1/de
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0811—Multiuser, multiprocessor or multiprocessing cache systems with multilevel cache hierarchies

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
DE19772710502 1976-03-10 1977-03-10 Anordnung zur kohaerenten leitung einer speicherhierarchie Ceased DE2710502A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR7606877A FR2344093A1 (fr) 1976-03-10 1976-03-10 Systeme de gestion coherente d'une hierarchie de memoires

Publications (1)

Publication Number Publication Date
DE2710502A1 true DE2710502A1 (de) 1977-09-22

Family

ID=9170232

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19772710502 Ceased DE2710502A1 (de) 1976-03-10 1977-03-10 Anordnung zur kohaerenten leitung einer speicherhierarchie

Country Status (2)

Country Link
DE (1) DE2710502A1 (enExample)
FR (1) FR2344093A1 (enExample)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0325421B1 (en) * 1988-01-20 1994-08-10 Advanced Micro Devices, Inc. Organization of an integrated cache unit for flexible usage in supporting multiprocessor operations
ATE138212T1 (de) * 1988-01-20 1996-06-15 Advanced Micro Devices Inc Integrierte cachespeichereinheit
US5136691A (en) * 1988-01-20 1992-08-04 Advanced Micro Devices, Inc. Methods and apparatus for caching interlock variables in an integrated cache memory

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
US-IEEE Transaction on Electronic Computers Vol. EC-16, Nr. 3, Juini 1967, S. 320-326
US-IEEE Transaction on Electronic Computers Vol. EC-16, Nr. 3, Juni 1967, S. 320-326 *

Also Published As

Publication number Publication date
FR2344093B1 (enExample) 1978-12-08
FR2344093A1 (fr) 1977-10-07

Similar Documents

Publication Publication Date Title
DE69133302T2 (de) Registerabbildung in einem einzigen Taktzyklus
DE69105512T2 (de) Ein verfahren und eine vorrichtung für speicherung der information in einem speicher und ihre benutzung in speicherkarten.
DE2350225C2 (enExample)
DE69217761T2 (de) Lese- und Schreibschaltung für einen Speicher
DE68907518T2 (de) Inhaltsadressierte Speicheranordnung.
DE3885594T2 (de) Speicherprüfgerät.
DE1499182C3 (de) Datenspeichersystem
DE2023354C2 (de) Datenverarbeitungsanlage mit einem Mikrobefehlsspeicher
DE2714805A1 (de) Datenverarbeitungssystem
DE2161886A1 (de) Befehlsausführungssystem in einer elektronischen Datenverarbeitungsanlage
DE2844357A1 (de) Speichererweiterung
DE1499203B1 (de) Schaltungsanordnung zum Speicherschutz bei Datenverarbeitungsanlagen mit Simultanbetrieb
DE2717702A1 (de) Speicher-zugriffs-steuersystem
DE1285219B (de) Steuerwerk zur Ausfuehrung von Unterprogrammen
DE2145709A1 (de) Datenverarbeitungsanlage
DE2101949A1 (de) Verfahren zum Schutz von Datengruppen in einer Multiprocessing-Datenverarbeitungsanlage
DE2054830A1 (de) Informationsverarbeitungssystem mit wortstrukturiertem Speicher und Verfahren fur einen Zugriff zu einem derar tigen Speicher
DE1524788A1 (de) Schaltungsanordnung zur Erkennung und zum automatischen Ersetzen von schadhaften Speicherstellen in Datenspeichern
DE3121046C2 (enExample)
DE68926158T2 (de) Einchip-Mikrorechner mit EPROM
DE2723706A1 (de) Einrichtung zum adressenvergleich
DE2519195A1 (de) Assoziativspeicher
DE2710502A1 (de) Anordnung zur kohaerenten leitung einer speicherhierarchie
DE3885202T2 (de) Zugriffsverriegelungsmittel für Speicherzugriffsverwaltungseinheit und Zugriffskonfliktenverwaltung mit solchen Verriegelungsmitteln.
DE2750126A1 (de) Datenverarbeitungssystem mit einem zwischenpufferspeicher

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8131 Rejection