DE2706270B2 - Schnelle auf Impulsflanken ansprechende Feldeffekttransistor-Schaltungsanordnung - Google Patents

Description

Die Erfindung betrifft eine schnelle auf Impulsflanken ansprechende Schaltungsanordnung, die einen ersten Feldeffekttransistor aufweist, dessen Drain an einer Betriebsspannung liegt und dessen Source mit dem Drain eines zweiten Feldeffekttransistors an einem Verbindungspunkt verbunden ist, dessen Source an Masse liegt, wobei zwischen dem Drain des zweiten Feldeffekttransistors und Masse ein erster Kondensator und zwischen dem Gate und dem Source des ersten Feldeffekttransistors ein zweiter Kondensator eingeschaltet ist, und wobei dem Gate des ersten Feldeffekttransistors eine Steuerspannung zufiihrbar ist.

Auf Impulsflanken schnell ansprechende Schaltungsanordnungen werden in vielen Fällen benötigt. Beispielsweise werden MOS-Feldeffekttransistoren heute in Rechnerspeichern verwendet, wo Daten in den Speichern in Form von Ladungen gespeichert werden. Das bedeutet, daß eine binäre »I« oder »0« zeitweise: als eine Ladung eines Kondensators oder einer inneren Kapazität der MOS-Schaltung festgehalten werden kann. Da die MOS-Schaltung auf einem Substrat oder einer Unterlage aus Halbleitermaterialien aufgebaut ist, die einander körperlich überlappen, um verschiedene Schaltkreiskomponenten zu bilden, wie Transistoren, Verknüpfungsschaltungen und andere Elemente, besteht eine innere Kapazität oder Streukapazität zwischen verschiedenen Schichten von Halbleitermaterial, die diese Schaltungselemente bilden. Es ist gerade diese Kapazität, die bei der Operation von dynamischen MOS-Speichern benutzt wird, und für diese wesentlich ist.

MOS-Feldeflekttransistoren werden auch in anderen digitalen Schallungsanordnungen verwendet. Eines der dabei auftretenden Probleme ist, daß eine konkurrierende Schalt- oder Zeitgabebedingung vorhanden sein kann, wobei ein Element oder eine Komponente zu

ίο einer willkürlichen Zeit schaltet, aber genau dann, wenn ein anderes Element oder eine andere Komponente an einem anderen Punkt in dem System gerade schaltet, und wobei diese beiden Komponenten so miteinander verbunden sind, daß sis willersprechende oder konkur-

■ 5 rierende Ergebnisse oder Informationen liefern.

Aus den genannten Gründen ist es wichtig, daß man in der Lage ist, die genaue Zeit des Auftretens eines Zustandswechsels eines speziellen Bauelements zu steuern.

Die eingangs beschriebene, aus der DE-OS 23 40 770 bekannte Schaltungsanordnung spricht zwar auf Impulsflanken schnell an, sie benötigt jedoch zwei verschiedene zeitlich gegeneinander versetzte Impulse zur Ansteuerung.

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung der eingangs beschriebenen Art zu schaffen, die einfacher ansteuerbar ist und einen geringen Aufwand erfordert.

Diese Aufgabe wird gemäß der Erfindung dadurch gelöst, daß am Gate des zweiten Feldeffekttransistors eine Vorspannung anliegt, daß der zweite Kondensator wesentlich größer ist als der erste Kondensator, daß ein dritter und ein vierter'Feldeffekttransistor vorgesehen sind, die wie der erste und zweite Feldeffekttransistor in

J5 Serie geschaltet und zwischen der Betriebsspannung und Masse eingeschaltet sind, daß dem Gate des dritten Feldeffekttransistors,dessen Drain an der Betriebsspannung liegt, eine Vorspannung zugeführt ist, und daß das Gate des vierten Feldeffekttransistors mit dem Verbindungspunkt zwischen dem erste»; und zweiten Feldeffekttransistor verbunden ist, und daß die Verbindung zwischen dem dritten und vierten Feldeffekttransistor den Schaltungsausgang der aus MOS-Feldeffekttransistoren aufgebauten Schaltungsanordnung bildet.

Mit der erfindungsgemäßen Anordnung ist es möglich, in Abhängigkeit von dem Auftreten einer Flanke eines speziellen Steuerimpulses oder Taktimpulses und im wesentlichen gleichzeitig mit dem Auftreten dieser Flanke präzise den Zeitpunkt zu steuern, zu dem ein Schaltkreiselement seinen Zustand ändert.

Es wird somit eine einfache MOS-FET-Schaltungsanordnung zum Schalten geschaffen, die auf Flanken eines Steuerimpulses im wesentlichen gleichzeitig mit dem Auftreten der entsprechenden Flanke anspricht.

Weiter Merkmale und Vorteile der Erfindung ergeben sich aus der nachfolgenden Beschreibung eines Ausführungsbeispiels der Erfindung anhand der Zeichnung, die erfindungswesentliche Einzelheiten zeigt, und aus den Ansprüchen.

ho Die einzelnen Merkmale können je einzeln für sich oder zu mehreren in beliebiger Kombination bei einer Ausführungsform der Erfindung verwirklicht sein.

Fig. 1 ist ein Ausführungsbeispiel einer Schaltung entsprechend der Erfindung und

b5 Fig. 2 ist eine Darstellung von Wellenformen eines Eingangssignals und Ausgangssignals.

In Fig. I bilden ein FET 10 und ein FET 12 einen Spannungsteiler, wie weiter unten noch erläutert wird.

Das Drain des FET 10 ist mit einer positiven Spannung Vpo 17 verbunden. Das Gate des FET 10 ist mit einem EingangsimpulsanschluQ 16 verbunden und mit einer parasitären Kapazität 15. Das andere Ende der parasitären Kapazität 15 ist sowohl mit einem Verbindungspunkt /VaIs auch mit dem Source des FET 10 verbunden.

Der Verbindungspunkt Nist weiterhin verbunden mit dem Drain des FET 12, einem Ende einer parasitären Kapazität 14 und dem Gate eines FET 13. Das andere Ende des Kondensators 14, das Source des FET 13 und das Source des FET 12 sind alle mit Masse verbunden. Das Gate des FET 12 ist mit einem Anschluß 20 verbunden, dem eine Vorspannung Vco zugeführt wird.

Schließlich ist ein FET 11 zwischen das Drain des FET

13 und eine positive Versorgungsspannung Vdd am Anschluß 18 eingeschaltet Das Gate des FET 11 ist mit der Gleichstromversorgung Vcg verbunden. Das Ausgangssignal wird am Verbindungspunkt des Source des FET 11 und des Drain des FET 13 erhalten. Die Kombination des FET 11 und des FET 13 bildet eine Inverterschaltung, die weiter unten ausführlich erläutert wird.

Es wird darauf hingewiesen, daß die Kondensatoren

14 und 15 Eigenkapazitäten oder innere oder parasitäre Kapazitäten sind, die aufgrund der Natur der MOS-Geometrie existieren. Diese Kapazität ist in einem gewissen Ausmaß spannungsabhängig, welches Merkmal hier aus Gründen der Klarheit der Darstellung nicht weiter ausgeführt wird, und weil eine weitere Erläuterung zum völligen Verständnis der vorliegenden ErfindBng nicht erforderlich ist Es genügt ^u sagen, da.R beim Entwurf der MOS-FETs der vorliegenden Erfindung diese Kondensatoren so entworfen werden, daß sie bestimmte Werte haben. Bei der vorliegenden Erfindung ist die Kapazität 15 so konstruiert, daß sie wesentlich größer ist als der Kondensator 14, und bei einer bevorzugten Ausführungsform ist sie ungefähr dreimal größer als der Kondensator 14.

Vdd repräsentiert eine positive Versorgungsspannung, etwa J5Volt Vgg repräsentiert eine positive Versorgungsspannung von etwa 9 oder 10 Volt. Es sollte beachtet werden, daß diese Anschlüsse aus Gründen der Klarheit der Darstellung entweder mit Vdd oder Vco bezeichnet sind, aber diese Spannungswerte können variiert werden und können unter bestimmten Bedingungen auch vertauscht werden.

Wie oben bemerkt, arbeitet die Kombination des FET IO und des FET 12 als ein Spannungsteiler: Vdd wird heruntergeteilt durch die Tätigkeit des FET 10 und FET 12 als Widerstandsteiler. Die Kombination des FET 11 und FET 13 arbeitet als Spannungsinverter; ein hohes Eingangssignal am Gate des FET 13 veranlaßt diesen zu leiten, wobei es ein niedriges Ausgangssignal am Anschluß 19 liefert. Bei dem bevorzugten Ausführungsbeispiel ist die Spannung, die erforderlich ist, um den FET 13 leitend zu halten, ungefähr +6 Volt, aber man kann die Schaltung auch so entwerfen, daß diese Spannungsschwelle einen anderen Wer· hat.

Beim Betrieb wird eine Eingangsimpulswellenform wie in F j g, 2 gezeigt dem Anschluß 16 zugeführt; sie ist als Φ 2 bezeichnet. Nachdem dieser Impuls zugeführt worden ist, befindet sich der Verbindungspunkt N auf einem Spannungspotential, was ausreichend hoch ist, um den FET 13 leitend zu halten, und in diesem Fall bei mindestens 6 VoI'. Diese Spannung von 6 Volt am Verbindungspunkt N wird erhalten durch eine Teilung der Spannung von VW Zu diesem Zeitpunkt, wie in F i g. 2 dargestellt, ist das Ausgangssignal niedrig. So wird für ein hohes Eingangssignall ein niedriges Ausgangssignal erhalten, weil der FET 13 im leitenaen Zustand ein nahe dem Massepotential liegendes Potential an den Ausgang 19 legt.

Zu der Zeit, wo die fallende Flanke von Φ 2 des Spannungsimpulses auftritt, wurde der Kondensator IS auf das Differenzial zwischen der Spannung am Verbindungspunkt /Vund der Spannung des zugeführten

κι Spannungsimpulses aufgeladen. Wir können für Zwecke der Erläuterung annehmen, daß dieser Impuls ungefähr 10 Volt beträgt. Wenn die Wellenform des Eingangsimpulses Φ 2 gerade fällt kann sich die Spannung über dem Kondensator 15 (ungefähr 4 Voll) nicht momentan

ι -. ändern, wie durch folgende Gleichung angegeben wird:

ι = i(df/di). U)

wobei /der Strom ist c die Kapazität, und (de/dijdie Geschwindigkeit der Spannungsänderung. Diese Gleichung zeigt an, daß dann, wenn d^ Strom begrenzt ist die Änderung der Spannung mit Bei_ug auf die Zeit begrenzt sein muß. Daher kann die Spannung über dem Kondensator 15 sich nicht momentan ändern.

Als Ergebnis wird dann, wenn die Spannung des Eingengsimpulses abfällt ein guter Teil des Abfalles dieser Spannung durch den Kondensator 15 auf den Verbindungspunkt /V übertragen, wobei er die Spannung am Verbindungspunkt Λ/ rasch reduziert Es ist jedoch der Kondensator 14 mit dem Verbindungspunkt N verbunden, und man erzwingt daß sein Spannungswechsel so schnell ist wie der Spannungswechsei am Verbindungspunkt N, wenn der Eingangsimpuls abfällt So wird eine schneilere Spannungsäriderung über dem Kondensator 14 benötigt als über dem Kondensator 15, und diese Bedingung wird erfüllt weil der Kondensator 14 einen kleineren Wert in Übereinstimmung mit den Grundsätzen der vorliegenden Erfindung aufweist Man kann aus Gleichung (1) oben sehen, daß der <Vert für (de/dt)um so größer sein kann, je kleiner Wert der von c ist.wobei kein Anwachsen des Stromes erfolgt.

Mit anderen Worten tendiert die Spannung am Verbindungspunkt N dazu, der Spannung an dem Anschluß 16 zu folgen, weil der Kondenstor 15 so

4-) entworfen oder konstruiert ist daß er groß gegenüber dem Kondensator 14 ist. Entsprechend fäilt die Spannung am Verbindungspunkt N mn fast der gleichen Geschwindigkeit wie die Spannung an Anschluß 16, die im wesentlichen gleichzeitig eine Umkehrung der

-,n relativen Größen oder eine Änderung der relativen Werte zwischen der Spannung am Veirbindungspunkt N und dem Schwellenwert-Erfordernis des FET 13 verursacht. So schaltet der FET 13 zu dieser Zeit ab, und die ^usgangsspannung, die in F i g. 2 gezeigt ist, steigt

>-> im wesentlichen gleichzeitig mit der fallenden Flanke des Eingangsimpiilses an.

E'.s ist bedeutsam, daß der MOS-Kondensator 15 größer gewählt wurde als der MOS-Kondensator 14. Mit Bezug au? Gleichung (I), die oben angegeben ist.

bo sieht man, daß dann, wenn der Kondensator 14 im Wert vergleichbar mit dem Kondensator 15 gemacht würde, das im wesentlichen gleichzeitige Ergebnis oder Ausgangssignal nicht erhalten würde. Die resultierende Impulsantwort des Inverters würde nicht gleichzeitig

hj vorliegen.

Die Erfindung kann in noch anderen speziellen Ausführungsformen verwirklicht sein, ohne vom Geist oder von den wesentlichen Charakteristika der Frfin-

dung abzuweichen. So wurde beispielsweise eine beispielhafte Au.sführiingsform der vorliegenden Erfindung in Verbindung mit einer nach negativen Werten zu gehenden Rückflankc eines .Spannungsimpulses beschrieben, die gleichzeitig ein Eingangssignal für das Gate des FET 13 liefert. Aber es liegt im Bereich der vorliegenden Erfindung, mit Vorderflanken und Rückflanken von positiven und negativen Impulsen zu arbeiten, da beispielsweise die Vorderflanke eines negativen Spannungsimpulses ebenfalls eine abfallende Planke i«.t; geeignete Änderungen der Polarität der Versorgungsspannung und der Vorspannung, die erforderlich sind, um eine Anpassung an andere Impulse vorzunehmen, sind somii ebenfalls innerhalb des Bereichs der vorliegenden Erfindung. Weilerhin sei bemerkt, daß die Symbole, die für die R-Ts 10, II, 12 und 13 verwendet sind, in der Industrie verwendet werden; der FET 13 ist abweichend von den anderen dargestellt, um anzuzeigen, daß sein Widerstandswcrt niedriger ist, als der der anderen FETs.

Somit sind die vorliegenden Ausfiihrungsbeispiclc in jeder Hinsicht lediglich als Erläuterung und nicht als Beschränkung zu sehen.
Die Erfindung wird vorzugsweise bei Ausführungs-

in formen verwendet, bei denen die FETs 10, 12, II, 13 Bestandteile einer ein/igen integrierten Schaltung sind. Fs isl aber auch möglich, die Erfindung anzuwenden, wenn mindestens ein FF-IT als diskretes Bauelement ausgebildet ist. insbesondere wenn die FETs 10 und 12

ι ΐ diskrete Bauelemente sind.

I lic

Bliitt Zeichnungen

Claims (2)

Patentansprüche:

1. Schnelle auf Impulsflanken ansprechende Schaltungsanordnung, die einen ersten Feldeffekttransistor aufweist, dessen Drain an einer Betriebsspannung liegt und dessen Source mit dem Drain eines zweiten Feldeffekttransistors an einem Verbindungspunkt verbunden ist, dessen Source an Masse liegt, wobei zwischen dem Drain des zweiten Feldeffekttransistors und Masse ein erster Kondensator und zwischen dem Gate und dem Source des ersten Feldeffekttransistors ein zweiter Kondensator eingeschaltet ist, und wobei dem Gate des ersten Feldeffekttransistors eine Steuerspannung zuführbar ist, dadurch gekennzeichnet, daß am Gate des zweiten Feldeffekttransistors (12) eine Vorspannung anliegt, daß der zweite Kondensator (15) wesentlich größer ist als der erste Kondensator (14), daß ein dritter (U) und ein vierter (13) Feldeffekttransistor vorgesehen sind, die wie der erste und zweite Feldeffekttransistor in Serie geschaltet und zwischen der Betriebsspannung und Masse eingeschaltet sind, daß dem Gate des dritten Feldeffekttransistors (11), dessen Drain an der Betriebsspannung liegt, eine Vorspannung zugeführt ist, daß das Gate des vierton Feldeffekttransistors (13) mit dem Verbindungspunkt {N) zwischen dem ersten und zweiten Feldeffekttransistor verbunden ist, und daß die Verbindung zwischen dem dritten und vierten Feldeffekttransistor den Schaltungsausgang der aui MOS-Feldeffekttransistoren aufgebauten-Schaltungsanordiung b'Met

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der zwf^:te Kondensator (15) etwa dreimal so groß ist wie eier erste Kondensator (14).