DE2706270C3 - Schnelle auf Impulsflanken ansprechende Feldeffekttransistor-Schaltungsanordnung - Google Patents

Description

Die Erfindung betrifft eine schnelle auf Impulsflanken ansprechende Schaltungsanordnung, die einen ersten Feldeffekttransistor aufweist, dessen Drain an einer Betriebsspannung liegt und dessen Source mit dem Drain eines zweiten Feldeffekttransistors an einem Verbindungspunkt verbunden ist, dessen Source an Masse liegt, wobei zwischen dem Drain des zweiten Feldeffekttransistors und Masse ein erster Kondensator und zwischen dem Gate und dem Source des ersten Feldeffekttransistors ein zweiter Kondensator eingeschaltet ist, und wobei dem Gate des ersten Feldeffekttransistors eine Steuerspannung zuführbar ist.

Auf Impulsflanken schnell ansprechende Schallungsanordnungen werden in vielen Fällen benötigt. Beispielsweise werden MOS-Feldeffekttransistoren heute in Rechnerspeichern verwendet, wo Daten in den Speichern in Form von Ladungen gespeichert werden. Das bedeutet, daß eine binäre »I« oder »0« zeitweise als eine Ladung eines Kondensators oder einer inneren Kapazität der MOS-Schaltung festgehalten werden kann. Da die MOS-Schaltung auf einem Substrat oder einer Unterlage aus Halbleitermaterialien aufgebaut ist, die einander körperlich überlappen, um verschiedene Schaltkreiskomponenten zu bilden, wie Transistoren, Verknüpfungsschaltungcn und andere Elemente, besteht eine innere Kapazität oder Streukapazität zwischen verschiedenen Schichten von Halbleitermaterial, die diese Schaltungselemente bilden. Es ist gerade diese Kapazität, die bei der Operation von dynamischen MOS-Speichern benutzt wird, und für diese wesentlich ist

MOS-Feldeffektiransistoren werden auch in anderen digitalen SchaLtungsanordnungen verwendet. Eines der dabei auftretenden Probleme ist, daß eine konkurrierende Schalt- oder Zeitgabebedingung vorhanden sein kann, wobei ein Element oder eine Komponente zu einer willkürlichen Zeit schaltet, aber genau dann, wenn ein anderes Element oder eine andere Komponente an einem anderen Punkt in dem System gerade schaltet, und wobei diese beiden Komponenten so miteinander verbunden sind, daß sie widersprechende oder konkurrierende Ergebnisse oder Informationen liefern.

Aus den genannten Gründen ist es wichtig, daß man in der Lage ist, die genaue Zeit des Auftretens eines Zustandswechsels eines speziellen Bauelements zu steuern.

Die eingangs beschriebene, aus der DE-OS 23 40 770 bekannte Schaltungsanordnung spricht zwar auf impulsflanken schnell an, sie benötigt jedoch zwei verschiedene zeitlich gegeneinander versetzte Impulse zur Ansteuerung.

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung der eingangs beschriebenen Art zu schaffen, die einfacher ansteuerbar ist und einen geringen Aufwand erfordert.

Diese Aufgabe wird gemäß der Erfindung dadurch gelöst, daß am Gate des zweiten Feldeffekttransistors eine Vorspannung anliegt, daß der zweite Kondensator wesentlich größer ist als der erste Kondensator, daß ein dritter und ein vierter Feldeffekttransistor vorgesehen sind, die wie der erste und zweite Feldeffekttransistor in Serie geschaltet und zwischen der Betriebsspannung und Masse eingeschaltet sind, daß dem Gate des dritten Feldeffekttransistors, dessen Drain an der Betriebsspannung liegt, eine Vorspannung zugeführt ist, und daß das Gate des vierten Feldeffekttransistor mit dem Verbindungspunkt zwischen dem ersten und zweiten Feldeffekttransistor verbunden ist, und daß die Verbindung zwischen dem dritten und vierten Feldeffekttransistor den Schaltungsausgang der aus MOS-Feldeffekttransistoren aufgebauten Schaltungsanordnung bildet.

Mit der erfindungsgemäßen Anordnung ist es möglich, in Abhängigkeit von dem Auftreten einer Flanke eines speziellen Steuerimpulses oder Taktimpulses und im wesentlichen gleichzeitig mit dem Auftreten dieser Flanke präzise den Zeitpunkt zu steuern, zu dem ein Schaltkreiselement seinen Zustand ändert.

Es wird somit eine einfache MOS-FET-Schaltungsanordnung zum Schalten geschaffen, die auf Flanken eines Steuerimpulses im wesentlichen gleichzeitig mit dem Auftreten der entsprechenden Flanke anspricht.

Weiter Merkmale und Vorteile der Erfindung ergeben sich aus der nachfolgenden Beschreibung eines Ausführungsbeispiels der Erfindung anhand der Zeichnung, die erfindungswesentliche Einzelheiten zeigt, und aus den Ansprüchen.

Die einzelnen Merkmale können je einzeln für sich oder zu mehreren in beliebiger Kombination bei einer Ausführungsform der Erfindung verwirklicht sein.

Fig. 1 ist ein Ausführungsbeispiel einer Schaltung entsprechend der Erfindung und

Fig. 2 ist eine Darstellung von Wellenformen eines Eingangssignals und Ausgangssignals.

In Fig. 1 bilden ein FET 10 und ein FET 12 einen Spannungsteiler, wie weiter unten noch erläutert wird.

Das Drain des FET 10 ist mit einer positiven Spannung Vdd 17 verbunden. Das Gale des FET 10 ist mit einem Eingangsimpulsanschluß 16' verbunden und mit einer parasitären Kapazität 15. Das andere Ende der parasitären Kapazität 15 ist sowohl mit einem Verbindungspunkt N als auch mit dem Source des FET 10 verbunden.

Der Verbindungspunkt /V ist weiterhin verbunden mit dem Drain des FET 12, einem Ende einer parasitären Kapazität 14 und dem Gate eines FET 13. Das andere Ende des Kondensators 14, das Source des FET 13 und das Source des FET 12 sind alle mit Masse verbunden. Das Gate des FET 12 ist mit einem Anschluß 20 verbunden, dem eine Vorspannung Vco «!geführt wird.

Schließlich ist ein FET 11 zwischen das Drain des FET

13 und eine positive Versorgungsspannung Vod am Anschluß 18 eingeschaltet. Das Gate des FET 11 ist mit der Gleichstromversorgung Vcc verbunden. Das Ausgangssignal wird am Verbinidungspunkt des Source des FET 11 und des Drain des FET t3 erhalten. Die Kombination des FET H und des FET 13 bildet eine Inverterschaltung, die weiter unten ausführlich erläutert wird.

Es wird darauf hingewiesen, daß die Kondensatoren

14 und 15 Eigenkapaziiäten oder innere oder parasitäre Kapazitäten sind, die aufgrund der Natur der MOS-Geometrie existieren. Diese Kapazität ist in einem gewissen Ausmaß spannungsabhängig, welches Merkmal hier aus Gründen der Klarheit der Darstellung nicht weiter ausgeführt wird, und weil eine weitere Erläuterung zum völligen Verständnis der vorliegenden Erfindung nicht erforderlich ist. Es genügt zu sagen, daß beim Entwurf der MOS-FETs der vorliegenden Erfindung diese Kondensatoren so entworfen werden, daß sie bestimmte Werte haben. Bei der vorliegenden Erfindung ist die Kapazität 15 so konstruiert, daß sie wesentlich größer ist als der Kondensator 14, und bei einer bevorzugten Ausführungsform ist sie ungefähr dreimal größer als der Kondensator 14.

Voo repräsentiert eine positive Versorgungsspannung, etwa 15 Volt. Vcc; repräsentiert eine positive Versorgungsspannung von etwa 9 oder 10 VcIt. Es sollte beachtet werden, daß diese Anschlüsse aus Gründen der Klarheit der Darstellung entweder mit Vvo oder Vac, bezeichnet sind, aber diese Spannungswerte können variiert werden und können unter bestimmten Bedingungen auch vertauscht werden.

Wie oben bemerkt, arbeitet die Kombination dey FET 10 und des FET 12 als ein Spannungsteiler: Voo wird heruntergeteilt durch die Tätigkeit des FET 10 und FET 12 als Widerstandsteiler. Die Kombination des FET 11 und FET IJ arbeitet als Spannungsinverter; ein hohes Eingangssignal am Gate des FET 13 veranlaßt diesen zu leiten, wobei es ein niedriges Ausgangssignal am Anschluß 19 liefert. Bei dem bevorzugten Ausführungsbeispiel ist die Spannung, die erforderlich ist, um den FET 13 leitend zu halten, ungefähr +6 Volt, aber man kann die Schaltung auch so entwerfen, daß diese Spannungsschwelle einen anderen Wert hat.

Beim Betrieb wird eine Eingangsimpulswellenform wie in F i g. 2 gezeigt dem Anschluß 16 zugeführt; sie ist als Φ 2 bezeichnet. Nachdem dieser Impuls zugeführt worden ist, befindet sich der Verbindungspunkt N auf einem Spannungspotential, was ausreichend hoch ist, um den FET 13 leitend zu halten, und in diesem Fall bei mindestens 6 Volt. Diese Spannung von 6 Volt am Verbindungspunkt Nv/iii erhalten durch eine Teilung der Spannung von Vp/> Zu diesem Zeitpunkt, wie in Fig. 2 dargestellt, ist das Ausgangssignal niedrig. So wird für ein hohes Eingangssignal ein niedrige». Ausgangssignal erhalten, weil der FET 11 im leitenden Zustand ein nahe dem Massepoteniial liegendes

-, Potential an den Ausgang 19 legt.

Zu der Zeit, wo die fallende Flanke von Φ 2 des Spannungsimpulses auftritt, wurde der Kondensator 15 auf das Differenzial zwischen der Spannung am Verbindungspunki A/und derSpannung des zugeführten

κι Spannungsimpulses aufgeladen. Wir können für Zwecke der Erläuterung annehmen, daß dieser Impuls ungefähr 10 Volt beträgt. Wenn die Wellenform des Eingangsimpulses Φ 2 gerade fällt, kann sich die Spannung über dem Kondensator 15 (ungefähr 4 Volt) nicht momentan ändern, wie durch folgende Gleichung angegeben wird:

/ - c Idf/dM , dl

wobei /der Strom ist, c die Kapazität, und {dc/dij die

2(i Geschwindigkeit der Spannungsänd: ung. Diese Gleichung zeigt an, daß dann, wenn der Siron begrenzt lsi. die Änderung der Spannung mit Bezug auf die Zeit begrenzt sein muß. Daher kann die Spannung über dem Kondensator 15 sich nicht momentan ändern.

Als F.-gebnis wird dann, wenn die Spannung des Eingangsimpulses abfällt, ein guter Teil des Abfalles dieser Spannung durch den Kondensator 15 auf den Verbindungspunkt N übertragen, wobei er die Spannung am Verbindungspunkt /V rasch leduziert. Es ist

jo jedoch der Kondensator 14 mit dem Verbindimgspunkt N verbunden, und man erzwingt, daß sein Spannungswechsel so schnell ist wie der Spannungswechsel am Verbindungspunkt N, wenn der Eingangsimpuls abfällt. So wird eine schnellere Spannungsänderung über dem

j; Kondensator 14 benötigt als über dem Kondensator 15. und diese Bedingung wird erfüllt, weil der Kondensator 14 einen kleineren Wert in Übereinstimmung mit den Grundsätzen der vorliegenden Erfindung aufweis\ Man kann aus Gleichung (1) oben sehen, daß der Wert für (de/dt)um so größer sein kann, je kleiner Wert der von c ist, .vobei kein Anwachsen des Stromes erfolgt.

Mit anderen Worten tendiert die Spannung um Verbindungspunkt N dazu, der Spannung an dem Anschluß 16 zu folgen, weil der Kondensator 15 so

4-, entworfen oder konstruiert ist, daß er groß gegenüber dem Kondensator 14 ist. Entsprechend fällt die Spannung am Verbindungspunkt N mit fast der gleichen Geschwindigkeit wie die Spannung am Anschluß 16, die im wesentlichen gleichzeitig eine Umkehrung der

relativen Größen oder eine Änderung der relativen Werte zwischen der Spannung am Verbindungspunkt N und dem Schwellenwrrt-Erfordernis des FET 13 verursacht. So schaltet der FET (3 zu dieser Zeit ab, und die Ausgangsspannung, die in Fig.2 gezeigt ist. steigt im wesentlichen gleichzeitig mit der fallenden Flanke des Eingangsimpulses an.

Es ist bedeutsam, daß der MOS-Kondensator 15 größer gewählt wurde als der MOS-Kondensator 14. Mit Bezug auf Gleichung (1), die oben angegeben ist,

μ sieht man, üaß dann, wenn der Kondensator 14 im Wert vergleichbar mit dem Kondensator 15 gemacht würde, das im wesentlichen gleichzeitige Ergebnis oder Ausgangssignal nicht erhalten würde. Die resultierende Impulsantwort des Inverters würde nicht gleichzeitig

b<; vorliegen.

Die Erfindung kann in noch anderen speziellen Ausführungsformen verwirklicht sein, ohne vom Geist oder von den wesentlichen Charakteristika der Erfin-

tiling iilvuwcichcn. So wurde beispielsweise eine beispielhafte Ausführungsform der vorliegenden l.rfin dung in Verbindung mil einer nach negativen Werten /u gehenden Küekflanke eines Spannungsimptilses be sehlieben, die gleich/eilig ein Eingangssignal für das (iatc ties ITT 13 liefert. Aber es liegt im Hereieh tier vorliegenden l>findung, mit Vorderflanken und Kiickflanken von positiven und negativen Impulsen /u arbeiten, da beispielsweise die Vorderflanke eines negativen Spanniingsinipiilscs ebenfalls eine abfallende l'lankc ist; geeignelc Änderungen tier Polarität tier Versorgiingsspannung und tier Vorspannung, tlie ei iordcilicn sind, um eine Anpassung an andere Impulse vorzunehmen, sind somit ebenfalls innerhalb ties Bereichs der vorliegenden Erfindung. Weiterhin sei bemerkt, dall the .Symbole, die für die Ills 10, II. 12 und 13 verwendet sind, in tier Industrie verwendet werden: der Π;ί 13 ist abweichend von den anderen tiargestellt, um anzuzeigen, daß sein Widerstandswert niedriger ist, als der der anderen 1"IiTs.

Somit sind die vorliegeiitlcn Ausfiihrungsbeispielc in jeder Hinsicht lediglieh als lirläiitemng und nicht als Beschränkung zu sehen.

Die E'irfindung wird vorzugsweise bei Ausführungsformen verwendet, bei denen die ί·ΤΊ s 10, 12, II, 1.3 Bestandteile einer ein/igen integrierten Schaltung sind, l's ist aber auch möglich, die Ofintliing anzuwenden, wenn mindestens ein f'M als diskretes Bauelement ausgebildet ist. insbesondere wenn die If 'Ts 10 und 12 diskrete Bauelemente sind.

I lier/u I Blatt Zeichnungen

Claims (2)

1. Patentansprüche:

   1, Schnelle auf Impulsflanken ansprechende Schaltungsanordnung, die einen ersten Feldeffckttransistor aufweist, dessen Drain an einer Betriebsspannung liegt und dessen Source mit dem Drain eines zweiten Feldeffekttransistors an einem Verbindungspunkt verbunden ist, dessen Source an Masse liegt, wobei zwischen dem Drain des zweiten Feldeffekttransistors und Masse ein erster Kondensator und zwischen dem Gate und dem Source des ersten Feldeffekttransistors ein zweiter Kondensator eingeschaltet ist, und wobei dem Gate des ersten Feldeffekttransistors eine Steuerspannung zuführbar ist. dadurch gekennzeichnet, daß am Gate des zweiten Feldeffekttransistors (12) eine Vorspannung anliegt, daß der zweite Kondensator (15) wesentlich größer ist als der erste Kondensator (14), daß ein dritter (11) und ein vierter (13) Feldeffekttransistor vorgesehen sind, die wie der erste und zweite Feldeffekttransistor in Serie geschaltet und zwischen der Betriebsspannung und Masse eingeschaltet sind, daß dem Gate des dritten Feldeffekttransistors (11), dessen Drain an der Betriebsspannung liegt, eine Vorspannung zugeführt ist, daß das Gate des vierten Feldeffekttransistors (13) mit dem Verbindungspunkt (N) zwischen dem ersten und zweiten Feldeffekttransistor verbunden ist, und daß die Verbindung zwischen dem dritten und vierten Feldeffekttransistor den Schaltungsausgang der aus MOS-FeId^ffekttr-nsistoren aufgebauten Schaltungsanordnung bildet.
2. 2. Schaltungsanordnung nach Λ-^spruch I,dadurch gekennzeichnet, daß der zweite Kondensator (15) j5 etwa dreimal so groß ist wie der erste Kondensator (14).