DE2704094A1

DE2704094A1 - Logikschaltung

Info

Publication number: DE2704094A1
Application number: DE19772704094
Authority: DE
Inventors: Masayoshi Abe; Yuichi Teranishi
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1976-02-16
Filing date: 1977-02-01
Publication date: 1977-08-18
Also published as: JPS5299031A

Description

Logikschaltung
Die Erfindung bezieht sich auf eine Logikschaltung, insbesondere auf eine Schaltung zur Unterscheidung von drei Zuständen.
Im allgemeinen sind Digitalschaltungen so aufgebaut, daß sie entsprechend den logischen Kombinationen zweier Werte (hoher und niedriger Pegel) logische Operationen ausführen können.
Hierzu nuß jedes einem Eingang als externes Eingangssignal zuzuführendes Analogsignal mittels einer Eingangsschaltung in zwei Werte umgewandelt und mit seinem gleichmäßig definierten Eingangszustand verarbeitet werden. Das bedeutet, daß mit n-Eingängen nur " Pegel oder Zustände erzielt werden können.
Es ist aber leicht, an einem Eingang drei Zustände (Potential einer Spannungsquelle, Massepotential und Pegel in geöffnetem Zustand oder unbestimmter Pegel) darzustellen, wenn das externe Eingangs signal beispielsweise durch einen mechanischen Schalter erzeugt wird. Es wäre daher eine Eingangsschaltung wUnschenswert, mit der diese drei Zustände in ein logisches System eingeführt werden können. Mit anderen Worten, dies würde bedeuten, daß mit n-Eingängen 3Pegel erzeugt werden könnten. Die Anwendung einer solchen Schaltung bei integrierten Halbleiterschaltungen würde eine vorteilhafte Verminderung der Stiftzahl und eine Erhöhung der Integrationsdichte bedeuten.
Der Erfindung liegt die Aufgabe zugrunde, eine Schaltung anzugeben, die diese Erfordernisse erfüllt, das heißt eine Schaltung zur Unterscheidung dreier unterschiedlicher äußerer Zustände an einem Eingang.
Die erfindungsgemäße Logik- oder Eingangs schaltung zur Unterscheidung dreier Zustände enthält einen externen Eingang, dem selektiv ein erstes, ein zweites und ein drittes Bezugspotential zugeführt wird, das zwischen dem ersten und zweiten Bezugspotential liegt, eine erste und eine zweite mit dem äußeren Eingang verbundene Schaltung zur Erzeugung dreier unterschiedlicher Kombinationen ihrer binären Ausgangssignale entsprechend dem Anlegen des ersten, zweiten bzw. dritten Bezugspotentials, und eine dritte Schaltung, der die Ausgangssignale der ersten und zweiten Schaltung zugeführt werden, zur Erzeugung eines Ausgangssignals, das selektiv drei unterschiedliche, dem Anlegen des ersten, zweiten bzw. dritten Bezugspotentials an den Ausgang entsprechende Zustände erzeugt. Bei diesem Aufbau können mit einem äußeren Eingang drei unterschiedliche Zustände unterschieden oder festgestellt werden.
Die dritte Schaltung kann drei binäre Ausgangssignale erzeugen, die jeweils die drei unterschiedlichen Zustände anzeigen, oder ein Ausgangsimpulssignal, dessen Impulsdauer jeweils selektiv entsprechend den drei Zuständen geändert wird. In jedem Fall kann die dritte Schaltung mit einer Leuchtanzeigeeinrichtung zur Steuerung der Intensität der Helligkeit der Leuchtanzeigeeinrichtung entsprechend drei unterschiedlichen Helligkeitspegeln der Umgebung verbunden sein (z.B. für den Fall, daß die Umgebung tagsüber hell, während der Dämmerung halbdunkel und nachts dunkel ist).
Anhand der in der Zeichnung dargestellten Ausführungsbeispiele wird die Erfindung näher erläutert. Es zeigen: Fig. 1 das Schaltbild eines Ausführungsbeispiels der erfindungsgemäßen Logikschaltung zur Unterscheidung dreier Zustände; Fig. 2 das Schaltbild eines Ausführungsbeispiels einer Logikschaltung, der zur Erzeugung dreier binärer Ausgangssignale von der Schaltung der Fig. 1 zwei binäre Ausgangssignale zugeführt werden; Fig. 3 das Schaltbild eines Ausführungsbeispiels, bei dem die Ausgangssignale der Schaltung der Fig. 1 zur Steuerung der Intensität der Helligkeit einer Leuchtanzeigeeinrichtung verwendet werden; Fig. 4 ein Ausführungsbeispiel der logischen Kombinationsschaltung der Fig. 3; Fig. 5 ein Ausführungsbeispiel eines Flip-Flops der Fig.
3; Fig. 6 ein Zeitablaufdiagramm zur Erläuterung der Arbeitsweise der Schaltung der Fig. 3; Fig. 7 das Schaltbild eines Ausführungsbeispiels, bei dem die Ausgangssignale der IJogikschaltung der Fig. 2 zur Steuerung der Intensität der Helligkeit einer Ieuchtanzeigeeinrichtung verwendet werden; und Fig. 8 ein Zeitablaufdiagramm zur Er]äuterung der Arbeitsweise der Schaltung der Fig. 7.
Fig. 1 zeigt ein Ausführungsbeispiel der erfindungsgemäßen Sc13tung zur Unterscleädung dreier Zustände, bei dem Isolierschicht-Feldeffekttransistoren (im folgenden als FET bezeichnet) M1 und M2 miteinander in Reihe geschaltet sind; deren Gates wird ein Spannungsquellenpotential -VDD zugeführt. Die beiden FETs M1 und M2 bilden so einen Spannungsteiler 1. Weiter sind zwei FETs M3 und M4 miteinander in Reihe geschaltet; das Gate des zwischen die Source des FET M3 und Masse geschalteten Belastungs-FET M4 ist an seine Source angeschlossen. Auf diese Weise entsteht eine Transistorschaltung 2 mit gemeinsamer Drain, deren Eingang (Gate FET M3) an einen Ausgang OP des Spannungsteilers 1 angeschlossen ist. Ein Belastungs-FET M5 und ein Treiber-FET M6, die miteinander in Reihe geschaltet sind, wobei Cate und Source des Belastungs-FET M5 miteinander verbunden sind, bilden eine erste Umkehrstufe 3, deren Eingang (Gate des Treiber-FET M6) an einen Ausgang der Transistorschaltung 2 mit gemeinsamer Drain angeschlossen ist. Ein Belastungs-FET M7 und ein Treiber-FET M8, die miteinander in Reihe geschaltet sind, wobei Gate und Source des Belastungs-FET N7 miteinander verbunden sind, bilden eine zweite Umkehrstufe 4, deren Eingang (Gate des Treiber-FET M8) mit dem Ausgang OP des Spannungsteilers 1 verbunden ist. Ein mit gestrichelten Linien dargestellter Block 5 bildet eine externe Eingangs-SchaltunZseinrichtung mit einem mechanischen Schalter SW; diese Scilaltungseinrichtung erzeugt en Spannungsquellenpotential -VDD, ein Potential OFFEN und Massepotential GND, wenn der bewegliche Kontakt MC des mechanischen Schalters SW die Klemmen S1, S2 bzw.
S3 berührt. Der Ausgang oder Festkontakt FC des mechanischen Schalters SW ist über einen externen Eingang IN an den Ausgang OP des Spannungsteilers 1 angeschlossen. Sämtliche FETs haben p-Kanäle; bei den FETs M1, M2, M3, M6 und M7 handlet es sich um Anreicherungs- und bei den FETs M4, M5 und M7 um Verarmungs-FETs.
Die Schaltung der Fig. 1 erzeugt am Ausgang der zweiten Umkehrstufe 4 eine Ausgangssignal A und am Ausgang der erster Umkehrstufe , ein Ausgangssignal B.
Im folgenden wird die Arbeitsweise der erfindungsgemäß aufgebauten Schaltung zur Unterscheidung dreier Zustände beschrieben.
I. Der externe Eingang IN liegt auf dem Spannungsquellenpotential -VDD Das externe Eingangspotential VDD wird über den Ausgang OP des Spannungsteilers 1 dem Treiber-FET M8 der zweiten Umkehrstufe 4 zugeführt. Hierdurch wird der FET M8 eingeschaltet und am Ausgang A Massepotential GND abgegeben.
Das externe Eingangspotential -VDD wird weiter dem Treiber-FET M3 der Transistorschaltung 2 mit gemeinsamer Drain zugeführt, so daß der FET M3 eingeschaltet wird. Am Ausgang der Schaltung 2 wird eine Spannung erzeugt, deren Höhe uln die Schwellenspannung des Treiber-fET N3 und das Impedanzverhältnis der Sourceseite des Treiber-FET M3 zur Impedanz des Belastungs-FET M4 verschoben ist.
Die Transistorschaltung 2 mit gemeinsamer Drain wirkt somit als Potentialverschiebungsschaltung. Der Treiber-FET wird eingeschaltet, und es wird am Ausgang B Massepotential GND erzeugt, wenn das Impedanzverhältnis der FETs der Transistorschaltung 2 mit gemeinsamer Drain so gewählt wird, daß die verschobene Spannung die Schwellenspannung (beispielsweise -2 V) des Treiber-FET M6 in der ersten Umkehrstufe 3 übersteigt.
II. Der externe Eingang IN liegt auf dem Potential OFFEN In diesem Fall spielt der Spannungsteiler 1 eine wesentliche Rolle. Mit anderen Worten, wenn der Schaltung keine äußere Spannung zugeführt wird, liegt der Ausgang OP des Spannungsteilers 1 auf einem Potential, das durch das Spannungsquellenpotential -VDD und das Verhaltnis der Impedanz des FET M1 zu der des FET M2 bestimmt wird. Es sei angenommen, daß das Impedanzverhältnis so bestimmt ist, daß die geteilte Ausgangsspannung des Spannungsteilers 1 beispielsweise -3 V beträgt. Unter dieser Bedingung wird der Treiber-FET M8 der zweiten Umkehrstufe 4, der die geteilte Ausgangsspannung von -3 V zugeführt wird, eingeschaltet, weil die Schwellenspannung -2 V beträgt (der Ausgang A liegt zu dieser Zeit auf Massepegel GND). Andererseits beträgt die Ausgangsspannung der Transistorschaltung 2 mit gemeinsamer Drain etwa -1 V, weil die demGate des FET M3 zugeführte Ausgangsspannung (-3 V) des Spannungsteilers 1 um die Spannung mit verschobenem Pegel abgesenkt wird, deren Wert durch die Schwellenspannung (-2 V) des FET M3 und das Verhältnis der Impedanz des FET M3 zu der des FET M4 bestimmt wird. Der FET der ersten Umkehrstufe 3, dem die Ausgangsspannung -1 V zugeführt wird, wird ausgeschaltet, so daß die Umkehrstufe 3 an ihr ein Ausgang B das Spannungsquellenpotential VDD erzeugt.
III. Der externe Eingang IN liegt auf Massepotential GND Das externe Eingangspotential GND wird über den Ausgang OP des Spannungsteilers 1 dem Treiber-FET M8 der zweiten Umkehrstufe zugeführt, so daß der FET M8 ausgeschaltet und am Ausgang A der Umkehrstufe 4 das Spannungsquellenpotential VDD abgegeben wird. Das externe, auf 1Xassepotential (;ND liegende Eingangssignal wird weiter dem Treiber-FET 143 der Transistorschaltung 2 mit gemeinsamer Drain zugeführt. Ilierdurch wird der FET M3 ausgeschaltet, so daß die Transistorschaltung 2 mit gemeinsamer Drain an ihrem Ausgang Massepotential GND abgibt. Dieses 1#1assepotential wird dem Treiber-FE'T 116 der ersten Umkehrstufe 3 zugeführt, so daP dieser ausgeschaltet wird und die Umkehrstufe 3 an ihrem Ausgang B das Spannungsquellepotential -VDD abgibt.
]be obigen Beziehungen sind in der folgenden Tabelle I zusammengestellt. In der Tabelle I ist der Spannungsquellenpegel -VDD durch 1 und der Massepegel GND mit ttOX bezeichnet.
Tabelle 1

ausgang

A A B

Eingang

-VDD (S1) O 0

OFFEN (S2) O 1

GND (s3) 1 1

Eine Kombination der Ausgangssignale A,B mittels einer Logikschaltung erlaubt die Erzeugung dreier unterschiedlicher Kombinationen von drei binären Ausgangssignalen entsprechend den drei Zuständen des externen Eingangssignals.
Dies ermöglicht die Erzeugung von 3n-Ausgangssignalen bei n-Eingangssignalen. Beim Aufbau einer integrierten Schaltung wird daher durch die erfindungsgemäße Schaltung im Vergleich mit der bekannten Schaltung, bei der für n-Eingangssignale 2n-Ausgangssignale erzeugt werden, die Anzahl der Stifte vermindert und die Integrationsdichte erhöht.
Die erwähnten logischen Kombinationen werden beispielsweise durch die in Fig. 2 gezeigte Logikschaltung ermöglicht. Die Logikschaltung enthält ein NAND-Gatter L1, dem zwei Eingangssignale (d.h. das Ausgangssignal A der zweiten Umkehrstufe 4 und das Ausgangs signal B der ersten Umkehrstufe 3 der obigen Schaltung)zugeführt werden, und ein exklusives ODER-Gatter L2, dem die beiden Ausgangssignale A und B zugeführt werden. Weiter ist ein NOR-Gatter L4 vorgesehen, dem zwei Eingangssignale zugeführt werden, nämlich das Ausgangssignal des exklusiven ODER-Gatters L2 und, über eine Umkehrstufe L3, das invertierte Ausgangssignal des NAND-Gatters L1. Werden drei Ausgangssignale vom Ausgang C des exklusiven ODER-Gatters L2, vom Ausgang D des NOR-Gatters L4 und vom Ausgang E der Umkehrstufe L3 gewählt, so können entsprechend den drei äußeren Eingangspotentialen (-VDD, OFFEN und GND) drei Ausgangssignale C, D und E gemäß Tabelle II erzeugt werden. Das NAND-Gatter L1 und die Umkehr stufe L3 können durch ein UND-Gatter ersetzt werden.
T a b e 1 1 e II

Ausgang C D E

Eingang (A <

-VDD (0, 0) 0 | 1 0

OFFEN (O, 1) 1 O O

GND (1, 1) O O ~

Die Erfindung kann zur Änderung der Intensitätshelligkeit von Leuchtanzeigeelementen, beispielsweise von Digitaluhren oder dergleichen, entsprechend unterschiedlichen Zuständen der Helligkeit der Umgebung verwendet werden, um die numerische Anzeige möglichst gut lesbar zu machen (z.
B. mit drei Zuständen der Helligkeit der Umgebung tagsüber, in der Dämmerung und bei Nacht). Eine derartige Anwendung der Erfindung wird im folgenden anhand der Fig. 3 bis 6 für den Fall beschrieben, daß die Ausgangssignale A und B der Schaltung der Fig. 1 und, anhand der Fig. 7 und 8, für den Fall, daß die Ausgangssignale C, D und E der Schaltung der Fig. 2 verwendet werden.
Fig. 3 zeigt das schematische Schaltbild einer Leuchtanzeigeeinrichtung für Digitaluhren oder dergleichen mit vier Stellen (Zehner- und Einerstelle für die Stundenanzeige und Zehner- und Einerstelle für die Minutenanzeige).
Gemäß Fig. 3 sind die Gitter K von numerischen Anzeigeröhren N1 bis N4 (z.B. fluoreszente Anzeigeröhren), die die Leuchtelemente bilden, über Umkehrstufen, die jeweils Schalttransistoren MD1 bis M und Widerstände RD1 bis RD4 enthalten, an das Anzeigepotential 'DISPLAY (im folgenden -VD) angeschlossen. Die Anzeigeröhren N1 bis N4 weisen je einen Heizfaden H und Anoden P1 bis Pn auf; die der gleichen Ziffer entsprechenden Anoden sind gemeinsam mit Umkehrstufen verbunden, die jeweils Schalttransistoren MG1 bis MGn und Widerstände RG1 bis RGn enthalten.
Es sei angenommen, daß in dem gezeigten Beispiel die Schalttransistoren sämtlich aus p-Kanal-Anreicherungs-FETs bestehen. Der Schalttransistor MD1 empfängt ein Stellen-Wählsignal zur Wahl der Zehnerstundenstelle, ein (nicht gezeigter) Schalttransistor MD2 ein Stellen-Wählsignal zur Wahl der Einerstundenstelle, ein (nicht gezeigter) Schalttransistor MD3 empfängt ein Stellen-Wählsignal zur Wahl der Zehnerminutenstelle und ein Schalttransistor MD4 empfängt ein Stellen-Wählsignal zur Wahl der Einerminutenstelle. Den Schalttransistoren MG1 bis MGn werden Anoden-Wählsignale G1 bis Gn zugeführt. Die Leuchtanzeigeeinrichtung ist so aufgebaut, daß sie unter Zeitteilung gespeist wird, wobei bei einer bestimmten Ansteuerung nur die Ziffer an der ersten Stelle, bei der nächsten Ansteuerung nur die Ziffer an der zweiten Stelle usw. angezeigt wird, so daß bei jeder Ansteuerung nur eine Ziffernstelle der Anzeigeeinrichtung gespeist wird. In ähnlicher Weise wird nach der letzten Stelle wieder die erste Stelle angezeigt bzw. betätigt. Diese Betätigungen werden so schnell wiederholt, daß die Ziffernanzeige dem menschlichen Auge wegen des Nachbildes als ununterbrochen erscheint.
An den Gate-Seiten der Schalttransistoren MD1 bis MD4 denen das Ziffernwählsignal zugeführt werden muß, sind jeweils RS-Flip-Flops FF1 bis FF4 mit Rücksetz-Vorrang (das Rücksetzsignal hat Vorrang, wenn es auf ein Setzsignal trifft) vorgesehen, deren Klemmen S1 bis S4 auf der Setzseite Bezugssignale T1 bis T4 empfangen, die je einen Impuls mit vier Bits enthalten, die von nicht gezeigten Zählerschaltungen erzeugt werden und zeitlich verzögert ist (s. die noch zu beschreibende Fig. 6). Die Bezugssignale T1 bis T4 bilden ein Eingangssignal durch die Transfer-Gatter-FETs MTl bis MT4, das synchron ist mit einem Setzimpuls für die Flip-Flops FF1 bis FF4. Die Ausgänge Q1 bis Q4 der Flip-Flops FF1 bis FF4 sind jeweils an einen Schalttransistor MD bis MD4 angeschlossen. Die Rücksetzklemmen R1 bis R4 empfangen drei Steuerimpulse, die aufeinanderfolgend in vorbestimmten Intervallen innerhalb der Bezugssignale derart einlaufen, daß sie einander nicht überlappen. Diese Steuerimpulse werden durch in der Zählerschaltung benutzte Bit-Impulse realisiert, wobei der zuerst einlaufende Bit-Impuls mit 1 , der nächste Bit-Impuls mit 2 und der folgende Bit-Impuls mit #3 bezeichnet ist. Der Rücksetzeingang empfängt jeden Steuerimpuls, der bestimmt ist durch die Kombination der externen Eingänge A und B entsprechend der Helligkeit der Umgebung, in der die Leuchtanzeigeeinrichtung verwendet wird. Es sei erwähnt, daß die Bezugssignale T1 bis T4 mit Hilfe eines Löschsignals gelöscht werden können, um ein Flimmern der Anzeige zu vermeiden.
Die von der erfindungsgemäßen Schaltung der Fig. 1 erzeugten externen Eingangssignale A und B werden in Form von Kombinationen zweier Binärsignale gemäß Tabelle III entsprechend drei Helligkeitspegeln oder -werten der Umgebung erzeugt, beispielsweise tagsüber, bei Dämmerung und bei Nacht, in der die Anzeigeeinrichtung verwendet wird. In Tabelle III sind mit "1" das Spannungsquellenpotential -VDD und mit "O" das Massepotential GND bezeichnet; die Ausgangssignale X, Y und Z zeigen ein Ausgangssignal (Q1 des Flip-Flops FF1), das entsprechend seinen Eingangssignalen erzeugt wird.
T a b e l l e III

SW A B | Q1

s

Tag S1 ° O O X

Dämmerung S2 O 1 | Y

Nacht 53 1 1

Fig. 4 zeigt eine logische Kombinationsschaltung LB, die die beiden so definierten Binärsignale A und B und die als Rücksetzsignal dienenden Taktimpulse 1 bis γ3 kombiniert. Gemäß Fig. 4 enthält die logische Kombinationsschaltung LB ein UND-Gatter L6 mit zwei Eingängen (Eingangssignal A und Taktsignal #1), ein UND-Gatter L7 mit zwei Eingängen (Eingangssignal B und Taktsignal 2 und ein ODER-Gatter L5 mit drei Eingängen (Ausgangssignale der UND-Gatter L6 und L7 und Taktimpuls 3). Das Ausgangssignal der logischen Kombinationsschaltung LB wird als Rücksetzsignal verwendet und den Rücksetzeingängen R1 bis R4 der Flip-Flops FF1 bis FF4 gemeinsam zugeführt.
Fig. 5 zeigt das Schaltbild eines Ausführungsbeispiels des Flip-Flops FF1, das zwei NOR-Gatter L8 und L9 enthält. Dem Eingang S1 auf der Setzseite des Flip-Flops wird über einen Ubertragungsgatter-FET MT1, der vom Taktimpuls O gesteuert wird, das Bezugssignal T1 zugeführt. Der Eingang R1 auf der Rücksetzseite ist mit dem Ausgang der logischen Kombinationsschaltung LB verbunden. Am Ausgang auf der Rücksetzseite des Flip-Flops wird ein Ausgangssignal Q1 erzeugt.
Im folgenden wird die Arbeitsweise der Schaltung der Fig. 3 anhand des Zeitablaufplanes der Fig. 6 beschrieben. Der Einfachheit halber erfolgt die Beschreibung nur im Zusammenhang mit dem Flip-Flop FF1.
Gemäß Fig. 6 sind für eine helle Umgebung, beispielsweise bei Tag, die Eingangssignale A, B (O, O"),und das Ausgangssignal der logischen Kombinationsschaltung LB in Fig. 4 ist 3. Dieses bildet das Rücksetzsignal für das Flip-Flop FF1 zum Tasten des Bezugssignals T1 und erzeugt das unter I der Fig. 6 gezeigte Ausgangssignal X.
Dieses Ausgangs signal wird als Signal Q1 dem FET MD1 zum Anlegen des Stellenwählsignals zugeführt, so daß die Anzeigeröhre in den hellsten Zustand gebracht wird. Für mittlere Helligkeit der Umgebung, beispielsweise bei Dämmerung, sind die Eingangssignale A, B ("0", "ln),und am Ausgang der logischen Kombinationsschaltung LB wird der Taktimpuls 2 erzeugt. Hierdurch wird das Flip-Flop FF1 rückgesetzt und das Bezugssignal T1 getastet und das unter II der Fig. 6 gezeigte Ausgangssignal Y erzeugt, das die Anzeigeröhre auf mittlere Helligkeit bringt. Ebenso werden bei dunkler Umgebung, beispielsweise nachts, die Eingangssignale A, B ("1", "1"). Am Ausgang der logischen Kombinationsschaltung LB wird der Taktimpuls 1 erzeugt. Das Flip-Flop FF1 erzeugt an seinem Ausgang das unter III der Fig. 6 gezeigte Signal Z, durch das die Anzeigeröhre auf eine verhältnismäßig dunkle Anzeige geschaltet wird.
Durch die Erfindung wird also eine Schaltung zur Einstellung der Helligkeit der Anzeigeröhre entsprechend der Helligkeit der Umgebung bereitgestellt, so daß die Ziffern stets gut lesbar sind.
Fig. 7 zeigt ein Schaltbild eines Ausführungsbeispiels, bei dem die Ausgangssignale C, D und E der Schaltung der Fig. 2 zur Steuerung der Intensität der Helligkeit einer Leuchtanzeigeeinrichtung verwendet werden. In Fig. 3 und 7 sind gleiche Bauteile mit gleichen Bezugszeichen bezeichnet. Die den Schalttransistoren MD1 bis MD4 folgende Stufe ist weggelassen, da sie ebenso wie bei Fig. aufgebaut ist.
Die Schaltung der Fig. 7 enthält ein NOR-Gatter L10, verzögerte Flip-Flops FF11 und FF12, ODER-Gatter L11 und L14 sowie UND-Gatter L12, L13, L15 bis L18. Einer Klemme cp werden von einer geeigneten Einrichtung Taktimpulse gemäß Fig. 8 zugeführt. Das NOR-Gatter L10 und die verzögerten Flip-Flops FF11 und FF12 dienen'als Drei-Bit-Zähler, so daß die Flips-Flops FF11 und FF12 Ausgangssignale F1 und F2 gemäß Fig. 8 erzeugen. Die Ausgangssignale F1 und F2 der Flip-Flops FF11 und FF12 und die Ausgangssignale C, D und E der Logikschaltung der Fig.
2 werden durch die Gatter L11 bis L14 derart verarbeitet, daß das UND-Gatter L15 an seinem Ausgang F Impulssignale Fx, Fy und FZ (Fig. 8) entsprechend der Kombination der Eingangssignale C, D und E erzeugt. Die Beziehung zwischen diesen Signalen für die drei Zustände Tag, DEmmerung und Nacht ist in Tabelle IV gezeigt.
T a b e 1 1 e IV

1

SW so C D E F

1

Tag s3 O 0 1 Fz

Dämmerung S2 1 0 O Fy

Nacht S1 O 1 ° FX

Die Erfindung ist nicht auf die beschriebenen Ausführungsbeispiele beschränkt; vielmehr sind innerhalb des Rahmens der Erfindung vielerlei Abwandlungen möglich.
Statt zwei FETs kann beispielsweise der Spannungsteiler 1 mehr als drei FETs enthalten. Anstelle der FETs können Widerstände, Dioden oder dergleichen verwendet werden. Auch ist der Spannungsteiler 1 in der Unterscheidungsschaltung der Fig. 1 nicht unbedingt notwendig. Der'Spannungsteiler 1 stellt nämlich eine Einrichtung zur Erzeugung eines Potentialpegels zwischen dem Potential der Spannungsquelle und Massepotential dar und kann in der Seite der externen Eingangsschaltung vorgesehen werden, indem der Ausgang des Spannungsteilers mit dem Anschluß S2 des Schalters SW verbunden wird. Weiter können die Belastungs-FETs M4, M5 und M7 aus Anreicherungs-FETs bestehen, deren Gate wie das der FETs M1 und M2 in Fig. 1 mit dem Spannungsquellenpotential -VDD verbunden ist. Die genannten Belastungs-FETs können auch durch Widerstände ersetzt werden.
Auch können die FETs aus n-Kanal-FETs bestehen und eine positive Spannungsquelle vorgesehen sein. Statt des als Beispiel für die externe Eingabeeinrichtung gewählten Schalters SW kann eine beliebige geeignete Eingabeeinrichtung verwendet werden, mit der zwei Bezugspotentiale wie das Spannungsquellenpotential und Massepotential oder drei Potentiale erzeugt werden können, die zusätzlich ein Zwischen-Bezugspotential umfassen.
In Fig. 2 kann eine beliebige andere Kombination für die Kombination der logischen Schaltung zur Erzeugung der drei binären Ausgangssignale verwendet werden.
Statt bei den Anwendungsbeispielen der Fig. 3 und 7 kann die erfindungsgemäße Schaltung auch auf anderen Gebieten eingesetzt werden.
Die erfindungsgemäße Schaltung ist in weitem Maße als Schaltung zur Unterscheidung von drei Zuständen anwendbar.

Claims

P a t e n t a n s p r ü c h e 1 Logikschaltung zur Unterscheidung von drei Zuständen, g e k e n n z e i c h n e t durch einen äußeren Anschluß (IN), dem selektiv ein erstes Bezugspotential (-VDD), ein zweites Bezugspotential (GND) und ein drittes Bezugspotential (OFFEN) zugeführt werden, das zwischen dem ersten und zweiten Bezugspotential liegt, durch eine erste Schaltung, deren Eingang an den äußeren Anschluß (IN) angeschlossen ist und an deren Ausgang ein binäres Ausgangssignal mit einem ersten und zweiten Potential erzeugt wird, das auf dem ersten Potential liegt, wenn das erste und dritte Bezugspotential dem äußeren Anschluß zugeführt werden, und auf dem zweiten Potential liegt, wenn das zweite Bezugspotential dem äußeren Anschluß zugeführt wird, durch eine zweite Schaltung (4), deren Eingang mit dem äußeren Anschluß verbunden ist und an deren Ausgang ein Binärsignal mit einem ersten und einem zweiten Potential erzeugt wird, das auf dem ersten Potential liegt, wenn dem äußeren Anschluß das erste Bezugspotential zugeführt wird, und auf dem zweiten Potential, wenn dem äußeren Anschluß das zweite und das dritte Bezugspotential zugeführt werden, und durch eine dritte Schaltung (L2, L1, L4), die an die Ausgänge der ersten und zweiten Schaltung angeschlossen ist und die binären Ausgangssignale der ersten und zweiten Schaltung empfängt und ein Ausgangssignal erzeugt, das selektiv drei unterschiedliche Zustände entsprechend dem Anlegen des ersten, zweiten bzw. dritten Bezugspotentials an den äußeren Anschluß anzeigt.
2. Logikschaltung nach Anspruch 1, dadurch g e k e n nz e i c h n e t, daß die erste Schaltung eine Pegelverschiebungsschaltung (2), deren Eingang an den äußeren Anschluß (IN) angeschlossen ist, und eine Umkehrstufe (3) enthält, deren Eingang an den Ausgang der Pegelverschiebungsschaltung angeschlossen ist, und daß die zweite Schaltung eine Umkehrstufe (4) enthält.
3. Logikschaltung nach Anspruch 1, g e k e n n z e i c hn e t durch einen Spannungsteiler (1) zur Teilung des Spannungsquellenpotentials (-VDD) zur Erzeugung der geteilten Spannung an ihrem mit dem externen Ausgang (IN) verbundenen Ausgang (OP), wobei der Spannungsteiler den äußeren Anschluß auf das dritte Bezugspotential vorspannt, wenn das erste und zweite Bezugspotential nicht dem äußeren Anschluß zugeführt werden.
4. Logikschaltung nach Anspruch 1, dadurch g e k e n nz e i c h n e t, daß die dritte Schaltung (L2, L1, L4) ein erstes binäres Ausgangssignal erzeugt, das auf dem ersten Potentialpegel liegt, wenn dem äußeren Anschluß (IN) das erste und das zweite Bezugspotential zugeführt werden, und auf dem zweiten Potentialpegel, wenn dem äußeren Anschluß das dritte Bezugspotential zugeführt wird, weiter ein zweites binäres Ausgangssignal erzeugt, das auf dem ersten Potentialpegel liegt, wenn dem äußeren Anschluß das erste und dritte Bezugspotential zugeführt wird, und auf dem zweiten Potentialpegel, wenn dem äußeren Anschluß das zweite Bezugspotential zugeführt wird, und ein drittes binäres Ausgangssignal erzeugt, das auf dem ersten Potentialpegel liegt, wenn dem äußeren Anschluß (IN) das erste Bezugspotential zugeführt wird, und auf dem zweiten Potentialpegel, wenn dem äußeren Anschluß das zweite und dritte Bezugspotential zugeführt werden.
5. Logikschaltung nach Anspruch 4, dadurch g e k e n nz e i c h n e t, daß die dritte Schaltung eine erste logische Schaltung (L2), der die binären Ausgangssignale der ersten (2, 3) und der zweiten Schaltung (4) zur Erzeugung eines Ausgangssignals zugeführt werden, das eine exklusive ODER-Kombination darstellt, wobei das Ausgangssignal das erste binäre Ausgangssignal bildet, eine zweite logische Schaltung (L1), der die binären Ausgangssignale der ersten und zweiten Schaltung zur Erzeugung eines Ausgangssignals zugeführt werden, das eine UND-Kombination derselben darstellt, wobei das Ausgangssignal das zweite binäre Ausgangs signal darstellt, und eine dritte Logikschaltung (L4) enthält, der die Ausgangssignale der ersten und zweiten logischen Schaltung zur Erzeugung eines Ausgangssignals zugeführt werden, das eine NOR-Kombination derselben darstellt und das dritte binäre Ausgangssignal bildet.
6. Logikschaltung nach Anspruch 5, dadurch g e k e n nz e i c h n e t, daß die dritte Schaltung (L2, L1, L4) mit einer Treiberschaltung zum Treiben einer Leuchtanzeigeeinrichtung verbunden ist, wobei die Treiberschaltung das erste, zweite und dritte binäre Ausgangssignal von der dritten Schaltung zur Erzeugung eines Anzeige-Treibeimpulssignals empfängt, dessen Impulsdauer selektiv entsprechend dem Anlegen des ersten, zweiten und dritten Bezugspotentials an den äußeren Anschluß (IN) geändert wird, so daß die Intensität der Helligkeit der lumineszenten Anzeigeeinrichtung entsprechend drei unterschiedlichen Pegeln der Helligkeit der Umgebung gesteuert wird.
7. Logikschaltung nach Anspruch 1, dadurch g e k e n nz e i c h n e t, daß die dritte Schaltung 62 L1, L4) ein Ausgangsimpulssignal erzeugt, dessen Impulsdauer selektiv entsprechend dem Anlegen des ersten, zweiten und dritten Bezugspotentials an den äußeren Anschluß (IN) geändert wird.
8. Logikschaltung nach Anspruch 7, dadurch g e k e n nz e i c h n e t, daß die dritte Schaltung (L2, L1, L4) an eine Leuchtanzeigeeinrichtung angeschlossen ist und das Ausgangsimpuissignal der dritten Schaltung die Intensität der Helligkeit der Leuchtanzeigeeinrichtung entsprechend drei unterschiedlichen Stärken der Helligkeit der Umgebung steuert.