DE2649091A1 - Verfahren zum abscheiden von leitenden schichten auf substraten - Google Patents
Verfahren zum abscheiden von leitenden schichten auf substratenInfo
- Publication number
- DE2649091A1 DE2649091A1 DE19762649091 DE2649091A DE2649091A1 DE 2649091 A1 DE2649091 A1 DE 2649091A1 DE 19762649091 DE19762649091 DE 19762649091 DE 2649091 A DE2649091 A DE 2649091A DE 2649091 A1 DE2649091 A1 DE 2649091A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- gold
- metal
- layers
- chromium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Physical Vapour Deposition (AREA)
- Manufacturing Of Printed Wiring (AREA)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US62742075A | 1975-10-30 | 1975-10-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE2649091A1 true DE2649091A1 (de) | 1977-05-12 |
Family
ID=24514575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19762649091 Pending DE2649091A1 (de) | 1975-10-30 | 1976-10-28 | Verfahren zum abscheiden von leitenden schichten auf substraten |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JPS5257972A (enExample) |
| CA (1) | CA1058330A (enExample) |
| DE (1) | DE2649091A1 (enExample) |
| FR (1) | FR2330245A1 (enExample) |
| GB (1) | GB1539272A (enExample) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0074605B1 (en) * | 1981-09-11 | 1990-08-29 | Kabushiki Kaisha Toshiba | Method for manufacturing multilayer circuit substrate |
| JPS59167096A (ja) * | 1983-03-11 | 1984-09-20 | 日本電気株式会社 | 回路基板 |
| JPH0732158B2 (ja) * | 1988-04-08 | 1995-04-10 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | 電子部品のための多層金属構造 |
-
1976
- 1976-08-23 GB GB34967/76A patent/GB1539272A/en not_active Expired
- 1976-08-24 CA CA259,725A patent/CA1058330A/en not_active Expired
- 1976-10-28 DE DE19762649091 patent/DE2649091A1/de active Pending
- 1976-10-29 JP JP51131173A patent/JPS5257972A/ja active Pending
- 1976-10-29 FR FR7632825A patent/FR2330245A1/fr active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| FR2330245A1 (fr) | 1977-05-27 |
| CA1058330A (en) | 1979-07-10 |
| FR2330245B3 (enExample) | 1979-07-13 |
| JPS5257972A (en) | 1977-05-12 |
| GB1539272A (en) | 1979-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2440481C3 (de) | Verfahren zum Herstellen von Dünnschicht-Leiterzügen auf einem elektrisch isolierenden Träger | |
| EP0280089B1 (de) | Verfahren zum Herstellen einer als Kontakt- und Barriereschicht wirkenden Titan/Titannitrid-Doppelschicht in höchstintegrierten Schaltungen | |
| DE4200809C2 (de) | Verfahren zur Bildung einer metallischen Verdrahtungsschicht in einem Halbleiterbauelement | |
| DE69522514T2 (de) | Halbleiteranordnung und Herstellungsverfahren | |
| DE4414729C2 (de) | Werkstoff für die Herstellung eines Leiterrahmens und Leierrahmen für Halbleiterbauelemente | |
| EP0002703B1 (de) | Verfahren zum Herstellen von dünnen metallisch leitenden Streifen auf Halbleitersubstraten und damit hergestellte metallisch leitende Streifen | |
| DE2647566A1 (de) | Leiterstreifenstruktur, ihre verwendung und herstellung | |
| EP0024572B1 (de) | Elektrisch leitender Kontakt- oder Metallisierungsaufbau für Halbleitersubstrate | |
| DE69832226T2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung mit Aluminium-Kontakten oder -vias | |
| DE19747756A1 (de) | Klemmenmaterial und Anschlußklemme | |
| DE3882398T2 (de) | Kontakt auf Galliumarsenid und dessen Herstellungsverfahren. | |
| DE1446161A1 (de) | Verfahren zum Herstellen eines Supraleiters mit verbesserter Supraleitfaehigkeit und unveraenderten Abmessungen | |
| DE1283970B (de) | Metallischer Kontakt an einem Halbleiterbauelement | |
| DE69219529T2 (de) | Verfahren zum Aufbringen einer Metall- oder Passivierenschicht mit hoher Haftung über einem isolierten Halbleitersubstrat | |
| DE2719731A1 (de) | Mehrschichtschaltung | |
| DE3784605T2 (de) | Verfahren zum herstellen einer halbleitervorrichtung und halbleitervorrichtung. | |
| DE2436449B2 (de) | Schottky-diode sowie verfahren zu ihrer herstellung | |
| DE2217737B2 (de) | Verfahren zum Herstellen eines elektrischen Leitungssystems | |
| DE1288174B (de) | Metallischer UEberzug auf einer isolierenden Unterlage | |
| DE2358495A1 (de) | Verfahren zur herstellung von substraten mit verbundenen leiterschichten | |
| EP0207486B1 (de) | Integrierte MOS-Transistoren enthaltende Schaltung mit einer aus einem Metall oder Metallsilizid der Elemente Tantal oder Niob bestehenden Gatemetallisierung sowie Verfahren zur Herstellung dieser Gatemetallisierung | |
| DE1590768B2 (de) | Verfahren zur Herstellung einer zu sammenhangenden dünnen, metalleitenden Widerstandsschicht auf einem isolieren den Tragkörper | |
| DE69017520T2 (de) | Metallisierungsprozess. | |
| DE69422559T2 (de) | Ohmische Elektrode und Verfahren für ihre Herstellung | |
| DE1765003B2 (de) | Verfahren zum herstellen von bezueglich des rauschens und des uebergangswiderstandes verbesserten integrierten duennfilmschaltungen |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OHN | Withdrawal |