DE2647275A1 - Parallel-kaskaden-analog-digital- wandler - Google Patents

Description

Parallel-Kaskaden-Analog-Digital-Wandler

Die Erfindung betrifft allgemein einen Analog-Digital-Wandler und bezieht sich insbesondere auf nichtlineare Analog-Digital-Wandler, welche von einer stückweisen linearen Approximation einer nichtlinearen Übertragungsfunktion Gebrauch machen.

Ein weit verbreitetes Anwendungsgebiet für Analog-Digital-Wandler sind Fernmeldesysteme, bei welchen analoge Sprachsignale in digitaler Form übertragen werden. In vielen derartigen Systemen wird eine Pulskodemodulation (PCM) angewandt, bei welcher die Analog-Digital-Wandlung gemäß einer nichtlinearen Übertragungskurve erfolgt. Es haben sich verschiedene Standard-Systeme oder Normen herausgebildet: hierzu gehören die Α-Kurve in Europa und dieyU-Kurve in den Vereinigten Staaten von Amerika. Beide Kurven sind logarithmisch und

70SÖ 1 9/0S43

werden stückweise durch 13 bzw. 15 gerade Linien approximiert. Die Übertragungskurve des europäischen Systems ist in der Fig.1 veranschaulicht. In der Α-Kurve des europäischen Systems hat die Übertragungskurve für die ersten zwei Abschnitte dasselbe Steigungsmaß. Danach wird das Steigungsmaß bei jedem Segment oder jedem Abschnitt halbiert, und zwar in bezug auf das vorhergehende Segment oder den vorhergehenden Abschnitt. Allgemein können drei verschiedene Methoden angewandt werden, um nichtlineare Übertragungskurven für die Α-Kurve oder für die ii-Kurve zu realisieren. Diese Methoden sind (1) eine analoge Kompression, an welche sich eine lineare Kodierung anschließt, (2) eine lineare Kodierung, an welche sich eine digitale Kompression anschließt, und (3) eine nichtlineare Kodierung. Die Methode (1) erfordert die Verwendung einer sehr genauen analogen Einrichtung. Diese Einrichtung muß ein Verstärker sein, der ein veränderbares Verstärkungsmaß aufweist, welches von der Amplitude abhängt, die das angelegte Eingangssignal aufweist, so daß das Ausgangssignal in der erforderlichen logarithmischen Weise mit einem entsprechenden Gewicht oder Stellenwert versehen wird. Das Ausgangssignal dieser analogen Einrichtung wird dann über eine lineare Kodierungseinrichtung zur Umwandlung in eine digitale Zahl weiterverarbeitet. Die Methode (2) erfordert einen sehr schnellen und sehr genauen Analog-Digital-Wandler, der linear arbeitet, sowie ein komplexes digitales Netzwerk, um eine Umwandlung von Zahl zu Zahl durchzuführen, wobei die durch die logarithmische Übertragungscharakteristik verlangte Kompression durchgeführt wird. Bei der Anwendung der Methode (3) ist es möglich, die Anzahl der Bauelemente auf ein Minimum zu begrenzen, und es ist weiterhin möglich, Bauelemente mit verhältnismäßig geringer Geschwindigkeit und Genauigkeit zu verwenden.

Bei herkömmlichen Analog-Digital-Wandlern, welche die Technik einer sukzessiven Approximation anwenden, ist es erforderlich, das umzuwandelnde Eingangssignal während der Kodierung auf ei-

709819/0643

nem konstanten Pegel zu halten. Dieses Erfordernis für eine Schaltung zum Abtasten und Halten kommt zu der Anzahl der im System erforderlichen Bauteile hinzu und stellt oft ein Problem dar, welches nur schwer zu lösen ist.

Aufgabe der Erfindung ist es, einen Analog-Digital-Wandler der eingangs näher erläuterten Art zu schaffen, der unter Verwendung von Bauteilen mit verhältnismäßig geringer Geschwindigkeit und Genauigkeit eine außerordentlich hohe Arbeitsgeschwindigkeit und eine besonders genaue Arbeitsweise gewährleistet.

Zur Lösung dieser Aufgabe dienen insbesondere die im Patentbegehren niedergelegten Merkmale.

Gemäß einer besonders bevorzugten Ausführungsform des Erfindungsgegenstandes ist vorgesehen, daß eine erste Wandlerschaltung vorgesehen ist, um eine erste Zahl zu erzeugen, welche einen linearen Abschnitt festlegt, und daß weiterhin eine zweite Wandlerschaltung vorhanden ist, um eine zweite Zahl zu erzeugen, welche einen Pegel innerhalb des Abschnittes definiert, wobei die erste Zahl und die zweite Zahl das serielle Datenwort bilden.

Die Erfindung wird nachfolgend beispielsweise anhand der Zeichnung beschrieben; in dieser zeigen:

Fig. 1 eine nichtlineare Übertragungskurve derjenigen Art, wie sie für Analog-Digital-Umwandlungen bei PCM-Systemen verwendet wird,

Fig. 2 die Organisation eines PCM-Zeitschlitzes gemäß der Erfindung,

Fig. 3 ein Blockdiagramm einer bevorzugten Ausführungsform des erfindungsgemäßen Parallel-Kaskaden-Analog-Digital-Wandlers,

709819/0843

Fig. 4A und 4B ein detaillierteres Schaltbild des Blockdiagramms gemäß Fig. 3,

Fig. 5 ein Blockdiagramm einer weiteren bevorzugten Ausführungsform des erfindungsgemäßen Wandlers,

Fig. 6A und 6B detailliertere Schaltbilder der in der Fig.5 dargestellten Anordnung.

Die Fig. 3 veranschaulicht in einem Blockdiagramm eine bevorzugte Ausführungsform einer erfindungsgemäßen Parallel-Kaskaden-Analog-Digital-Wandlerschaltung 10 gemäß der Erfindung, welche eine erste Wandlerschaltung 11 und eine zweite Wandlerschaltung

13 aufweist. Die Analog-Digital-Wandlerschaltung 10 weist eine Analogsignal-Eingangsklemme auf, welche an den Eingang des Absolutwertverstärkers 12 über eine Leitung 15 und an einen Vorzeichenbitkomparator 14 über eine Leitung 16 geführt ist. Der Ausgang des Absolutwertverstärkers 12 ist an den Eingang einer ersten Quantisierschaltung 18, an den Eingang eines ersten Teilverstärkers 20 und an den Eingang eines programmierbaren Verstärkers 22 über eine Leitung 24 angeschlossen. Die Ausgangssignale der ersten Quantisierschaltung 18 werden der ersten Kodier-Konverterschaltung 26 über die Leitungen 28-40 zugeführt. Ein Ausgang der Kode-Konverterschaltung 26 ist über eine Leitung 44 an eine Teilschalteinrichtung 42 geführt· Weitere Ausgänge der Kode-Konverterschaltung 26 sind an Eingänge der programmierbaren Verstärkerschaltung 22 angeschlossen, und zwar über die Leitungen 46 bis 58, und sie sind weiterhin über die Leitungen 62, 64 und 66 an ein Übertragungsschieberegister 60 angeschlossen. Der Ausgang des Vorzeichen-Bit-Komparators

14 ist auch einen Eingang eines Übertragungsschieberegisters 60 über eine Leitung 68 angeschlossen. Der Ausgang des ersten Teilverstärkers 20 ist an einen Eingang einer Teilschalteinrichtung 42 über eine Leitung 70 angeschlossen. Der Ausgang des programmierbaren Verstärkers 22 ist an einen Eingang der Teilschalteinrichtung 42 über eine Leitung 72 angeschlossen· Eine

709819/08*3

zweite Quantisierschaltung 74- hat einen Eingang mit der Teilschalteinrichtung 42 über eine Leitung 76 verbunden, während eine Energieversorgungsleitung an eine Bezugsspannung 72 über eine Leitung 78 angeschlossen ist und Ausgangsleitungen 80 bis 86 an die Eingänge der zweiten Kode-Konverterschaltung 88 angeschlossen sind. Die Ausgänge der zweiten Kode-Konverterschaltung 88 sind an Eingänge des ÜbertragungsSchieberegisters 60 über die Leitungen 90 bis 96 angeschlossen. Ein Takteingang ist an das Übertragungsschieberegister 60 über die Leitung 98 angeschlossen. Der Ausgang des Übertragungsschieberegisters 60 ist an die Leitung 100 angeschlossen, um den POM-Ausgang der Parallel-Kaskaden-Analog-Digital-Konverterschaltung 10 zu bilden. Die erste Quantisierschaltung 18 weist sieben Komparatorschaltungen auf, welche an die Verbindungspunkte der Widerstandsleiter angeschlossen sind. Der Widerstand 101 hat eine erste Klemme, welche an Masse gelegt ist, und hat weiterhin eine zweite Klemme, welche an einen ersten Eingang des Komparators 102 und an eine erste Klemme des Widerstandes 103 über die Leitung 104 angeschlossen ist. Der Widerstand IO3 hat eine zweite Klemme, welche an einen ersten Eingang des Komparators 105 und an eine erste Klemme des Widerstandes 106 über eine Leitung 107 angeschlossen ist. Der Widerstand 106 hat eine zweite Klemme, welche an einen ersten Eingang des Komparators 108 und an eine erste Klemme des Widerstandes 104 über die Leitung HO angeschlossen ist. Der Widerstand 104 hat eine zweite Klemme, welche an einen ersten Eingang des Komparators 111 und an eine zweite Klemme des Widerstandes 112 über eine Leitung 113 angeschlossen ist. Der Widerstand 112 hat eine zweite Klemme, welche an einen ersten Eingang des Komparators 114 und an eine zweite Klemme des Widerstandes 115 über die Leitung 116 angeschlossen ist. Der Widerstand 115 hat eine zweite Klemme, welche an einen ersten Eingang des Komparators 117 und an eine zweite Klemme des Widerstandes 118 über die Leitung 119 angeschlossen ist. Der Widerstand 118 hat eine zweite Klemme, welche an einen ersten Eingang des Komparators

. 709819/0643

120 und an eine erste Klemme des Widerstandes 121 über die Leitung 122 angeschlossen ist. Der Widerstand 121 hat eine zweite Klemme, welche an eine Bezugsenergie-Versorgungsspannung V1 über die Leitung 123 angeschlossen ist. Die Komparator se haltung en 102, 105, 108, 111, 114, 117 und 120 haben jeweils einen zweiten Eingang, der gemeinsam an den Ausgang des Absolutwertverstärkers 12 über die Leitung 24· angeschlossen ist, und sie haben jeweils einen Ausgang, der an die Eingänge der Konverterschaltung 26 angeschlossen ist, und zwar über die Leitungen 28, 3O, 32, 34, 36, 38 bzw. 40. Die zweite Quantisierungsschaltung 74- weist 15 Komparatorschaltungen auf, die an die Verbindungspunkte einer in Serie geschalteten Widerstandsleiter angeschlossen sind. Der Widerstand 150 hat eine erste Klemme, welche an Masse gelegt ist, und er hat eine zweite Klemme, die an den ersten Eingang des Komparators 151 und an eine erste Klemme des Widerstandes 152 über die Leitung 153 angeschlossen ist. Der Widerstand 152 hat eine zweite Klemme, welche an einen ersten Eingang des Komparators 154- und an eine erste Klemme des Widerstandes 155 über die Leitung angeschlossen ist. Dieses Anschlußmuster wird für die zusätzlichen Komparatoren in der Art wiederholt, daß die zweite Klemme des Widerstandes 157 an einen ersten Eingang der vierzehnten Komparatorschaltung 158 und an eine erste Klemme des Widerstandes 159 über eine Leitung 160 angeschlossen ist. Eine zweite Klemme des Widerstandes 159 ist an einen ersten Eingang des fünfzehnten Komparators 161 und an eine erste Klemme des Widerstandes 162 über eine Leitung 163 angeschlossen. Die zweite Klemme des Widerstandes 162 ist an eine Bezugsversorgungsspannung V2 über eine Leitung 78 angeschlossen.

Die Fig. 4A und 4B zeigen ein detaillierteres Schaltbild für die Parallel-Kaskaden-Analog-Digital-Wandlerschaltung 10. Die Fig. 4A und 4B zeigen bevorzugte Ausführungsformen für den Absolutwertverstärker 12, für den Vorzeichen-Bit-Komparator 14, für die erste Quantisierschaltung 18, welche als Verstär-

709819/0643

— 7t —
AO

ker mit veränderbarer Verstärkung (1 oder 8) ausgebildet ist, weiterhin für den ersten Teilverstärker 20, für den programmierbaren Verstärker 22, für den ersten Kodewandler 26, für die Teilschalteinrichtung 42, für die zweite Quantisierschaltung 74 und für die zweite Kode-Konverterschaltung 88, wobei diese Schaltungen jeweils im einzelnen näher veranschaulicht sind. Die Fig. 4A und 4B zeigen eine Leitung 68, welche als Ausgang für den Vorzeichen-Bit-Komparator 14 dient, wobei die Leitungen 62 bis 66 die Ausgänge für den ersten Kode-Konverter 26 und die Leitungen 90 bis 96 die Ausgänge für den zweiten Kode-Konverter 88 darstellen. In der Fig. 3 veranschaulichen diese Leitungen die Eingänge des Übertragungsschieberegisters 60, welches in den Fig. 4A und 4B nicht dargestellt ist.

Die Fig. 5 zeigt ein Blockdiagramm einer weiteren bevorzugten Ausführungsform einer Parallel-Kaskaden-Analog-Digital-Konverterschaltung 200 gemäß der Erfindung. Die Schaltung 200 weist eine Analogsignal-Eingangsklemme auf, welche an die Eingänge des Absolutwertverstärkers 202 und an den Vorzeichen-Bit-Komparator 204 über die Leitung 206 angeschlossen ist. Der Ausgang des Absolutwertverstärkers 202 ist an den Eingang des Verstärkers 208 mit veränderbarer Verstärkung und an einen Eingang des Komparators 210 mit veränderbarer Verstärkung über die Leitung 212 angeschlossen. Der Ausgang des Verstärkers 210 mit veränderbarer Verstärkung ist an den Verstärkungs-Steuereingang des Verstärkers 208 mit veränderbarer Verstärkung über die Leitung 214 angeschlossen. Der Ausgang des Verstärkers 208 ist an einen Eingang des programmierbaren Verstärkers 216 und an eine Klemme der ers-ten Schalteinrichtung 218 über die Leitung 220 angeschlossen. Der Ausgang des programmierbaren Verstärkers 216 ist an eine Klemme der zweiten Schalteinrichtung 222 über die Leitung 224 und an eine Klemme der dritten Schalteinrichtung 226 über die Leitung 228 angeschlossen. Eine zweite Klemme der ersten Schalteinrichtung 218 ist an die Quantisierschaltung 23O über die Leitung 232 angeschlossen. Die Quantisierschaltung 23O weist 15 Komparatorschaltungen auf, die an die Verbindungs-

709819/0843

- ar -

punkte einer Widerstandsleiter angeschlossen sind. Der Widerstand 234- hat eine erste Klemme, welche an Masse gelegt ist, und er hat eine zweite Klemme, welche an einen ersten Eingang des Komparators 236 und an eine erste Klemme des Widerstandes 238 über den leiter 239 angeschlossen ist. Der Widerstand 238 hat eine zweite Klemme, welche an einen ersten Eingang des Komparators 24-0 angeschlossen ist und welche auch an einen Eingang des Verstärkers 210 mit veränderbarer Verstärkung über die Leitung 242 angeschlossen ist. Dieses Schaltungsmuster wird in der Weise wiederholt, daß die zweite Klemme des Widerstandes 238 auch an die erste Klemme des Widerstandes 244 über die anderen Reihenwiderstände der Widerstandsleiter angeschlossen ist. Die zweite Klemme des Widerstandes 24-4- ist an einen Eingang des Komparators 24-6 über die Leitung 24-8 angeschlossen. Die Leitung 24-8 ist an weitere (nicht dargestellte) Reihenwiderstände angeschlossen, an den Widerstand 250» dessen zweite Klemme an einen Eingang des Komparators 252 über die Leitung 254- angeschlossen ist. Die Leitung 254- ist über weitere Reihenwiderstände der (nicht dargestellten) Widerstandsleiter an den Widerstand 256 angeschlossen, dessen zweite Klemme an einen Eingang des Komparators 258 über die Leitung 260 angeschlossen ist. Die Leitung 260 ist an die erste Klemme des Widerstandes 262 angeschlossen, deren zweite Klemme an einen Eingang des Komparators 264- und an eine erste Klemme eines Bezugswiderstandes 266 über die Leitung 268 angeschlossen ist. Die zweite Klemme des Bezugswiderstandes 266 ist über die Leitung 270 an eine Bezugsspannung V3 angeschlossen. Die Komparatorschaltungen 15 der Quantisierschaltung 230 weisen die Komparatoren 236, 24-0, 24-6, 252, 258 und 264 auf (die übrigen Komparatorschaltungen sind nicht dargestellt), von denen jede einen zweiten Eingang hat, der gemeinsam mit der Leitung 232 verbunden ist, die auch an eine zweite Klemme der zweiten Schaireinrichtung 222 und an eine zweite Klemme der dritten Schalteinrichtung 226 geführt ist. Die Ausgänge der 15 Komparatorschaltungen der Quantisierschaltung 230 sind an die Eingänge einer Kode-Konverter-Verriegelungsschaltung 272 und der Kode-

7098Ϊ9/0643

Konverterschaltung 274 geführt. Somit sind für die in der Pig. 5 dargestellten Komparatorschaltungen die Ausgänge der Komparatoren 236, 24-0, 246, 252, 258 und 264- mit der Kode-Konverter-Verriegelungsschaltung 272 und der Kode-Konverterschaltung 274 über die Leitungen 276 bis 286 jeweils verbunden. Ein Verriegelungs-Steuereingang ist über die Leitung an die Kode-Konverter-Verriegelungsschaltung 272 geführt. Die Ausgänge der Kode-Konverterschaltung 274 sind an das Übertragungsschieberegister 290 über die Leitungen 3°0, 302, 304 und 306 angeschlossen. Ein Takteingang und ein Steuereingang sind jeweils über die Leitung 308 bzw. 310 an das Übertragungsschieberegister 290 angeschlossen. Der Ausgang des Übertragungsschieberegisters 290 ist an die PCM-Ausgangsklemme der Schaltung 200 über die Leitung 312 angeschlossen.

Die Fig. 6A und 6B zeigen eine detailliertere Schaltung für die Parallel-Kaskaden-Analog-Digital-Wandlerschaltung 200. Die Fig. 6A und 6B veranschaulichen bevorzugte Ausführungsformen für den Absolutwertverstärker 202, für den Vorzeichen-Bit-Komparator 204, für den Verstärker 208 mit veränderbarer Verstärkung, für den Komparator 210 mit veränderbarer Verstärkung, für den programmierbaren Verstärker 216 (in zwei Blöcken 216A und 216B dargestellt), für die erste Schalteinrichtung 208, für die zweite Schalteinrichtung 222 und für die dritte Schalteinrichtung 226. Weiterhin sind eine Quantisierschaltung 23O, eine Kode-Konverterschaltung 274 und eine Kode-Konverter-Verriegelungsschaltung 272 dargestellt. Die Fig.6A und 6B zeigen auch eine Ausgangsleitung 3O6 von der Vorzeichen-Bit-Komparatorschaltung 204, weiterhin Ausgangsleitungen 292, 294, 296 und 298 von der Kode-Konverterschaltung 274 und Ausgangsleitungen 3OO, 3O2 und 304 von der Kode-Konverter-Verriegelungsschaltung 272. Diese Ausgangsleitungen liefern die Eingangssignale für das Übertragungsschieberegister 290 (siehe Fig. 5)j welches in den Fig. 6A und 6B nicht dargestellt ist.

709819/0643

Die Arbeitsweise der erfindungsgemäßen Anordnung wird nachfolgend anhand der Ausführungsform gemäß IPig. 3 näher erläutert. Die in der S¹Ig. 3 dargestellte Schaltung ist grundsätzlich aus zwei parallelen Analog-Digital-Wandlern und einem programmierbaren "Verstärker aufgebaut. Die Arbeitsweise der Schaltung insgesamt dient dazu, eine digitale Darstellung eines angelegten analogen Eingangssignals in Abhängigkeit von der nichtlinearen Übertragungsfunktion zu liefern. Die Fig. 1 zeigt als Beispiel eine nichtlineare Übertragungsfunktion derjenigen Art, wie sie durch die Schaltung im Blockdiagramm gemäß Fig. 3 realisiert xi/ird. Die Fig. 1 zeigt, daß Eingangswerte im Bereich von 0 bis 32 entsprechende xlusgangswerte im selben Bereich von O bis 32 liefern, während Eingangswerte im Bereich von 2048 bis 4096 zu Ausgangswerten im Bereich von 112 bis 128 führen. Somit zeigt die Charakteristik der Fig. 1 ein Ansprechverhalten oder eine Übertragungscharakteristik vom Eingang zum Ausgang, welche nichtlinear ist. Die in der Fig. 1 veranschaulichte Kurve ist eine Α-Kurve, welche in Europa zur Analog-Digital-Wandlung in PCM-Systemen verwendet wird. In PCM-Systemen wird eine nichtlineare Analog-Digital-Wandlung auch allgemein als Kompression bezeichnet.

Das erfindungsgemäße Verfahren einer nichtlinearen Analog-Digital-Wandlung wendet bei der im Blockdiagramm der Fig. 3 dargestellten Schaltung eine spezielle Form einer digitalen Darstellung an, welche gewählt wurde, um die nichtlineare Umwandlung bei hohen Geschwindigkeiten durchzuführen, so daß Bauelemente mit herkömmlicher Geschwindigkeit und Genauigkeit verwendet werden können. Die spezielle digitale Darstellung ist in der Fig. 2 veranschaulicht, in welcher ein angelegtes analoges Eingangsspannungssignal durch ein Binärwort aus acht Bit dargestellt ist, welches ein Vorzeichen-Bit aufweist, wobei drei Bit eine Teilzahl und vier weitere Bits einen Pegel innerhalb des vorgegebenen Teils festlegen. Dieser Teil einer

709819/0643

in einem Absolutwertverstärker ermöglicht, daß der komplizierte Aufbau eines Analog-Digital-Wandlers auf ein Minimum an Aufwand beschränkt wird, und sie verbessert das Signal-Rausch-Verhältnis der Schaltung, indem Übergänge vermieden werden, welche durch Umschaltung des analogen Eingangs hervorgerufen werden.. Eine derartige Schaltung wäre unvermeidbar, wenn nicht der Absolutwertverstärker verwendet würde. Eine detailliertere Ausführungsform des Absolutwertverstärkers (siehe Fig. 4A und 4-B) zeigt, daß seine Verwendung ein Verfahren liefert, um eine Signalpolarität mit sehr hoher Genauigkeit zu ermitteln, wobei das Eingangssignal durch die offene Schleifenverstärkung des Absolutwertverstärkers verstärkt wird, bevor es dem Vorzeichen-Bit-Komparator 14- zugeführt wird. Das Ausgangssignal des Absolutwertverstärkers wird dann dem Eingang der ersten Quantisierschaltung 18 zugeführt. Die Quantisierschaltung 18 hat sieben Komparatoren, welche an die Verbindungspunkte einer Widerstandsleiter angeschlossen sind. Die Werte der Widerstände in dieser Widerstandsleiter sind derart bemessen, daß die Komparatorschaltungen steigende Schwellen in Abhängigkeit von der quadratischen Beziehung ermitteln, welche für die Abschnitte der Übertragungskurve gemäß Fig. 1 erforderlich sind. Somit haben die Widerstände 101 und 103 einen Wert von R, der Widerstand hat einen Wert von 2R, und der Widerstand 104- hat einen Wert von 4-R usw.. Somit hat der abgeleitete Wert der Bezugsspannung, welche den Eingängen der Komparatorschaltungen 102, 105, usw. zugeführt wird, und zwar von den Knoten der Widerstandsleiter, eine quadratische Beziehung, wie sie durch die Übertragungskurve gemäß Fig. 1 vorgegeben ist. Die Arbeitsweise der Komparatorschaltungen in der ersten Quantisierschaltung 18 ist derart, daß dann, wenn der Absolutwert der auf der Leitung 2Pe vorhandenen Eingangs spannung größer ist als die von der Widerstandsleiter an den Eingang eines vorgegebenen Komparators angelegte Bezugsspannung, vom Komparator ein Ausgangssignal erzeugt wird, welches dann der ersten Kodier-Konverterschaltung 26 zugeführt wird. Die erste Kodier-Konverterschal-

709819/0643

digitalen Darstellung entspricht einer stückweisen linearen Approximation der nichtlinearen Übertragungscharakteristik. Diese stückweise lineare Approximation wird durch die Linienabschnitte in der Fig. 1 veranschaulicht, welche einen halben Linienabschnitt darstellt, der Eingangswerten von 0 bis 32 entspricht. Ein zweiter geradliniger Linienabschnitt, der Eingangswerten von 32 bis 64 entspricht, usw., setzt die Darstellung fort, und zwar bis zu einem siebten geradlinigen Abschnitt, welcher den Eingangswerten von 2048 bis 4096 entspricht. Die vollständige Übertragungskurve hat einen entsprechenden Platz von geraden Idnienabschnitten für negative Eingangswerte, beginnend mit einem Halbabschnitt von 0 bis -32 bis zu einem siebten geraden Linienabschnitt, welcher den Eingangswerten von -2048 bis -4096 entspricht.. Somit wird die vollständige Übertragungsfunktion stückweise durch insgesamt dreizehn gerade Linienabschnitte approximiert. Gemäß den nachfolgenden Erläuterungen wandelt die Schaltung gemäß Fig. 3 analoge Eingangssignale in digitale Werte um, und zwar mit einem in der IFig. 2 dargestellten binären Format, so daß eine nichtlineare Analog-Digital-Wandlung durchgeführt wird, und zwar in Abhängigkeit von einer stückweise linearen Übertragungskurve, wie sie in der Fig. 1 dargestellt ist.

Gemäß Fig. 3 wird das analoge Eingangssignal zunächst einem Absolutwertverstärker und einem Polaritätsdetektor zugeführt. Der Vorzeichen-Bit-Komparator 14 legt fest, ob die angelegte Eingangsspannung positiv oder negativ ist und erzeugt ein entsprechendes Vorzeichenbit an der ersten Stelle des Übertragungsschieberegisters 60, und zwar in Abhängigkeit von der in der Fig. 2 festgelegten binären Darstellung. Das analoge Eingangssignal, welches dem Absolutwertverstärker 12 zugeführt wird, erscheint als ein Ausgangssignal, welches der Größe des angelegten analogen Eingangssignals proportional ist, jedoch unabhängig von dessen Polarität. Eine Verarbeitung des Eingangssignals, welches quantisiert werden soll,

709819/0643

tung 26 arbeitet so, daß ein Drei-Bit-Binärwort erzeugt wird, welches die Teilzahl festlegt, die dem Ausgang der ersten Quantisierschaltung 18 entspricht. Dieses Drei-Bit-Binärwort wird zu dem Übertragungsschieberegister 60 über die Leitungen 62, 64- und 66 übertragen. Die erste Kode-Konverterschaltung erzeugt auch digitale Signale zur Programmierung des programmiei baren Verstärkers 22. Diese Brogrammier-Eingangssignale werden zu dem programmierbaren Verstärker über die Leitungen 46 bis 58 übertragen. Die digitalen Signale, welche zur Programmierung übertragen werden, sind derart ausgebildet, daß für tiefe Pegel, d.h. im ersten Abschnitt, der Verstärkungsfaktor ein Maximum ist, während im letzten Abschnitt der Verstärkungsfaktor ein Minimum ist. Somit ist der Ausgangsbereich des programmierbaren Verstärkers derselbe, unabhängig davon, welcher Abschnitt für den analogen Eingangspegel zutrifft. Das analoge Eingangssignal, welches durch den Absolutwertverstärker 12 auf einen geeigneten Pegel gebracht ist, wird über die Leitung 24 an den Eingang des programmierbaren Verstärkers 22 geführt, wird in Abhängigkeit der erforderlichen programmierten Verstärkung verstärkt, wobei sich die programmierte Verstärkung aus der ersten Quantisierschaltung 18 ergibt, und das Signal wird dann über die Leitung 72 an die zweite Quantisierschaltung übertragen und weiter über die Schalteinrichtung 42 und die Leitung 76 weitergeführt. Bei der Ausführungsform gemäß Fig. 3 wird auch ein erster Teilverstärker verwendet, welcher den Absolutwert des angelegten analogen Eingangssignals in einem vorgegebenen Maß verstärkt und das verstärkte Signal einem Eingang der Teilschalteinrichtung 42 zuführt. Dieser direkte Verstärkungsweg, welcher den programmierbaren Verstärker 22 umgeht, liefert eine getrennte Verarbeitungsmöglichkeit zur Umwandlung eines angelegten Eingangssignals mit höherer Geschwindigkeit und größerer Genauigkeit. Ein spezielles Ausgangssignal von der ersten Kode-Konverterschaltung 26 wird über die Leitung 44 auf die erste Teilschalteinrichtung 42 übertragen, um dasjenige Be-

709819/0643

tätigungssignal zu liefern, mit welchem die Teilschalteinrichtung 42 den Ausgang des ersten Teilverstärkers 20 mit dem Eingang der zweiten Quantisierschaltung 74 verbindet.

Die zweite Quantisierschaltung 74 ist linear und quantisiert den Ausgangswert des ersten Teilverstärkers 20 oder des programmierbaren Verstärkers 22 in fünfzehn diskrete Pegel. Diese lineare Quantisierung wird durch diejenigen Spannungswerte ermöglicht, welche an jedem Knoten der Widerstandsleiter vorhanden sind. Jeder der Widerstände, welche in Serie geschaltet sind, um die Widerstandsleiter der zweiten Quantisierschaltung 74- zu bilden, hat denselben Widerstandswert. Wenn somit die Spannung am Knoten 153 einen Wert V hat, dann hat die Spannung am Knoten 156 einen Wert 2V und die Spannung an folgenden Verbindungspunkten entlang der Leiter hat jeweils einen Wert von 3V, 4V, usw.. Diese Spannungswerte, welche mit den Eingängen der fünfzehn Komparatorstufen jeweils verbunden sind, liefern die Quantisierung des verstärkten analogen Eingangssignals, welches über die Leitung 76 zugeführt wird, in 15 diskrete Pegel, welche dann der zweiten Kode-Konverterschaltung 88 über die Leitungen 80 bis 86 zugeführt werden. Die zweite Kode-Konverterschaltung 88 erzeugt ein Vier-Bit-Binärwort, welches den Pegel des angelegten analogen Eingangssignals in dem zuvor festgelegten Abschnitt definiert. Dieses Vier-Bit-Binärwort wird der Übertragungsschieberegister-Schaltung 60 über die Leitungen 90 bis 96 zugeführt. Nachdem die zweite Kodeumwandlung abgeschlossen ist, enthält das Übertragungsschieberegister 60 die gesamte Binärinformation, welche erforderlich ist, um das angelegte analoge Eingangssignal darzustellen, und zwar nach der erfindungsgemäßen Methode, wie es durch das Format gemäß Pig. 2 veranschaulicht ist. Wenn ein Zeitsteuersignal an den Takteingang angelegt wird, um den Inhalb des Schieberegisters 60 über die Leitung 98 zu übertragen, so führt dies zu einer seriellen Übertragung dieser Daten über die Leitung 60, welche den PCM-Ausgang der

70981 9/0643

Parallel-Kaskaden-Analog-Digital-Konverterschaltung 1θ darstellt.

Gemäß der obigen Beschreibung wird durch die Arbeitsweise der ersten und der zweiten Quantisierschaltung, durch die erste und die zweite Kode-Konverterschaltung in Verbindung mit dem programmierbaren Verstärker eine Binärdarstellung des analogen Eingangssignals geliefert, und zwar in Abhängigkeit von der nichtlinearen Übertragungsfunktion. Die Verwendung einer ersten und einer zweiten Stufe der Umwandlung, um das angelegte analoge Eingangssignal in Form einer ersten Binärzahl darzustellen, welche einen Abschnitt einer stückweisen linearen Approximation der nichtlinearen Übertragungsfunktion festlegt, welche von dem Analog-Digital-Wandler verwendet wird, sowie die Darstellung einer zweiten Binärzahl, welche den Pegel des angelegten analogen Eingangssignals innerhalb des festgelegten Abschnittes repräsentiert, führt zu einem verbesserten Analog-Digital-Wandler, in welchem die gesamte Umwandlung mit verhältnismäßig hohen Geschwindigkeiten durchgeführt werden kann, und zwar unter Verwendung von preiswerten Bauteilen, die an sich für geringere Geschwindigkeiten bestimmt sind.

Bei herkömmlichen Analog-Digital-Wandlern, welche eine sukzessive Approximation verwenden, ist es erforderlich, das Eingangssignal, welches umzuwandeln ist, während der Kodierung auf einem konstanten Pegel zu halten. Außer der Tatsache, daß diese Methode eine größere Anzahl von Bauteilen erfordert, ist die Verwendung einer entsprechenden Einrichtung zum Abtasten und Halten eines Signals oft ein schwieriges Problem, welches in vielen Fällen einen hohen Aufwand erfordert. Die anhand der Fig. 3 erläuterte Ausführungsform gemäß der Erfindung und insbesondere der Direktverstärkungsweg, welcher den programmierbaren Verstärker 22 umgeht, ermöglicht eine außerordentlich hohe Verarbeitungsgeschwindigkeit, und zwar mit Hilfe einer nichtlinearen Analog-Digital-Wandlerschaltung, bei welcher keine Schaltung zum Abtasten und Halten eines Signals erforderlic^ ftf_fi , _g , „ _β „

Die Fig. 5 veranschaulicht eine weitere Ausführungsform des Parallel-Kaskaden-Analog-Digital-Wandlers gemäß der Erfindung, welche grundsätzlich durch dieselben Typen von Bauelementen aufgebaut werden kann, wie sie oben beschrieben wurden. Die Analog-Digital-Wandlerschaltung gemäß Fig. 5 verwendet jedoch nur eine Quantisierschaltung. Ein Arbeiten mit einer einzigen Quantisierschaltung wird dadurch ermöglicht, daß die Schaltung in die lage versetzt wird, daß sie im Teilzeitbetrieb in zwei Arbeitszyklen arbeitet, so daß der erste Zyklus die Teilzahl der stückweisen Approximation für die nichtlineare Funktion des Analog-Digital-Wandlers beendet und der zweite Zyklus die Pegelzahl festlegt, welche die entsprechende Stelle innerhalb des festgelegten Abschnittes definiert. Da die Abschnittszahl, welche im ersten Arbeitszyklus festgelegt wird, verfügbar sein muß, um Programmier-Eingangssignale für den programmierbaren Verstärker zu liefern, um die ordnungsgemäße Pegelzahl zu erreichen, und zwar während des zweiten Arbeitszyklus, wird ein als Verriegelung bezeichneter Speicher in Verbindung mit einem analogen Schalter verwendet.

Gemäß Fig. 5 wird das analoge Eingangssignal dem Eingang eines Absolutwertverstärkers 202 und einem Vorzeichen-Bit-Komparator 204 zugeführt. Die Arbeitsweise dieser zwei Schaltungselemente ist exakt dieselbe wie sie oben für die Ausführungsform gemäß Fig. 3 beschrieben wurde. Vom Ausgang des Vorzeichen-Bit-Komparators 204 wird das Signal dem Übertragungsschieberegister 290 über die Leitung 3°6 zugeführt, um das Vorzeichenbit zu erzeugen, welches für die digitale Darstellung des angelegten analogen Signals erforderlich ist.

Der Ausgang des Absolutwertverstärkers 202 ist an einen Eingang des Verstärkers 208 mit veränderbarer Verstärkung und an den Komparator 210 mit veränderbarer Verstärkung angeschlossen. Diese Schaltungsanordnung stellt fest, wann der Absolutwert des angelegten analogen Eingangssignals oberhalb oder

709819/0643

unterhalb eines vorgegebenen Wertes liegt und stellt die Verstärkung des Verstärkers 208 mit veränderbarer Verstärkung derart ein, daß sie entweder eins oder acht beträgt, und zwar in Abhängigkeit von dem analogen Pegel. Diese Verstärkungsveränderung stellt den Bereich des Signals ein, welches dem programmierbaren Verstärker 216 und der Quantisierschaltung 2J5O zugeführt wird. Bis zu diesem Punkt sind genau dieselben Schaltungen verwendet worden, wie sie anhand der Fig. 3 beschrieben wurden. Die Quantisierschaltung 25O ist linear und enthält 15 Komparatorstufen, durch welche 15 Quantisierpegel festgelegt werden. Da die Quantisierschaltung 15 Pegel aufweist, die zu unterscheiden sind, ist es möglich, einen Untersatz von vier Pegeln zu erreichen, wie er für eine ni-chtlineare Quantisierung benötigt wird, die erforderlich ist, um die geeignete Abschnittszahl bei der stückweisen linearen Approximation der nichtlinearen Übertragungscharakteristik gemäß Fig. 1 festzulegen. Die Komparatoren 236, 240, 246 und 252 liefern die erforderlichen Amplituden, da die Bezugsspannungen, welche ihren Eingängen zugeführt werden, die benötigte binäre Beziehung zueinander haben. Wenn daher die Spannung am Knoten 240 den Wert V hat, hat die Bezugsspannung am Knoten 242 den Wert 2V, die Bezugsspannung am Knoten 248 hat dann den Wert 4V, und die Bezugsspannung am Knoten 254 hat dann den Wert 8V. Auf diese Weise wird das binäre Gewicht oder wird der binäre Stellenwert festgelegt, welcher vom ersten Arbeitszyklus benötigt wird.

Im ersten Arbeitszyklus ist die Kode-Konverter-Verriegelungsschaltung im Modus für eine Datenübertragung, wobei der Schalter S1 geschlossen ist. Das analoge Eingangssignal wird quantisiert, indem das entsprechende Verstärkungsmaß über den programmierbaren Verstärker 216 aufgebaut wird. Während es zweiten Arbeitszyklus wird die digitale Darstellung der Abschnittszahl in der Kode-Konverter-Verriegelungsschaltung gespeichert, so daß die Abschnittszahl und die Verstärker des programmier-

709819/0643

4*

baren Verstärkers 216 festgehalten sind. Die erste Schalteinrichtung 218 wird nunmehr geöffnet gehalten, während die zweite Schalteinrichtung 222 oder die dritte Schalteinrichtung 226 geschlossen wird, was von dem speziellen Abschnitt abhängt, der für den angelegten analogen Eingangspegel im ersten Arbeitszyklus als geeignet ermittelt wurde. Eine Signalübertragung über die zweite Schalteinrichtung 222 oder über die dritte Schalteinrichtung 226 führt das verarbeitete analoge Eingangssignal an die Quantisierschaltung 230» welche nunmehr das Signal in linearer Weise quantisiert. Diese Quantisierung führt zu einem Satz von digitalen Signalen, welche der Kode-Konverterschaltung 274· über die Eingangsleitungen 276 bis 286 zugeführt werden. Durch die Wirkung der Kode-Konverterschaltung 274· wird eine Vier-Bit-Binär zahl erzeugt, welche den geeigneten Pegel des analogen Eingangssignals innerhalb des festgelegten Abschnittes definiert. Diese Vier-Bit-Binärzahl wird an das Übertragungsschieberegister 290 über die Leitungen 292, 294-, 296 und 298 übertragen.

Die obige Beschreibung hat gezeigt, in welcher Weise die spezielle Ausführungsform der Erfindung gemäß B"ig. 5 arbeitet, uifi eine digitale Darstellung eines angelegten analogen Eingangssignals zu erreichen, indem eine einzige Quantisierschaltung verwendet wird, welche ihre Leistung im Teilzeitbetrieb auf zwei Arbeitszyklen verteilt. Die Steuersignale, welche für die Arbeitsweise der Kode-Konverter-Verriegelungsschaltung während des ersten Arbeitszyklus erforderlich sind, um die digitale Darstellung der Abschnittszahl zu speichern, werden über die Verriegelungs-Steuereingangsleitung 288 zugeführt. Das Ergebnis der Arbeitsweise in zwei Zyklen ist ein Binärwort, welches das in der 3?ig. 2 veranschaulichte Format aufweist. Dieses Binärwort wird parallel auf die Stufen des Übertragungsschieberegisters 290 übertragen, und zwar während der in zwei Zyklen aufgeteilten Arbeitsweise, wie sie oben

709819/0643

beschrieben wurde, und nach dem Abschluß des zweiten Arbeitszyklus wird das Binärwort als serielle Datennachricht über die POM-Ausgangsleitung 312 übertragen, und zwar in Reaktion auf Takteingangssignale, welche über die Leitung 3O8 zugeführt werden, und auf Steuereingangssignale, welche über die Leitung 31O zugeführt werden.

- Patentansprüche -

709819/0643

Claims (9)

1. - 30 -

   Patentansprüche

   Parallel-Kaskaden-Analog-Digital-Wandlerschaltung, welche ein serielles Datenwort erzeugt, dessen Zahlenwert eine angelegte analoge Eingangsgröße darstellt, und zwar in Abhängigkeit von einer nichtlinearen Übertragungsfunktion, welche stückweise durch eine Reihe von linearen Abschnitten angenähert ist, dadurch gekennzeichnet, daß eine erste Wandlerschaltung (11) vorgesehen ist, um eine erste Zahl zu erzeugen, welche einen linearen Abschnitt festlegt, und daß weiterhin eine zweite Wandlerschaltung (13) vorhanden ist, um eine zweite Zahl zu erzeugen, welche einen Pegel innerhalb des Abschnittes definiert, wobei die erste Zahl und die zweite Zahl das serielle Datenwort bilden.
2. 2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß eine erste Kode-Wandlerschaltung (26) vorgesehen ist, welche an einen analogen Eingang (15) angeschlossen ist, um eine erste Zahl und ein Steuersignal (46-58) zu erzeugen, welches der ersten Zahl proportional ist, daß weiterhin ein programmierbarer Verstärker (22) vorhanden ist, der einen Signaleingang (24) aufweist, der an den analogen Eingang (15) angeschlossen ist, und der einen Steuereingang aufweist, welcher an den Steuerausgang (46-58) der ersten Kode-Wandlerschaltung (26) angeschlossen ist, um das analoge Eingangssignal zu verstärken, daß weiterhin eine zweite Kode-Wandlerschaltung (88) vorgesehen ist, welche an den programmierbaren Verstärker angeschlossen ist, um eine zweite Zahl zu erzeugen, daß die erste Zahl einen aus einer ganzen Zahl von Abschnitten der Übertragungscharakteristik der Analog-Digital-Wandlerschaltung identifiziert und die zweite Zahl einen aus einer ganzen Anzahl von Pegeln innerhalb des Abschnittes festlegt und daß die Verstärkung des programmierbaren Verstärkers (22) in Reaktion

   709819/0643

   auf dasjenige Signal veränderbar ist, welches an den Steuereingang angelegt ist, damit die ganze Zahl von Pegeln innerhalb jedes Abschnittes dieselbe ist.
3. 3. Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß eine erste Quantisierschaltung (18) vorgesehen ist, welche an den Eingang (28-4-0) der ersten Kode-Wandlerschaltung (26) angeschlossen ist.
4. 4·. Schaltung nach Anspruch 3i dadurch gekennzeichnet, daß ein Absolutwertverstärker (12) vorgesehen ist, welcher zu dem analogen Eingang (15) in Reihe geschaltet ist, um analoge Eingangssignale einer positiven oder einer negativen Polarität in ein Absolutwertsignal mit einer einzigen Polarität umzuwandeln, und daß das Absolutwertsignal das
   Eingangssignal für die erste Quantisierschaltung (18) und
   den programmierbaren Verstärker (22) darstellt.
5. 5. Schaltung nach Anspruch 3, dadurch gekennzeichnet, daß die erste Quantisierschaltung (18) eine Reihenwiderstandsleiter mit nicht gleichen Widerstandswerten aufweist, und zwar zur Quantisierung des analogen Eingangssignals in Abhängigkeit von einer nichtlinearen Übertragungsfunktion.
6. 6. Schaltung nach Anspruch 5» dadurch gekennzeichnet, daß eine zweite Quantisierschaltung (74·) an den
   Eingang (80-86) der zweiten Kode-Konverterschaltung (88)
   angeschlossen ist.
7. 7- Schaltung nach Anspruch 6, dadurch gekennzeichnet, daß die zweite Quantisierschaltung (74-) eine Reihenwiderstandsleiter mit gleichen Widerstandswerten aufweist,
   um das verstärkte analoge Eingangssignal in Abhängigkeit
   von einer linearen Übertragungsfunktion zu quantisieren.

   70§819/Ö643
8. 8. Schaltung nach Anspruch 7, dadurch gekennzeichnet, daß ein erster Teilverstärker oder Abschnittsverstärker (20) vorgesehen ist, der einen Eingang (24) aufweist, der mit dem Ausgang des Absolutwertverstärkers (12) verbunden ist, und der einen Ausgang (70) aufweist, welcher mit der zweiten Quantisierschaltung (74-) verbunden ist, um einen Bypaß für den programmierbaren Verstärker (22) für spezielle analoge Eingangspegel zu bilden.
9. 9. Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß eine Übertragungs-Schieberegisterschaltung (60) vorgesehen ist, welche mit der ersten Kode-Wandlerschaltung (22) verbunden ist und mit der zweiten Kode-Konverter schaltung (88) verbunden ist, um die erste Zahl und die zweite Zahl als serielles Datenwort zu übertragen, welches den Wert des analogen Eingangssignals darstellt.

   709819/0843