-
-
oberwachung von Digital- und Taktsignalen
-
nie Erfindung betrifft Anordnungen zur gleichzeitigen Überwachung
von Digital- und Taktsignalen, die an einer Schnittstelle auf getrennten Leitungen
geführt werden.
-
Innerhalb der für die Übertragung von digitalen Signalen notwendigen
Gerätegruppen bestehen Schnittstellen, an denen auf getrennten Beitangen die digitalen
Signale und die Taktsignale vom einen zum anderen Gerät geführt werden. Es ist zweckmäßig,
an diesen Schnittstellen auch die übertragenen digitalen Signale und das zugehörige
Signal für den Bit-Takt zu überwachen.
-
Aus der DT-AS 2 206 969 ist ein Verfahren und eine zugehörige Schaltunganordnung
bekannt, die zur Überwachung digitaler Signale in PCM-Multiplexgeräten verwendet
werden. Das Digitalsignal und das Signal für den zugehörigen Bit-Takt werden dabei
einer Synchronisierschaltung zugeführt, die das regelmäßige Auftreten eines Rahmenkennungswortes
im Digitalsignal überwacht. Tritt das Rahmenerkennungewort nicht regelmäßig auf,
dann gibt die Sychronisierschaltung ein Alarmsignal ab. Diese Anordnung ist in der
Fig. 1 gezeigt. Mit D1 ist die Leitung
für das Digitalsignal und
mit T1 die Leitung für den Bit-Takt bezeichnet. Zusätzlich zur Sychronisierschaltung
Sync ist eine Gleichrichteranordnung GR vorgesehen, die das Bit-Takt signal gleichrichtet.
Fällt nämlich das Bit-Taktsignal aus, dann ist die Sychronisierschaltung Sync nicht
mehr funktionsfähig und kann kein Alarmkriterium Al abgeben. In diesem Falle gibt
die Gleichrichterschaltung GR ein Alarmsignal A2 ab, das ebenso wie das Alarmsignal
der Sychronisierschaltung einem ODER-Gatter zugeführt wird und zur Abgabe eines
externen Alarmsignals führt.
-
Diese bekannte Schaltung ermöglicht eine sehr weitgehende Überwachung
des empfangenen Digitalsignals, sie ist jedoch sehr aufwendig und setzt zudem eine
bestimmte Rahmenstruktur des zu überwachenden Digitalsignals voraus.
-
Der Erfindung liegt nun die Aufgabe zugrunde, eine Überwachungsschaltung
zu£inden, die das ankommende Digitalsignal und das Taktsignal an einer Schnittstelle
auf möglichst einfache Weise überwacht, dabei 5011 die Überwachung weitgehend unabhängig
von der Rahmenstruktur des Digitalsignals sein.
-
Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß die das Digitalsignal
führende Leitung über eine gesteuerte TorschaltunE mit dem ersten Eingang eines
ersten Speichers verbunden ist, daß die das Taktsignal führende Leitung mit einem
zweiten Eingang des ersten Speichers verbunden ist, daß der Ausgang des ersten Speichers
mit einem Steuereingang der Torschaltung und mit einem ersten Eingang eines zweiten
Speichers verbunden ist, daß weitere Eingänge des ersten und des zweiten Speichers
mit einer Quelle für einen Überwachungstakt verbunden sind und daß der Ausgang des
zweiten Speichers den Ausgang der Anordnung zur.2berwachung darstellt, der für den
Anschluß eines Alarmgebers geeignet ist. Die erfindungsgemäße Anordnung hat den
Vor-
teil des einfachen und übersichtlichen Aufbaus und der völligen
Unabhängigkeit von Jeglicher Rahmenstruktur im Digitalsignal. Die Erfindung beruht
auf der Erkenntnia, daß bei den am häufigsten auftretenden Fehlern, also bei Leitungsunterbrechungen
und Leitungskurzschlüssen, das empfangene Digital-bzw. Taktsignal ein Dauer-Null-Signal
ist. Die Überwachung konzentriert sich also in diesem Falle auf das Auftreten-von
logischen Einsen während einer Periode des Abtasttaktes TO.
-
Eine bevorzugte AusfUhrungeform der Erfindung ergibt sich dadurch,
daß als erster und zweiter-Speicher D-Flip-Flops und als Torschaltung ein NARD-Gatter
vorgesehen sind, daß als erste Speichereingänge die D-Bingänge der D-Flip-Flops
vorgesehen sind, daß die das Taktsignal führende Leitung mit dem auslösende Eingang
des erSten D;Elip- B pswnd die Quelle für den oberwachungstakt mit dem Rücksetzeingäng
dieses D-Flip-Flops verbunder ist und daß der auslösende Eingang des zweiten D-Flip-Flops
an die Quelle für den Überwachungstakt angeschlossen ist. Der Vorteil dieser Ausführungsform
besteht hauptsächlich darin, daß sich D-Flip-Flops leicht realisieren lassen und
bereits Bausteine handelsüblich sind, die zwei D-Flip-Flops enthalten. Ein weiterer
Vorteil -der Anordnung besteht darin, daß die Dauer des Uberwachungstaktes ab einer
Mindestlänge unkritisch ist und dieser deshalb sowohl lokal erzeugt werden kann
als auch aus anderen Takten leicht abgeleitet werden kann.
-
Eine Weiterbildung der Erfindung ergibt sich dadurch, daß in.
-
die Verbindung zwischen die das Digitalsignal führende Leitung und
die Torschaltung ein erster Inverter und in die Verbindung zwischen die das Taktsignal
führende Leitung und das erste D-Flip-Flop ein zweiter Inverter eingeschaltet ist,
daß der Q-Ausgang des ersten D-Flip-Flop über eine Leitung mit dem
Eingang
des zweiten D-Flip-Flops mit einem weiteren Eingang des NANO Gatters verbunden ist,
daß die Setzeingänge des er sten und des zweiten D-Flip-Flops und der Rücksetzeingang
des zweiten D-Flip-Flops mit Masse verbunden sind und daß der Rücksetzeingang des
ersten D-Flip-Flops an den Ausgang einer verzögernden Verstärkeranordnung angeschlossen
ist, deren Eingang mit der Quelle für den uberçachungstakt verbunden ist.
-
Vorteilhaft bei dieser Ausführungsform ist, daß sie sich sehr leicht
mit CMOS-Bausteinen realisieren läßt und dadurch über eine sehr geringe Leistungsaufnahme
verfügt.
-
Für die Uberwachung von Digitalsignalen mit höheren Bitraten ist eine
Ausführungsform der Erfindung zwekmäßig, bei der die D-Flip-Flops vom Schottky-TTL-Typ
sind, daß als Verstarkeranordnung ein invertierenden Verstärker vorgesehen ist und
daßstatt Massepotential eine positive Spannung vorgesehen ist.
-
Anhand von in der Zeichnung dargestellten Ausführungsbeispielen soll
die Erfindung im folgenden noch näher erläutert werden. Dabei zeigen Fig. 1 eine
Überwachungsschaltung nach dem Stande der Technik, Fig. 2 eine erste erfindungsgemäße
Überwachungsschaltung im Prinzip, Fig. 3 ein Impulsdiagramm mit einer Störung, Fig.
4 ein erstes Ausführungsbeispiel einer erfindungsgemäßen fiberwachungaschaltung,
Fig. 5 ein Diagramm der in der Schaltung nach Fig. 4 auftretenden Impulse und Fig.
6 zweites Ausführungsbeispiel einer erfindungsgemäßen Überwachungsschaltung.
-
Die Schaltungsanordnung nach der Fig. 1 wurde bei der Besprechung
des Standes der Technik bereits erläutert, 80 daß auf weitere Ausführungen zu diesen
Punkt verzichtet wird.
-
In der Fig. 2 und in den weiteren Figuren ist mit D1 die das Digitalsignal
führende Leitung und mit T1 die den Bit-Takt des Digitalsignals führende Leitung
bezeichnet. Von der Leitung D1 gelangt das Digitalsignal huber eine Torschaltung
Tor zum ersten Speicher SP1, in den das zu überwachende Digitalsignal mit dem Dit-Takt
eingelesen wird. Die Torschaltung ist außerdem mit dem Ausgang des ersten Speichers
SP1 verbunden, sie wird durch den Inhalt dieses Speichers gesteuert. Die Steuerung
wirkt sich so aus, daß die Torschaltung gesperrt wird, sobald in den ersten Speicher
SP1 eine logische Eins gelesen wird. Am Speicherinhalt ändert sich dann bis zum
Ende der Periode des Überwachungstaktes TO nichts mehr. Zum Beginn der nächsten
Periode des Überwachungstaktes 20 wird der erste Speicher Spl wieder auf Null gesetzt,
damit wird die Torschaltung geöffnet und bleibt dies bis zum Eintreffen der ersten
logischen Eins im Digitalsignal. Der erste Speicher SP1 gibt also ein Ausgangssignal
ab, sofern während einer Periode des Überwachungstaktes TO mindestens eine logische
Eins im empfangenen Digitalsignal vorhanden war und während des Auftretens dieser
logischen Eins der erste Speicher einen Bit-Takt erhielt. Ist das Digitalsignal
während einer Periode des tberwachungstaktes TO ein Dauer-Null-Signal, dann ist
der Inhalt des ersten Speichers Spi am Ende dieser Periode ebenfalls Null. Zu diesem
Ergebnis führt auch ein Fehlen des Bittaktes auf der Leitung T1, da in diesem Fall
keine logische Eins in den ersten Speicher eingelesen werden kann. Mit dem Ausgang
des ersten Speichers ist ein zweiter Speicher Sp2 verbunden, der außerdem wie der
erste Speicher einen Überwachungs takt TO zugeführt erhält. Durch diesen Überwachungstakt
TO veranlaßt, fragt der zweite Speicher den Inhalt des ersten Speichers am Ende
jeder Periode des Taktes TO ab und gibt ein Alarmsignal A12 an seinem Ausgang ab,
sofern der abgefragte Wert eine logische Null ist. Das Alarmsignal kann somit seinen
Zustand Jeweils nur am Ende einer -Periode des Überwachungstaktes TO ändern.
-
In der Fig. 3 ist die Auswirkung einer Störung innerhalb einer Schaltunganordnung
nach der Fig. 2 dargestellt. Die erste Zeile der Fig. 3 zeigt den Überwachungstakt
TO, während die zweite Zeile eine während der ersten Periode des Uberwachungstaktes
TO beginnende Störung zeigt, die in der dritten Periode des tiberwachungstaktes
TO abklingt. Die dritte Zeile der Fig. 3 zeigt schließlich daß an dem Ausgang A12
der Schaltungsanordnung nach der Fig. 2 abgebene Alarmsignal. Bei der.Darstellung
nach der Fig. 3 ist angenommen, daß in den ungestörten Teilen der ersten und der
dritten Tiktperiode Jeweils eine logische Eins im Digitalsignal vorhanden ist. Aus
diesem Grunde wird erst am Ende der zweiten Taktperiode des Überwachungstaktes ein
Alarmsignal abgegeben, daß am Ende der dritten Taktperiode wieder verschwindet,
weil in dieser Taktperiode mindestens eine logische Eins aus dem Digitalsignal in
den ersten Speicher Spl eingelesen wurde. Die Fig. 3 zeigt, daß es mit der einfachen
Schaltungsanordnung nach der Fig. 2 möglich ist, gleichzeitig das Digitalsignal
und den Bittakt an der yeweiligen Schnittstelle zu überwachen.
-
Die Fig. 4 zeigt ein erstes Ausführungebeispiel der erfindungsgemäßen
Überwachungsschaltung bei dem die Speicher durch D-Flip-Flops FF1, FF2 und die Torschaltung
durch ein NAND-Gatter G3 und einen Inverter G1 realisiert sind. Die Digitalsignale
gelangen von der Leitung über den Inverter Gl und das NAND-Gatter G3 zum D-Eingang
des D-Flip-Flops, während die Signale des Bittaktes über einen zweiten Inverter
G2 zum Auslöseeingang des D-Flip-Flops geleitet werden. Der Setzeingang S des D-Flip-Flops
ist mit Masse verbunden während der RUcksetzeingang R den Überwachungstakt TO zugeführt
erhält, der im Verstärker G4 zusätzlich verstärkt wurde. Die Invertierung des Bit-Taktes
in Inverter G2 ist notwendig, da das D-Flip-Plop FF1 mit der positiven Taktflanke
getriggert wird. Der Q-Ausgang des ersten Flip-Flops ist über die Verbindung Q1
mit den
D-Eingang eines zweiten D-Flip-Flops FF2 verbunden, während
der Ausgang Q mit einem weiteren Eingang des NAND-Gatters verbunden ist und der
beschriebenen Steuerung der Torschaltung dient. Der Setz- und der Rübksetzeingang
S, R des zweiten D-Flip-Flops sind mit Masse verbunden, während der auslösende Eingang
des Flip-Flops an die Quelle für den Überwachungstakt TO angeschloseen ist. Zur
Abgabe eines Alarmsignals ist der Alarmausgang der Anordnung Al3 mit dem Q-Ausgang
des zweiten Flip-Flops über die Verbindung Q2 verbunden. Für die Entnahme eines
inversen Alarmsignals ist natürlich auch eine Verbindung mit dem Q-Ausgang des Flip-Flops
möglich.
-
Die Wirkungsweise dieser Überwachungsscbaltung entspricht weitgehend
der Schaltungsanordnung nach der Fig. 2. Solange der Q-Ausgang des ersten D-Flip-Flops
auf dem Pegel logisch Null und damit der Q-Ausgang suf dem Pegel logisch Eins ist,
gelangt das Digitalsignal von der Leitung Dl nach zweimaliger Invertierung zum D-Eingang
dieses Flip-Flops. Sobald die erste logische Eins im Digitalsignal vom ersten Flip-Flop
übernommen wordentat, sperrt das NAND-Gatter G3 die Verbindung zum 1)-Eingang des
ersten Flip-Flops, damit behält der Ausgang Q dieses Flip-Flops bis zum Ende der
Periode des Uberwachungstaktes TO des Wert logisch Eins.
-
Die Fig. 5 zeigt ein Impulsdiagramm mit dem tberwachungstatt TO in
der ersten Zeile, dem Bit-Takt an Ti in der zweiten Zeile, dem Digitalsignal an
der Leitung D1 in der dritten Zeile, dem Ausgangssignal des ersten Flip-Flops, das
gleichzeitig das Eingangssignal des zweiten Flip-Flops darstellt, in der mit Qi
bezeichneten vierten Zeile und dem Ausgangssignal des zweiten Flip-Flops in der
fünften, mit Q bezeichneten Zeile. Das Diagramm stellt den Fall des störungsfreien
Betriebs dar. In diesem Fall übernimmt am Anfang der nächsten Periode des tiberwachungstaktes
TO das zweite Flip-Flop FF2 mit der positiven Flanke des Taktes TO die im ersten
Flip-Flop gespeicherte
logische Eins. Gleichzeitig.wird durch den
Impuls des Überwachungstaktes TO das erste Flip-Flop auf logisch Null zurückgesetzt.
Damit der Inhalt des ersten Flip-Flops noch vor der Rücksetzung sicher vom zweiten
Flip-Plop übernommen werden kann, wird der Taktimpuls des Überwachungstaktes TO
durch den Treiber G4 umd die Zeit a T verzögert. Damit ist der Ausgang Q des zweiten
Flip-Flops im störungsfreien Betrieb immer auf den Wert logisch Eins und dessen
Q-Ausgang auf den Wert logisch Null.
-
Im Störungsfall bleibt der Q-Ausgang des ersten Flip-Flops auf dem
Wert Null, damit wird auch der Q-Ausgang des zweiten Flip-Flops am Anfang der nächsten
Taktperiode wieder auf den Wert logisch Null gesetzt und es ergibt sich am Q-Ausgang
des zweiten Flip-Flops ein Wert logisch Eins, der als Alarskriterium bzw. Alarmsignal
verwendet werden kann.
-
Im vorliegenden Falle dient die Überwachungsschaltung zur tiberwachung
eines 2048-kbit/s-Signal und des zugehörigen Bittaktes in einem Digital-Multiplexgerät.
Die praktische Aus führung erfolgte mit Hilfe von CMOS-Bausteinen, wobei ftir die
beiden D-Flip-Flops ein Baustein CD 4013 AE verwendet wurde Der Überwachungstakt
TO hat im vorliegenden Falle eine Periode von i6mss die Impulsbreite dieses Taktes
ist 4 s.Der obere wachungstakt TO konnte im geringem Aufwand in der zentralen Taktversorgung
des Multiplexgerätes erzeugt werden.
-
Die Fig. 6 zeigt eine weitere Ausführung der Überwachungsschaltung,
die zur Überwachung von digitalen Signalen mit höheren Bitraten geeignet ist. Zu
diesem Zweck wurden Low- Power-Schottky-TTI-Bausteine verwendet. Die beiden D-Flip-Flops
sind dabei in einem handelsüblichen Baustein SN 74 LS 74 enthalten. Ba in diesem
Falle ein Rücksetzung des dritten D-Flip-Flops FF3 mit dem Pegel logisch Null erfolgen
muß, wurde an Stelle des treibers G4 entsprechend der Schaltung nach der
Figur
4 nunmehr ein Inverter G14 vorgesehen. Die Inverter Gil und G12, das NAND-Gatter
G13 und das zweite Flip-Flop-FF4 entsprechenden Teilen der Schaltung nach der Fig.
4. Zur Anpassung an die Low-Power-Schottk-TTL-Bausteine wurde lediglich anstelle
des Nullpegels in der Fig. 4 ein Pegel von plus Volt für die beiden D-Flip-Flops
in der Fig. 6 gewählt.
-
Sofern das Digitalsignal und der zugehörige Mit-lakt auch invertiert
zur Verfügung stehen, können die eingangsseitigen Inverter G1, G2, bzw. G11, G12
entfallen.
-
4 Patentansprüche 6 Figuren